計(jì)算機(jī)組成原理 - 第七講

1、計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 舒燕君舒燕君 計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介1. 半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯譯碼碼驅(qū)驅(qū)動(dòng)動(dòng)存存儲(chǔ)儲(chǔ)矩矩陣陣讀讀寫寫電電路路片選線片選線讀讀/寫控制線寫控制線地地址址線線數(shù)數(shù)據(jù)據(jù)線線片選線片選線讀讀/寫控制線寫控制線（低電平寫（低電平寫 高電平讀）高電平讀）（允許讀）（允許讀）CSCEWE（允許寫）（允許寫）WEOE存儲(chǔ)芯片片選線的作用存儲(chǔ)芯片片選線的作用用用 16K 1位位 的存儲(chǔ)芯片組成的存儲(chǔ)芯片組成 64K 8位位 的存儲(chǔ)器的存儲(chǔ)器 32片片當(dāng)?shù)刂窞楫?dāng)?shù)刂窞?65 535 時(shí)，此時(shí)，

2、此 8 片的片選有效片的片選有效 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位 三、隨機(jī)存取存儲(chǔ)器三、隨機(jī)存取存儲(chǔ)器 ( RAM ) 1. 靜態(tài)靜態(tài) RAM (SRAM) (1) 靜態(tài)靜態(tài) RAM 基本電路基本電路A 觸發(fā)器非端觸發(fā)器非端1T4T觸發(fā)器觸發(fā)器5TT6、行開關(guān)行開關(guān)7TT8、列開關(guān)列開關(guān)7TT8、一列共用一列共用A 觸發(fā)器原端觸發(fā)器原端T1 T4T5T6T7T8A A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇DOUT讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇T1 T4A T1 T4T5T6T

3、7T8A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇DOUT 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 讀讀 操作操作 行選行選 T5、T6 開開T7、T8 開開列選列選讀放讀放DOUTVAT6T8DOUT讀選擇有效讀選擇有效 (2) 靜態(tài)靜態(tài) RAM 芯片舉例芯片舉例 Intel 2114 外特性外特性I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel 2114存儲(chǔ)容量存儲(chǔ)容量1K4 位位 Intel 2114 RAM 矩陣矩陣 (64 64) A3A4A5A6A7A8A0A1A2A

4、9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組DD預(yù)充電信號(hào)預(yù)充電信號(hào)讀選擇線讀選擇線寫數(shù)據(jù)線寫數(shù)據(jù)線寫選擇線寫選擇線讀數(shù)據(jù)線讀數(shù)據(jù)線VCgT4T3T2T11 (1) 動(dòng)態(tài)動(dòng)態(tài) RAM 基本單元電路基本單元電路 2. 動(dòng)態(tài)動(dòng)態(tài) RAM ( DRAM )讀出與原存信息相反讀出與原存信息相反讀出時(shí)數(shù)據(jù)線有電流讀出時(shí)數(shù)據(jù)線有電流 為為 “1”數(shù)據(jù)線數(shù)據(jù)線CsT字線字線DDV0 10

5、 11 0寫入與輸入信息相同寫入與輸入信息相同寫入時(shí)寫入時(shí) CS 充電充電 為為 “1” 放電放電 為為 “0”T3T2T1T無電流無電流有電流有電流單元單元電路電路讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D行行地地址址譯譯碼碼器器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 (2) 動(dòng)態(tài)動(dòng)態(tài) RAM 芯片舉例芯片舉例 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 讀讀00000000000D0 0單元單元電路電路讀讀 寫寫 控控 制制 電電 路路

6、A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫11111 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2

7、A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線011111 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A

8、0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線00100011111 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0111111010001 1 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇

9、線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫讀

10、讀 寫寫 控控 制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131

11、A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路時(shí)序與控制時(shí)序與控制 行時(shí)鐘行時(shí)鐘列時(shí)鐘列時(shí)鐘寫時(shí)鐘寫時(shí)鐘 WERASCAS A6A0存儲(chǔ)單元陣列存儲(chǔ)單元陣列基準(zhǔn)單元基準(zhǔn)單元行行譯譯碼碼列譯碼器列譯碼器再生放大器再生放大器列譯碼器列譯碼器讀讀出出放放大大基準(zhǔn)單元基準(zhǔn)單元存儲(chǔ)單元陣列存儲(chǔ)單元陣列行行譯譯碼碼 I/O緩存器緩存器數(shù)據(jù)輸出數(shù)據(jù)輸出驅(qū)動(dòng)驅(qū)動(dòng)數(shù)據(jù)輸入數(shù)據(jù)輸入寄存器寄存器 DINDOUT行地址行地址緩存器緩存器列地址列地址緩存器緩存器 單管

12、動(dòng)態(tài)單管動(dòng)態(tài) RAM 4116 (16K 1 1位位) 外特性外特性DINDOUTA6A0 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器06364127128 根行線根行線Cs01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)DOUTDINCs 4116 (16K 1位位) 芯片芯片 讀讀 原理原理 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器630 0 0I/O緩沖緩沖輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)OUTD 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器06364127128 根行線根行線Cs01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)

13、輸入I/O緩沖緩沖輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)DOUTDINCs 4116 (16K1位位) 芯片芯片 寫寫 原理原理數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖I/O緩沖緩沖DIN讀出放大器讀出放大器 讀放大器讀放大器630 (3) 動(dòng)態(tài)動(dòng)態(tài) RAM 時(shí)序時(shí)序 行、列地址分開傳送行、列地址分開傳送寫時(shí)序?qū)憰r(shí)序行地址行地址 RAS 有效有效寫允許寫允許 WE 有效有效(高高)數(shù)據(jù)數(shù)據(jù) DOUT 有效有效數(shù)據(jù)數(shù)據(jù) DIN 有效有效讀時(shí)序讀時(shí)序行地址行地址 RAS 有效有效寫允許寫允許 WE 有效有效(低低)列地址列地址 CAS 有效有效列地址列地址 CAS 有效有效 (4) 動(dòng)態(tài)動(dòng)態(tài) RAM 刷新刷新 刷新與行地址有關(guān)刷

14、新與行地址有關(guān)A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 三管動(dòng)態(tài)三管動(dòng)態(tài) RAM 芯片芯片 (Intel 1103) (4) 動(dòng)態(tài)動(dòng)態(tài) RAM 刷新刷新 刷新與行地址有關(guān)刷新與行地址有關(guān) 集中刷新集中刷新 （存取周期為存取周期為0.5 s s ）“死時(shí)間率死時(shí)間率” 為為 128/4 000 100% = 3.2%“死區(qū)死區(qū)” 為為 0.5 s s 128 = 64 s s 周期

15、序號(hào)周期序號(hào)地址序號(hào)地址序號(hào)tc0123871 387201tctctctc3999V W01127讀讀/寫或維持寫或維持刷新刷新讀讀/寫或維持寫或維持3872 個(gè)周期個(gè)周期 （1936 s s） 128個(gè)周期個(gè)周期 （64 s s） 刷新時(shí)間間隔刷新時(shí)間間隔 （2 ms）刷新序號(hào)刷新序號(hào)tcXtcY 以以128 128 矩陣為例矩陣為例tC = = tM + + tR讀寫讀寫 刷新刷新無無 “死區(qū)死區(qū)” 分散刷新分散刷新（存取周期為存取周期為1 s ）(存取周期為存取周期為 0.5 s + 0.5 s )以以 128 128 矩陣為例矩陣為例W/RREF0W/RtRtMtCREF126REF

16、127REFW/RW/RW/RW/R刷新間隔刷新間隔 128 個(gè)存取周期個(gè)存取周期 分散刷新與集中刷新相結(jié)合（異步刷新）分散刷新與集中刷新相結(jié)合（異步刷新）對(duì)于對(duì)于 128 128 的存儲(chǔ)芯片的存儲(chǔ)芯片（存取周期為存取周期為 0.5 s s ）將刷新安排在指令譯碼階段，不會(huì)出現(xiàn)將刷新安排在指令譯碼階段，不會(huì)出現(xiàn) “死區(qū)死區(qū)”“死區(qū)死區(qū)” 為為 0.5 s s 若每隔若每隔 15.6 s s 刷新一行刷新一行每行每隔每行每隔 2 ms 刷新一次刷新一次 3. 動(dòng)態(tài)動(dòng)態(tài) RAM 和靜態(tài)和靜態(tài) RAM 的比較的比較DRAMSRAM存儲(chǔ)原理存儲(chǔ)原理集成度集成度芯片引腳芯片引腳功耗功耗價(jià)格價(jià)格速度速度刷

17、新刷新電容電容觸發(fā)器觸發(fā)器高高低低少少多多小小大大低低高高慢慢快快有有無無主存主存緩存緩存 四、只讀存儲(chǔ)器（四、只讀存儲(chǔ)器（ROM） 1. 掩模掩模 ROM ( MROM ) 行列選擇線交叉處有行列選擇線交叉處有 MOS 管為管為“1”行列選擇線交叉處無行列選擇線交叉處無 MOS 管為管為“0” 2. PROM (一次性編程一次性編程) VCC行線行線列線列線熔絲熔絲熔絲斷熔絲斷為為 “0”為為 “1”熔絲未斷熔絲未斷 3. EPROM (多次性編程多次性編程 ) (1) N型溝道浮動(dòng)?xùn)判蜏系栏?dòng)?xùn)?MOS 電路電路G 柵極柵極S 源源D 漏漏紫外線全部擦洗紫外線全部擦洗D 端加正電壓端加正電

18、壓形成浮動(dòng)?xùn)判纬筛?dòng)?xùn)臩 與與 D 不導(dǎo)通為不導(dǎo)通為 “0”D 端不加正電壓端不加正電壓不形成浮動(dòng)?xùn)挪恍纬筛?dòng)?xùn)臩 與與 D 導(dǎo)通為導(dǎo)通為 “1”SGDN+N+P基片基片GDS浮動(dòng)?xùn)鸥?dòng)?xùn)臩iO2+ + + + +_ _ _ 3. EPROM (多次性編程多次性編程 ) (2) 2716 EPROM和紫外線擦除器和紫外線擦除器 控制邏輯控制邏輯Y 譯碼譯碼X 譯譯碼碼數(shù)據(jù)緩沖區(qū)數(shù)據(jù)緩沖區(qū)Y 控制控制128 128存儲(chǔ)矩陣存儲(chǔ)矩陣PD/ProgrCSA10A7A6A0DO0DO7112A7A1A0VSSDO2DO0DO127162413VCCA8A9VPPCSA10PD/ProgrDO3DO7(

19、2) 2716 EPROM 的邏輯圖和引腳的邏輯圖和引腳PD/ProgrPD/Progr功率下降功率下降 / 編程輸入端編程輸入端 讀出時(shí)讀出時(shí) 為為 低電平低電平 Intel 2114 RAM 矩陣矩陣 (64 64) A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組控制邏輯控制邏輯Y 譯碼譯碼X 譯譯碼碼數(shù)據(jù)緩沖區(qū)數(shù)據(jù)緩沖區(qū)Y 控制控制128 128存儲(chǔ)矩陣存儲(chǔ)矩陣PD/ProgrCSA10A7A6A0DO0DO7112A7A1A0VSSDO2DO0DO127162413VCCA8A9VPPCSA10PD/ProgrDO3DO7(2) 2716 EPROM 的邏輯圖和引腳的邏輯圖和引腳PD/ProgrPD/Progr功率下降功率下降 / 編程輸入端編程輸入端 讀出時(shí)讀出時(shí) 為為 低電平低電平 4. EEPROM (多次性編程多次性編程 ) 電可擦寫電可擦寫局部擦寫局部擦寫全部擦寫全部擦寫5.