版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、第二章第二章 邏輯代數(shù)與硬件描述語言基礎(chǔ)邏輯代數(shù)與硬件描述語言基礎(chǔ)2.1 2.1 邏輯代數(shù)邏輯代數(shù)2.2 2.2 邏輯函數(shù)的卡諾圖化簡法邏輯函數(shù)的卡諾圖化簡法2.3 2.3 正負(fù)邏輯體制正負(fù)邏輯體制2.4 2.4 硬件描述語言硬件描述語言Verilog HDL HDL基礎(chǔ)基礎(chǔ)2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)邏輯代數(shù)的基本公式邏輯代數(shù)的基本公式為分析和設(shè)計(jì)數(shù)字電路提供許多方便。1. 邏輯代數(shù)的基本公式 (1) 變量與常量的關(guān)系0-1律律 A0 = 0 A + 1 = 1自等律自等律A1 = AA + 0 = A互補(bǔ)律互補(bǔ)律A A = 0A+ A = 1 (2) 與普通代數(shù)相似的公式 交換律交換律
2、AB = BAAB = BA結(jié)合律結(jié)合律(AB)C = A(BC)(A + B)+ C = A +(B + C)分配律分配律A(B + C) = ABAC A + BC = (A + B)(A + C) 證明:證明:A + BC = (A + B)(A + C)2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)邏輯代數(shù)的基本公式邏輯代數(shù)的基本公式證明:證明:右式右式 = AA + AC + BA + BC = A + AC + AB + BC= A(1 + AC + AB)+ BC= A + BC = 左式左式2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)邏輯代數(shù)的基本公式邏輯代數(shù)的基本公式(1) 邏輯代數(shù)的特殊規(guī)律重疊律重
3、疊律A A = A A + A = A吸收律吸收律A(A + B) = A A + AB = A 反演律反演律(摩根定律摩根定律) 還原律還原律(雙重否定律雙重否定律) 用真值表證明:BABABAABAA 證明反演律:BAAB與非=非或或非=非與2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)邏輯代數(shù)的基本公式邏輯代數(shù)的基本公式冗余(多余項(xiàng))定理冗余(多余項(xiàng))定理 證明:證明:AB +AC + BC = AB +AC + BC(A +A) = AB +AC + ABC +ABC= (AB + ABC) + (AC +ABC) = AB(1+C)+AC (1+B)= AB +AC 兩個與項(xiàng)分別包含了一個變量的原
4、變量和反變量,而兩個與項(xiàng)分別包含了一個變量的原變量和反變量,而這兩個與項(xiàng)的其余因子構(gòu)成了第三個與項(xiàng)或?yàn)榈谌齻€與項(xiàng)這兩個與項(xiàng)的其余因子構(gòu)成了第三個與項(xiàng)或?yàn)榈谌齻€與項(xiàng)的部分因子,則第三個與項(xiàng)是多余的,可以消去,稱為冗的部分因子,則第三個與項(xiàng)是多余的,可以消去,稱為冗余定理。余定理。 如:AB +AC + BC = AB +AC 2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)基本規(guī)則基本規(guī)則 邏輯代數(shù)的三條基本規(guī)則邏輯代數(shù)的三條基本規(guī)則:代入規(guī)則、反演規(guī)則和對偶規(guī)則代入規(guī)則、反演規(guī)則和對偶規(guī)則(1)代入規(guī)則邏輯代數(shù)等式中邏輯代數(shù)等式中的某一變量均可用另的某一變量均可用另一個邏輯函數(shù)代之,一個邏輯函數(shù)代之,則等式仍
5、成立則等式仍成立 。證:原式左邊證:原式左邊=AB+(C+D) =AB+A(C+D)=AB+AC+AD原式右邊原式右邊=AB+A(C+D)=AB+AC+AD所以:左邊所以:左邊=右邊右邊優(yōu)點(diǎn):基本等式中的某一變量用一邏輯函數(shù)代替,擴(kuò)大了優(yōu)點(diǎn):基本等式中的某一變量用一邏輯函數(shù)代替,擴(kuò)大了等式的應(yīng)用范圍。等式的應(yīng)用范圍。例如:已知等式例如:已知等式A(B + E)= AB + AE,若用(,若用(C + D)代替)代替E ,則,則等式仍然成立。等式仍然成立。 2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)基本規(guī)則基本規(guī)則 (2) 反演規(guī)則 由原函數(shù)由原函數(shù)F 求反求反函數(shù)函數(shù) F F (取非)的(取非)的過程叫
6、反演過程叫反演 利用摩根定律求反函數(shù)利用摩根定律求反函數(shù) F F 例如:已知例如:已知求反求反 F F DBCABF)(解:DBCADBCBBCADBCBADBCABDBCABDBCABF)()( 反演規(guī)則反演規(guī)則 +01xx三變?nèi)內(nèi)兒笏玫男碌暮瘮?shù)式即為三變后所得的新的函數(shù)式即為 F FBABABAAB2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)基本規(guī)則基本規(guī)則 兩兩不不變變(1) 公共非號不變 (2) 原函數(shù)運(yùn)算先后順序不變(括號乘加)例:DBCABF)(DCBBAF)()(例 :1)()(BABAF0BABAF例 :解:FEDCBAF求已知:)(公共非號不變EDCBAF例 :解:FCDBA:F求
7、已知)(DCBAF先乘后加)()(2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)基本規(guī)則基本規(guī)則 求函數(shù)的對偶式求函數(shù)的對偶式F對函數(shù)中的對函數(shù)中的變量:變量:+10對偶式對偶式F兩不變:兩不變:(1) 公共非號不變公共非號不變 (2) 原函數(shù)運(yùn)算先后順序不變原函數(shù)運(yùn)算先后順序不變注:求注:求F 時不需要將原變量和反變量互換時不需要將原變量和反變量互換BDCBCAABFFDBCBCABAF,求)()()(3) 對偶規(guī)則2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)基本規(guī)則基本規(guī)則 對偶式的意義對偶式的意義: 如果兩個邏輯函數(shù)式相等,則對如果兩個邏輯函數(shù)式相等,則對偶式也相等,只需記憶一半。偶式也相等,只需記憶一半。A(B
8、+C)=AB+AC 對偶式為對偶式為A+BC=(A+B)(A+C)分配律分配律A (A+B)=AA+AB=A吸收律吸收律對偶式為對偶式為例如:邏輯函數(shù)式例如:邏輯函數(shù)式A(B+C)=AB+AC和和A(A+B)=A吸收律:在一個與或表達(dá)式中,如果一個與項(xiàng)是另一個與吸收律:在一個與或表達(dá)式中,如果一個與項(xiàng)是另一個與項(xiàng)的部分因子,則另一個與項(xiàng)是多余的,可以消去。項(xiàng)的部分因子,則另一個與項(xiàng)是多余的,可以消去。2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)常用公式常用公式邏輯代數(shù)的常用公式邏輯代數(shù)的常用公式兩式互為對偶,只證明一個式子即可。兩式互為對偶,只證明一個式子即可。證明:左式證明:左式 = AB + A B
9、= A(B + B) = A = 右式右式(1) AB + A B = A,(A + B)(A + B)= A(2) A + AB = A;A(A + B) = A (吸收律吸收律)證明:A +AB = A(1 + B) = A(3) A + AB = A + B;A( A + B) = AB證明:證明:A + AB = (A + AB) + AB = A + (A + A)B = A + B 2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)常用公式常用公式(4) AB + AC +BC= AB + AC推論:推論: AB +AC +BCDE= AB + AC證明過程見前面的冗余項(xiàng)定理證明:證明:同理可證明:
10、ABBABABABABABABABABA)(BABAABBA(5) 即:BABAABBAABBABABA BABABABA 雙重否定定律雙重否定定律摩根定律摩根定律摩根定律摩根定律互補(bǔ)定律互補(bǔ)定律2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)常用公式常用公式根據(jù)根據(jù)異或運(yùn)算異或運(yùn)算的定義,可證明下列異或運(yùn)算的公式是正確的:的定義,可證明下列異或運(yùn)算的公式是正確的: 交換律:交換律:A B = B A 結(jié)合律:結(jié)合律:(A B) C = A (B C) 分配律:分配律:A(B C) = AB AC 常量與變量之間的異或運(yùn)算:常量與變量之間的異或運(yùn)算:A A = 0; A A =1; A 0 = A; A 1
11、= A (6) 多變量異或關(guān)系:多變量異或關(guān)系: 多變量異或運(yùn)算中,變量為多變量異或運(yùn)算中,變量為1的的個數(shù)為奇數(shù),運(yùn)算結(jié)果為個數(shù)為奇數(shù),運(yùn)算結(jié)果為1;多變量異或運(yùn)算中,變量為多變量異或運(yùn)算中,變量為1的的個數(shù)為偶數(shù),運(yùn)算結(jié)果為個數(shù)為偶數(shù),運(yùn)算結(jié)果為0,與變量,與變量為為0的個數(shù)無關(guān)。的個數(shù)無關(guān)。 (7) 同或運(yùn)算:同或運(yùn)算:運(yùn)算結(jié)果與異或運(yùn)算的結(jié)果相反AA00AAAA12.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)邏輯函數(shù)的化簡邏輯函數(shù)的化簡五、邏輯函數(shù)的化簡五、邏輯函數(shù)的化簡(1)元件少成本低可靠性好;(2)各門輸入端少連線少,速度高。6個個3輸入與門加一個或門化簡成一個二輸入的或門輸入與門加一個或門化
12、簡成一個二輸入的或門化化簡簡CAACAACBABAABCCBABCACBACBACBAF:例2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)最簡形式最簡形式1. 邏輯函數(shù)的最簡形式邏輯函數(shù)的最簡形式同一邏輯函數(shù)可以寫成各種不同形式的邏輯表達(dá)式。與或表達(dá)式與非與非表達(dá)式或與非表達(dá)式 與或非表達(dá)式與非與表達(dá)式或與表達(dá)式或非或非表達(dá)式 )()()()()()(BABABABABABABABABABABAABBAABF2.1邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 最簡形式最簡形式例如:同一邏輯表達(dá)式的兩種不同表達(dá)式。例如:同一邏輯表達(dá)式的兩種不同表達(dá)式。F1= AB+B+A BF2=A+B顯然,顯然,F(xiàn)2比比F1要簡單,實(shí)現(xiàn)要簡單
13、,實(shí)現(xiàn)F2所需要的電子器件要少。所需要的電子器件要少。在各種邏輯表達(dá)式中,最常用的是與或表達(dá)式,本在各種邏輯表達(dá)式中,最常用的是與或表達(dá)式,本節(jié)著重討論最簡與或表達(dá)式。節(jié)著重討論最簡與或表達(dá)式。最簡與或式應(yīng)具有(1) 含的與項(xiàng)最少;含的與項(xiàng)最少;(2)與項(xiàng)中含的變量個數(shù)最少。與項(xiàng)中含的變量個數(shù)最少。例1:化簡F1。2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法吸收法吸收法 2 邏輯函數(shù)的代數(shù)化簡法邏輯函數(shù)的代數(shù)化簡法利用吸收公式利用吸收公式A+AB = A和和AB + AC + BC = AB + AC,消,消去多余的乘積項(xiàng)。去多余的乘積項(xiàng)。(1) 吸收法BCDACBBCAAF)(1)()
14、(DACBBCABCABCADACBBCABCA)()(BCABAABAABA例2:化簡F1。2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法消去法消去法利用:利用:A + AB = A + B,消去乘,消去乘積項(xiàng)中多余的因子積項(xiàng)中多余的因子(2) 消去法BCABCABBCAABBBCAABF)()(1BABAABABAA例3:化簡F2。CDBABACDBAABCDBABAF2CDBABABABA)(BABAACDBAABBABA)()(BABA例4:化簡F1。2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法并項(xiàng)法并項(xiàng)法利用公式利用公式AB + A B = A將兩將兩項(xiàng)合并為一項(xiàng)項(xiàng)合并為一
15、項(xiàng)(3) 并項(xiàng)法例5:化簡F2。1)(1BCBCBCAABCBCBCAABCF)()(2CBCBACBBCAFCBACABCBAABCABBABAAB)()()(CCBACCAB互補(bǔ)定律互補(bǔ)定律利用利用ABAAB例6:化簡F1。2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法配項(xiàng)法配項(xiàng)法利用公式利用公式A+A = A、A + A=1、A A = 0、AA = 0、AB + AC + BC = AB + AC 增設(shè)增設(shè)BC項(xiàng)化簡。項(xiàng)化簡。(4) 配項(xiàng)法)()(CCBACBAACBBABACBCBBAF1CBACBABCACBACBBA)()1 ()1 (BBCAACBCBACACBBA例1-7
16、:化簡F1。增加冗余項(xiàng)BCD2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法綜合運(yùn)用綜合運(yùn)用運(yùn)用基本規(guī)則和常用公式進(jìn)行化簡運(yùn)用基本規(guī)則和常用公式進(jìn)行化簡化簡法綜合運(yùn)用ABCCDBCDADBCCBAF1)(BCDABCCDACDBDBCCBAABCCDABCDCDBBCDDBCCBA)()(ABCCDACDBCCBACDBCCBACDCCAB)(CDBCBA再加一個BCD利用A + AB = A)()(CDACDABCBCCBA利用A +AB = A + B例1-8:化簡邏輯函數(shù)化簡邏輯函數(shù)F 1= A B + B C + BC + AB 方法方法1:方法方法2:2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基
17、礎(chǔ) 化簡方法化簡方法綜合運(yùn)用綜合運(yùn)用運(yùn)用基本規(guī)則和常用公式進(jìn)行化簡運(yùn)用基本規(guī)則和常用公式進(jìn)行化簡化簡法綜合運(yùn)用CABACBCBBAF1CABACBBACABACBCACBBACBBA:加冗余項(xiàng)CABACBCABA:消去一個冗余項(xiàng)CBCABACBCA:再消去一個冗余項(xiàng)CABACBCBBAF2CABACBBACACBBACACBBACBBA:加冗余項(xiàng)CABACBCABA:消去一個冗余項(xiàng)CACBBACACB:再消去一個冗余項(xiàng)2.1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法小結(jié)小結(jié)代數(shù)化簡的特點(diǎn)1.邏輯函數(shù)化簡的結(jié)果有時不唯一;2.不受變量數(shù)目的限制;(優(yōu)點(diǎn))3.無一定規(guī)律可循,需要熟練運(yùn)用公式,有
18、時難以判斷化簡結(jié)果是否最簡;(缺點(diǎn))代數(shù)化簡小結(jié)圖形化簡法卡諾圖化簡法利用卡諾圖可以簡便、直觀地化簡函數(shù),容易判斷是否得到最簡與或表達(dá)式,與代數(shù)法相比,無需記住大量公式,也不存在化簡路徑,所以廣泛應(yīng)用于數(shù)字邏輯電路的分析和設(shè)計(jì)中。第3次作業(yè):1-10F4、F5、F8 ;1-11F3;1-12F3;1-13。2.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法卡諾圖化簡法卡諾圖化簡法卡諾圖 :將邏輯函數(shù)的最小項(xiàng)按一定規(guī)則排列起來構(gòu)成的小方格圖。將邏輯函數(shù)的最小項(xiàng)按一定規(guī)則排列起來構(gòu)成的小方格圖。1.邏輯函數(shù)的最小項(xiàng)及最小項(xiàng)表達(dá)式邏輯函數(shù)的最小項(xiàng)及最小項(xiàng)表達(dá)式(1) 最小項(xiàng)的定義所有變量以原所有變量
19、以原變量或反變量的組變量或反變量的組合形式出現(xiàn)一次且合形式出現(xiàn)一次且僅出現(xiàn)一次僅出現(xiàn)一次,稱這個稱這個與項(xiàng)為最小項(xiàng)。與項(xiàng)為最小項(xiàng)。例:例:二變量A、B 的最小項(xiàng):三變量A、B、C最小項(xiàng):n 個變量,有 2n個最小項(xiàng)。項(xiàng)22ABBABABA項(xiàng)32ABCCABCBACBABCACBACBACBA2.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法卡諾圖化簡法卡諾圖化簡法(2) 最小項(xiàng)編碼以變量取值組合為編號以變量取值組合為編號。最小項(xiàng)編號,用最小項(xiàng)編號,用mi表示:表示:轉(zhuǎn)換為對應(yīng)的十進(jìn)制數(shù)的值就轉(zhuǎn)換為對應(yīng)的十進(jìn)制數(shù)的值就是該最小項(xiàng)的編碼表示號。是該最小項(xiàng)的編碼表示號。以二變量為例原變量取值為原變量
20、取值為1,反變量取值為,反變量取值為0。如:三變量:如:三變量:CBAm 5 四變量:四變量: DCBAm10注:提到最小項(xiàng)時,一定要說明變量注:提到最小項(xiàng)時,一定要說明變量的數(shù)目,否則這一術(shù)語將失去意義。的數(shù)目,否則這一術(shù)語將失去意義。如:如:ABC對三個對三個變量是最小項(xiàng),變量是最小項(xiàng),對四變量則不是對四變量則不是2.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法卡諾圖化簡法卡諾圖化簡法(3) 最小項(xiàng)的性質(zhì)二變量最小項(xiàng)真值表:全體最小項(xiàng)的邏輯和全體最小項(xiàng)的邏輯和即:即:每一最小項(xiàng)僅有一組變量取每一最小項(xiàng)僅有一組變量取值為一;值為一;取值后任意兩最小項(xiàng)之積為取值后任意兩最小項(xiàng)之積為0;1).
21、(3210mmmm1im n 個變量,有個變量,有 2n個最小項(xiàng);個最小項(xiàng);2.2邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法卡諾圖化簡法卡諾圖化簡法2. 最小項(xiàng)表達(dá)式最小項(xiàng)表達(dá)式(1)任何一個邏輯函數(shù)都可以表示成若干個最小項(xiàng)之和(與或表達(dá)式)例:三變量真值表見左,寫出其最小例:三變量真值表見左,寫出其最小項(xiàng)表達(dá)式項(xiàng)表達(dá)式iimF= m3 + m5 + m6 + m7ABCCABCBABCACBAF),(F(A、B、C) = m3 (3,5,6,7)式中:式中: 表示連加,表示連加,3表示表示3個變量。個變量。2.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法卡諾圖化簡法卡諾圖化簡法(2)任何邏
22、輯函數(shù)式可以化為最小項(xiàng)之和表達(dá)式例:將邏輯函數(shù)F展開為最小項(xiàng)ABCBAABF)(解:解:表示成與或式表示成與或式補(bǔ)齊變量去括號去非號CCABCBABCAABCBABAABCBAABABCBAABABCBAABF).(.)()(.)()(補(bǔ)齊變量(利用 )1 AA) 7 . 6 . 5 . 3 (11011110101136753mmmmmCABABCCBABCAF2.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法卡諾圖的畫法卡諾圖的畫法(1)卡諾圖的畫法卡諾圖的畫法3. 卡諾圖化簡邏輯函數(shù)卡諾圖化簡邏輯函數(shù)卡諾圖的構(gòu)成n 變量卡諾圖畫變量卡諾圖畫 2n個小個小方格,將變量或變量取值標(biāo)方格,將變
23、量或變量取值標(biāo)在方格外,但變量排列順序在方格外,但變量排列順序一定按任意相鄰兩行或兩列一定按任意相鄰兩行或兩列僅有一個變量不同。僅有一個變量不同。 二變量卡諾圖二個變量二個變量A, ,B有有22 = 4個個最小項(xiàng),分別是最小項(xiàng),分別是: :m0= A B, ,m1= AB, ,m2=A B,m3 = AB,對應(yīng)四個小方格,對應(yīng)四個小方格,如下圖:如下圖:)3 , 2 , 1 , 0()(3210mmmmmABBABABAABF2.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法卡諾圖的畫法卡諾圖的畫法 三變量卡諾圖三個變量:三個變量:A、B、C 最小項(xiàng)數(shù):最小項(xiàng)數(shù):23=8 四變量:24 = 1
24、6)15,2,1 ,0()( mABCDF)7,6,5 ,4,3 ,2, 1 ,0()(mABCF2.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法卡諾圖的畫法卡諾圖的畫法 五變量 25 = 32)32,2,1 ,0()( mABCDEF2.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法卡諾圖的畫法卡諾圖的畫法(2) 卡諾圖的性質(zhì)卡諾圖的性質(zhì) n變量變量,2n個小方格個小方格 。每個小方格放入一個最小項(xiàng)。每個小方格放入一個最小項(xiàng)。相鄰性相鄰性 :兩個最小項(xiàng)除一變量取值互補(bǔ)外,其它變量均:兩個最小項(xiàng)除一變量取值互補(bǔ)外,其它變量均相同。相同。(3)用卡諾圖化簡邏輯函數(shù)的步驟和方法用卡諾圖化簡邏輯函
25、數(shù)的步驟和方法方法:將函數(shù)中包含的最小項(xiàng)在方法:將函數(shù)中包含的最小項(xiàng)在卡諾圖中填卡諾圖中填1,沒有的項(xiàng)填,沒有的項(xiàng)填0,最,最后得函數(shù)卡諾圖。后得函數(shù)卡諾圖。用卡諾圖表示邏輯函數(shù))7 , 6 , 5 , 3(),(mCBA:F例2.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法卡諾圖的畫法卡諾圖的畫法方法:將函數(shù)中包含的最小項(xiàng)在方法:將函數(shù)中包含的最小項(xiàng)在卡諾圖中填卡諾圖中填1,沒有的項(xiàng)填,沒有的項(xiàng)填0,最,最后得函數(shù)卡諾圖。后得函數(shù)卡諾圖。已知函數(shù)真值表畫卡諾圖函數(shù)值為函數(shù)值為0或或1,直接填入對應(yīng)方格中,直接填入對應(yīng)方格中2.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法圈圖原則圈圖原則
26、圈卡諾圖圈卡諾圖的原則圈卡諾圖的原則小方格可重復(fù)包圍,但每圈一次定要有新方格圈入。小方格可重復(fù)包圍,但每圈一次定要有新方格圈入。圖1BCCAFFF21DBDBABAFFFF3212.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法圈圖原則圈圖原則每個包圍圈必須是最大圈(才能化最簡式)。圖2中F3不是最大圈。F3應(yīng)包圍m1、m3 、 m9、m11四個最小項(xiàng)。2.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法圈圖原則圈圖原則 包圍圈應(yīng)是必要圈而不是多余圈圈中最小項(xiàng)已被使用過2.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法圈圖原則圈圖原則 所有1值方格均畫出包圍圈以保證函數(shù)值不變ABCCAFDBDB
27、DBFFF21每個包圍圈中最小項(xiàng)合并成一項(xiàng),由相鄰性:每個包圍圈中最小項(xiàng)合并成一項(xiàng),由相鄰性:被圈兩項(xiàng)合并為一項(xiàng),消去一個變量。被圈兩項(xiàng)合并為一項(xiàng),消去一個變量。被圈四項(xiàng)合并為一項(xiàng),消去兩個變量。被圈四項(xiàng)合并為一項(xiàng),消去兩個變量。被圈八項(xiàng)合并為一項(xiàng),消去三個變量。被圈八項(xiàng)合并為一項(xiàng),消去三個變量。被圈十六項(xiàng)合并為一項(xiàng),消去四個變量。被圈十六項(xiàng)合并為一項(xiàng),消去四個變量。2.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法圈圖原則圈圖原則 讀卡諾圖各包圍圈合并項(xiàng)各包圍圈合并項(xiàng)相加。相加??傊嚎傊?i個相鄰最小項(xiàng)合并后,個相鄰最小項(xiàng)合并后,可消去可消去i個變量個變量 。2.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)
28、基礎(chǔ) 化簡方法化簡方法圈圖實(shí)例圈圖實(shí)例例1-9:化簡mFDBBCFFF212.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法圈圖原則圈圖原則例例1-10:化簡:化簡 化成標(biāo)準(zhǔn)的與化成標(biāo)準(zhǔn)的與-或式或式)(BBBCAF解02467)(mmmmmCBACBACBACABABCCBACBACBACABCABABCCBCBCABABCCABCCBCBCAABCBCBAF用 補(bǔ)最小項(xiàng)1 AACABFFF212.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法無關(guān)項(xiàng)化簡無關(guān)項(xiàng)化簡(1)無關(guān)項(xiàng)的邏輯函數(shù)的定義無關(guān)項(xiàng)的邏輯函數(shù)的定義4.具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡具有無關(guān)項(xiàng)的邏輯函數(shù)的化
29、簡無關(guān)項(xiàng)邏輯函數(shù)中不會出現(xiàn)的變量取值組邏輯函數(shù)中不會出現(xiàn)的變量取值組合所對應(yīng)的最小項(xiàng)稱無關(guān)項(xiàng)(或任意項(xiàng),合所對應(yīng)的最小項(xiàng)稱無關(guān)項(xiàng)(或任意項(xiàng),約束項(xiàng))。約束項(xiàng))。例例:某電動機(jī)設(shè)變量某電動機(jī)設(shè)變量 正轉(zhuǎn)正轉(zhuǎn) 反轉(zhuǎn)反轉(zhuǎn) 停止停止 A B C則則ABC取值只能是取值只能是100、010、001,而不能取值的有,而不能取值的有000、011、101、110、111這些項(xiàng)恒等于這些項(xiàng)恒等于0 具有無關(guān)項(xiàng)的邏輯函數(shù)的表示表示法F = m( ) + d( ) 最小項(xiàng)最小項(xiàng) 無關(guān)項(xiàng)無關(guān)項(xiàng)2.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 化簡方法化簡方法無關(guān)項(xiàng)化簡無關(guān)項(xiàng)化簡(2) 具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡具有無關(guān)項(xiàng)的邏輯函數(shù)
30、的化簡無關(guān)項(xiàng)根本不會出現(xiàn)無關(guān)項(xiàng)根本不會出現(xiàn).所以無關(guān)項(xiàng)對應(yīng)的邏輯值可所以無關(guān)項(xiàng)對應(yīng)的邏輯值可0可可1,根據(jù)需要定。利用無關(guān)項(xiàng),力爭圈盡量大。根據(jù)需要定。利用無關(guān)項(xiàng),力爭圈盡量大。例如對: 化簡 相應(yīng)方格填1 相應(yīng)方格填XmdF)13.10. 9 . 7 . 3 . 2()15. 8 . 5 . 0(2.3 正負(fù)邏輯的邏輯符號的變換正負(fù)邏輯的邏輯符號的變換 邏輯符號邏輯符號(1) 正負(fù)邏輯的邏輯符號正負(fù)邏輯的邏輯符號由前面分析可知,數(shù)字電路的兩種狀態(tài)高電平和低電平狀態(tài)可分別用二進(jìn)制的0和1表示。形成了兩種邏輯體制,正邏輯和負(fù)邏輯。正邏輯邏輯1表示高電平,邏輯0表示低電平負(fù)邏輯邏輯0表示高電平,邏
31、輯1表示低電平混合邏輯同時采用兩種邏輯體制數(shù)字電路中無特殊說明,通常都取正邏輯體制。2.3 正負(fù)邏輯的邏輯符號的變換正負(fù)邏輯的邏輯符號的變換 邏輯符號邏輯符號同一邏輯電路,在不同的邏輯體制下,邏輯功能是完全不同的。2.3 正負(fù)邏輯的邏輯符號的變換正負(fù)邏輯的邏輯符號的變換 邏輯變換邏輯變換(2) 正負(fù)邏輯變換正負(fù)邏輯變換正負(fù)邏輯互為對偶關(guān)系,可用摩根定理進(jìn)行轉(zhuǎn)換。符號等效變換見P37表120例如:設(shè)一個“正”與門:F=AB 則: 為負(fù)“或”門 既將同一個電路的輸入輸出均取非“1”、“0” 將有:正邏輯 負(fù)邏輯圖1-4-1 一條線的兩端同時消去小圓圈2.3 正負(fù)邏輯的邏輯符號的變換正負(fù)邏輯的邏輯符
32、號的變換邏輯變換邏輯變換 小圓圈為非號,一條線上的兩端同時加或減去圈,關(guān)系不變,如下圖.(3) 邏輯符號的等效變換應(yīng)遵循的幾個原則邏輯符號的等效變換應(yīng)遵循的幾個原則 任一條線一端的圈移到另一端上,其邏輯關(guān)系不變,如1-4-2&1ABF&1ABF圖1-4-2 一條線上的小圓圈從一端移到另一端&1ABF&1ABF圖1-4-3 一條線的兩端同時消去小圓圈2.3 正負(fù)邏輯的邏輯符號的變換正負(fù)邏輯的邏輯符號的變換邏輯變換邏輯變換 在輸入輸出線上一端加上或者消去小圓圈,同時將加圈的門若是與門改成或門,或門則改成與門,邏輯關(guān)系不變,如圖1-4-3所示.圖1-4-4 或門輸入、
33、輸出同時取反&1ABF&ABF 在輸入輸出線上一端加上或者消去小圓圈,同時將相應(yīng)變量取反(即原變量變反變量,反變量變原變量),邏輯關(guān)系不變,如圖1-4-3所示.&ABF&ABF&ABF&ABF2.3 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)基本規(guī)則基本規(guī)則 作業(yè):1-15 F2、F3、1-19 F3、F7.、F82.4 硬件描述語言硬件描述語言Verilog HDL基礎(chǔ)基礎(chǔ) 2.4.1 Verilog語言的基本語法規(guī)則語言的基本語法規(guī)則 2.4.2 變量的數(shù)據(jù)類型變量的數(shù)據(jù)類型 2.4.3 Verilog程序的基本結(jié)構(gòu)程序的基本結(jié)構(gòu) 2.4.4 邏輯功能的仿真與
34、測試邏輯功能的仿真與測試2.4 硬件描述語言硬件描述語言Verilog HDL基礎(chǔ)基礎(chǔ)What is VerilogHardware Description Language (HDL)Developed in 1984Standard: IEEE 1364, Dec 19952.4 硬件描述語言硬件描述語言Verilog HDL基礎(chǔ)基礎(chǔ)Application Areas of VerilogSystem SpecificationHW/SW PartitionHardware SpecSoftwre SpecASICFPGAPLDStd PartsBoards&SystemsSoft
35、wareSuitable for all levelsBehavioral levelNot suitable2.4 硬件描述語言硬件描述語言Verilog HDL基礎(chǔ)基礎(chǔ)Verilog HDL vs. VHDLVHDL “V” is short for Very High Speed Integrated Circuits. Designed for and sponsored by US Department of Defense. Designed by committee (1981-1985). Syntax based on Ada programming language. Wa
36、s made an IEEE Standard in 1987. Verilog HDL (VHDL) Was introduced in 1985 by Gateway Design System Corporation, now a part of Cadence Design Systems, Inc.s Systems Division. Was made an IEEE Standard in 1995 Syntax based on C programming language. 2.4 硬件描述語言硬件描述語言Verilog HDL基礎(chǔ)基礎(chǔ)硬件描述語言硬件描述語言HDL(Hard
37、ware Description Languag )類似于高級程序設(shè)計(jì)語言類似于高級程序設(shè)計(jì)語言. .它是一種以文本形式來描它是一種以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言, ,用它可以表示用它可以表示邏輯電路圖、邏輯表達(dá)式,復(fù)雜數(shù)字邏輯系統(tǒng)所的邏邏輯電路圖、邏輯表達(dá)式,復(fù)雜數(shù)字邏輯系統(tǒng)所的邏輯功能。輯功能。HDL是高層次自動化設(shè)計(jì)的起點(diǎn)和基礎(chǔ)是高層次自動化設(shè)計(jì)的起點(diǎn)和基礎(chǔ).2.4 硬件描述語言硬件描述語言Verilog HDL基礎(chǔ)基礎(chǔ)邏輯仿真邏輯仿真 是指用計(jì)算機(jī)仿真軟件對數(shù)字邏輯電路的結(jié)構(gòu)和行為是指用計(jì)算機(jī)仿真軟件對數(shù)字邏輯電路的結(jié)構(gòu)和行為進(jìn)行預(yù)測進(jìn)行
38、預(yù)測. .仿真器對仿真器對HDL描述進(jìn)行解釋,以文本形式或時序波形描述進(jìn)行解釋,以文本形式或時序波形圖形式給出電路的輸出。在仿真期間如發(fā)現(xiàn)設(shè)計(jì)中存在錯誤,就圖形式給出電路的輸出。在仿真期間如發(fā)現(xiàn)設(shè)計(jì)中存在錯誤,就再要對再要對HDL描述進(jìn)行及時的修改。描述進(jìn)行及時的修改。邏輯綜合邏輯綜合 是指從是指從HDL描述的數(shù)字邏輯電路模型中導(dǎo)出電路基描述的數(shù)字邏輯電路模型中導(dǎo)出電路基本元件列表以及元件之間的連接關(guān)系(常稱為門級網(wǎng)表)的過本元件列表以及元件之間的連接關(guān)系(常稱為門級網(wǎng)表)的過程。類似對高級程序語言設(shè)計(jì)進(jìn)行編譯產(chǎn)生目標(biāo)代碼的過程程。類似對高級程序語言設(shè)計(jì)進(jìn)行編譯產(chǎn)生目標(biāo)代碼的過程. .產(chǎn)產(chǎn)生門
39、級元件及其連接關(guān)系的數(shù)據(jù)庫,根據(jù)這個數(shù)據(jù)庫可以制作生門級元件及其連接關(guān)系的數(shù)據(jù)庫,根據(jù)這個數(shù)據(jù)庫可以制作出集成電路或印刷電路板出集成電路或印刷電路板PCB。計(jì)算機(jī)對計(jì)算機(jī)對HDL的處理的處理: :2.4.1 Verilog語言的基本語法規(guī)則語言的基本語法規(guī)則 為對數(shù)字電路進(jìn)行描述(常稱為建模),為對數(shù)字電路進(jìn)行描述(常稱為建模),Verilog語言規(guī)定語言規(guī)定了一套完整的語法結(jié)構(gòu)。了一套完整的語法結(jié)構(gòu)。1間隔符間隔符: Verilog 的間隔符主要起分隔文本的作用,可以的間隔符主要起分隔文本的作用,可以 使文本錯落有致,便于閱讀與修改。使文本錯落有致,便于閱讀與修改。 間隔符包括空格符(間隔符
40、包括空格符(bb)、)、TAB 鍵(鍵(tt)、換行符()、換行符(nn) 及換頁符。及換頁符。2注釋符注釋符: :注釋只是為了改善程序的可讀性,在編譯時不起作用。注釋只是為了改善程序的可讀性,在編譯時不起作用。 多行注釋符多行注釋符( (用于寫多行注釋用于寫多行注釋): /): /* * - - * */ /; 單行注釋符單行注釋符 : :以以/開始到行尾結(jié)束為注釋文字。開始到行尾結(jié)束為注釋文字。2.4.1 Verilog語言的基本語法規(guī)則語言的基本語法規(guī)則為了表示數(shù)字邏輯電路的為了表示數(shù)字邏輯電路的邏輯狀態(tài),邏輯狀態(tài),Verilog語言規(guī)語言規(guī)定了定了4 4種基本的邏輯值。種基本的邏輯值。
41、標(biāo)識符標(biāo)識符: :給對象(如模塊名、電路的輸入與輸出端口、變量給對象(如模塊名、電路的輸入與輸出端口、變量等)取名所用的字符串。以英文字母或下劃線開始等)取名所用的字符串。以英文字母或下劃線開始如如,clk、counter8、_net、bus_A 。關(guān)鍵詞關(guān)鍵詞: :是是Verilog語言本身規(guī)定的特殊字符串,用來定義語語言本身規(guī)定的特殊字符串,用來定義語言的結(jié)構(gòu)。例如,言的結(jié)構(gòu)。例如,module、endmodule、input、output、wire、reg、and等都是關(guān)鍵詞。等都是關(guān)鍵詞。關(guān)鍵詞都是小寫,關(guān)鍵詞都是小寫,關(guān)鍵詞不關(guān)鍵詞不能作為標(biāo)識符使用能作為標(biāo)識符使用 。4邏輯值集合邏
42、輯值集合3標(biāo)識符和關(guān)鍵詞標(biāo)識符和關(guān)鍵詞 0邏輯0、邏輯假 1邏輯1、邏輯真 x或X不確定的值(未知狀態(tài)) z或Z高阻態(tài)2.4.1 Verilog語言的基本語法規(guī)則語言的基本語法規(guī)則5常量及其表示常量及其表示實(shí)數(shù)型常量實(shí)數(shù)型常量十進(jìn)制記數(shù)法十進(jìn)制記數(shù)法 如:如: 0.10.1、2.02.0、5.675.67科學(xué)記數(shù)法科學(xué)記數(shù)法 如如: : 23_5.1e2、5E4 23510.0、 0.0005Verilog允許用參數(shù)定義語句定義一個標(biāo)識符來代表一個常量,允許用參數(shù)定義語句定義一個標(biāo)識符來代表一個常量,稱為符號常量。定義的格式為:稱為符號常量。定義的格式為:parameter 參數(shù)名參數(shù)名1 1
43、常量表達(dá)式常量表達(dá)式1 1,參數(shù)名,參數(shù)名2 2常量表達(dá)式,常量表達(dá)式,;如;如 parameter BIT=1, BYTE=8, PI=3.14;6字符串字符串: :字符串是雙撇號內(nèi)的字符序列字符串是雙撇號內(nèi)的字符序列常量常量十進(jìn)制數(shù)的形式的表示方法十進(jìn)制數(shù)的形式的表示方法: :表示有符號表示有符號常量常量例如:例如:3030、2 2帶基數(shù)的形式的表示方法帶基數(shù)的形式的表示方法: : 表示表示常量常量格式為:格式為: 整數(shù)型整數(shù)型例如:例如:3b101、5o37、8he3,8b1001_0011 2.4.2 變量的數(shù)據(jù)類型變量的數(shù)據(jù)類型1.1.線網(wǎng)類型線網(wǎng)類型: :是指輸出始終根據(jù)輸入的變化
44、而更新其值的是指輸出始終根據(jù)輸入的變化而更新其值的變量變量, ,它一般指的是硬件電路中的各種物理連接它一般指的是硬件電路中的各種物理連接. . 例例:wire L; / /將上述電路的輸出信號將上述電路的輸出信號L L聲明為網(wǎng)絡(luò)型變量聲明為網(wǎng)絡(luò)型變量 wire 7:0 data bus; / /聲明一個聲明一個8-bit8-bit寬的網(wǎng)絡(luò)型總線變量寬的網(wǎng)絡(luò)型總線變量常用的網(wǎng)絡(luò)類型由關(guān)鍵詞常用的網(wǎng)絡(luò)類型由關(guān)鍵詞wire定義定義wire型變量的定義格式如下:型變量的定義格式如下:wire n-1:0 n-1:0 變量名變量名1 1,變量名,變量名2 2,變量名,變量名n;變量寬度變量寬度例例: :
45、網(wǎng)絡(luò)型變量網(wǎng)絡(luò)型變量L的值由與門的驅(qū)動信的值由與門的驅(qū)動信號號a a和和b b所決定,即所決定,即La&b。a、b的值的值發(fā)生變化,線網(wǎng)發(fā)生變化,線網(wǎng)L L的值會立即跟著變化。的值會立即跟著變化。 & b a L 2.4.2 變量的數(shù)據(jù)類型變量的數(shù)據(jù)類型寄存器型變量對應(yīng)的是具有狀態(tài)保持作用的電等路元件寄存器型變量對應(yīng)的是具有狀態(tài)保持作用的電等路元件, ,如觸如觸發(fā)器寄存器。寄存器型變量只能在發(fā)器寄存器。寄存器型變量只能在initial或或always內(nèi)部被賦值。內(nèi)部被賦值。2.寄存器型寄存器型寄存器類型寄存器類型 功能說明功能說明reg 常用的寄存器型變量常用的寄存器型變量integer 32位帶符號的整數(shù)型變量位帶符號的整數(shù)型變量real 64位帶符號的實(shí)數(shù)型變量,位帶符號的實(shí)數(shù)型變量,time 64位無符號的時間變量位無符號的時間變量4種種寄存器類型的變量寄存器類型的變
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 多中心性網(wǎng)狀組織細(xì)胞增生癥的臨床護(hù)理
- 急性心力衰竭的護(hù)理
- 《第一章》課件-第七章第一節(jié):大數(shù)據(jù)技術(shù)與應(yīng)用-應(yīng)用場景
- 《第一章》課件-第七章第二節(jié):大數(shù)據(jù)技術(shù)與應(yīng)用-技術(shù)體驗(yàn)-天貓大數(shù)據(jù)之?dāng)?shù)據(jù)清洗
- 妊娠合并甲狀腺功能亢進(jìn)的臨床護(hù)理
- 癤癰的臨床護(hù)理
- 孕期臉色發(fā)黃的健康宣教
- 腺樣體切除術(shù)的健康宣教
- JJF(陜) 017-2019 數(shù)字溫濕度計(jì)校準(zhǔn)規(guī)范
- 模擬電子電路基礎(chǔ)課件大全課件
- 《收銀實(shí)務(wù)》(第四版)全套ppt課件(完整版)
- PXH行車式刮泥機(jī)
- 公路隧道導(dǎo)向墻及管棚施工方案
- 《社會調(diào)查研究與方法》考試試題與答案(共22頁).doc
- 我和我的祖國歌詞(打印版)
- 生活用紙生產(chǎn)工藝流程
- 沙克龍系列參數(shù)表
- 外墻保溫監(jiān)理實(shí)施細(xì)則
- 華為性格測試攻略
- 河南省建筑業(yè)誠信勞務(wù)企業(yè)評價辦法(試行)
- 壓力管道安裝機(jī)械設(shè)備操作規(guī)程講解
評論
0/150
提交評論