第12章時序邏輯電路

1、第第12章章 觸發(fā)器及觸發(fā)器及時序時序邏輯電路邏輯電路12.1 觸發(fā)器觸發(fā)器12.1.1 觸發(fā)器概述觸發(fā)器概述1觸發(fā)器的概念觸發(fā)器由邏輯門加反饋電路組成，能夠存儲和記憶位二進制數(shù)。觸發(fā)器電路有兩個互補的輸出端。（1）觸發(fā)器具有兩個能自保持的穩(wěn)定狀態(tài)。（2）在外加輸入信號觸發(fā)時，觸發(fā)器可以從一種穩(wěn)定狀態(tài)翻轉成另一種狀態(tài)。2觸發(fā)器的類別按照邏輯功能的不同，觸發(fā)器分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T 和 觸發(fā)器。按觸發(fā)方式不同，觸發(fā)器可分為電平觸發(fā)器、邊沿觸發(fā)器和主從觸發(fā)器等。按照電路結構形式的不同，觸發(fā)器分為基本觸發(fā)器和時鐘觸發(fā)器。按照構成的元件不同，分為 TTL觸發(fā)器和 CMOS 觸發(fā)器。觸

2、發(fā)器的邏輯功能用特性表、激勵表（又稱驅動表）、特性方程、狀態(tài)轉換圖和波形圖（又稱時序圖）來描述。12.1.2基本基本RS觸發(fā)器觸發(fā)器1基本RS觸發(fā)器電路結構 由兩個與非門交叉耦合反饋構成基本RS觸發(fā)器，圖為它的邏輯圖和邏輯符號。2邏輯功能3特性表觸發(fā)器次態(tài)Qn+1與輸入信號和電路原有狀態(tài)（現(xiàn)態(tài)Qn）之間關系的真值表，稱為特性表。根據(jù)基RS觸發(fā)器的邏輯功能可用特性表來表示。4特性方程可畫出基本RS觸發(fā)器Qn+1的卡諾圖12.1.3同步RS觸發(fā)器1電路組成同步RS觸發(fā)器是在基本RS觸發(fā)器的基礎上增加了兩個由時鐘脈沖CP控制的門電路G3、G4后組成。2邏輯功能當CP=0時，G3、G4被封鎖，都輸出1

3、，這時，不管R端和S端的信號如何變化，觸發(fā)器的狀態(tài)保持不變。3特性方程根據(jù)表11-2可畫出同步RS觸發(fā)器Qn+1的卡諾圖由該圖可得同步RS觸發(fā)器的在時的特性方程為4狀態(tài)轉換圖12.2 JK觸發(fā)器12.2.1 12.2.1 同步同步JKJK觸發(fā)器觸發(fā)器1電路結構克服同步RS觸發(fā)器在R=S=1時出現(xiàn)不定狀態(tài)的另一種方法是將觸發(fā)器輸出端Q和 的狀態(tài)反饋到輸入端。2邏輯功能當CP=0時，G3、G4被封鎖，都輸出為1，觸發(fā)器保持原狀態(tài)不變。當CP=1時，G3、G4解除封鎖，輸入J、K端的信號可控制觸發(fā)器的狀態(tài)。（1）當J=K=0時，G3和G4都輸出1，觸發(fā)器保持原狀態(tài)不變，（3）當J=0、K=1時，用同

4、樣的方法分析可知，在CP脈沖由0變?yōu)?后，觸發(fā)器翻到0狀態(tài)，即翻轉到和J相同的0狀態(tài)。（4）當J=K=1時，在CP由0變1后，觸發(fā)器的狀態(tài)由Q和 端的反饋信號決定。Q3特性方程nnnQKQJQ15狀態(tài)轉換圖根據(jù)表11-4可畫出圖所示的狀態(tài)轉換圖4驅動表根據(jù)表11-3可列出在CP=1時同步JK觸發(fā)器的驅動表，如表11-4所示。12.2.2 邊沿JK觸發(fā)器邊沿觸發(fā)器只能在時鐘脈沖 CP 上升沿 (或下降沿 )時刻接收輸入信號，電路狀態(tài)只能在 CP 上升沿(或下降沿 )時刻翻轉。防止了空翻現(xiàn)象。1邏輯功能圖所示為邊沿JK觸發(fā)器的邏輯符號，J、K為信號輸入端，框內(nèi)“”左邊加小圓圈“”表示邏輯非的動態(tài)輸

5、入，它實際上表示用時鐘脈沖CP的下降沿觸發(fā)。邊沿JK觸發(fā)器的邏輯功能和前面討論的同步JK觸發(fā)器的功能相同，因此，它的特性表、驅動表和特性方程也相同。邊沿JK觸發(fā)器只有在CP脈沖下降沿到達時才有效，它的特征方程如下：nnnQKQJQ1【例】如圖所示為下降沿出發(fā)邊沿JK觸發(fā)器 CP、J、K 端的輸入電壓波形，試畫出輸出 Q 端的電壓波形。設觸發(fā)器的初始狀態(tài)為 Q = 0 。解：第一個時鐘脈沖CP下降沿到達時，觸發(fā)器由0狀態(tài)翻轉到1狀態(tài)。第二個時鐘脈沖CP下降沿到達時，觸發(fā)器由1狀態(tài)翻轉到0狀態(tài)。第三個時鐘脈沖CP下降沿到達時，觸發(fā)器保持原來的0狀態(tài)不變。第四個時鐘脈沖CP下降沿到達時，觸發(fā)器由0狀

6、態(tài)翻轉到1狀態(tài)。第五個時鐘脈沖CP下降沿到達時，觸發(fā)器由1狀態(tài)翻轉到0狀態(tài)。12.2.3 集成JK觸發(fā)器集成JK觸發(fā)器常用的芯片有74LS112和CC4027，74LS112屬TTL電路，是下降邊沿觸發(fā)的雙JK觸發(fā)器，CC4027屬CMOS電路，是上升邊沿觸發(fā)的雙JK觸發(fā)器。74LS112和CC4027引腳排列如圖所示。74LS112雙JK觸發(fā)器每個集成芯片包含兩個具有復位、置位端的下降沿觸發(fā)的JK觸發(fā)器，邏輯符號如圖所示。12.3 D觸發(fā)器觸發(fā)器12.3.112.3.1同步同步D D觸發(fā)器觸發(fā)器1電路組成為了避免同步RS觸發(fā)器同時出現(xiàn)R和S都為1的情況，可在R和S之間接入非門G5，如圖11-

7、15 a)所示，這種單端輸入的觸發(fā)器稱為D觸發(fā)器，圖11-15 b)為邏輯符號，D為信號輸入端。2邏輯功能3特性方程DQn1卡諾圖12.3.2 邊沿邊沿D觸發(fā)器觸發(fā)器同步觸發(fā)器在 CP = 1 期間接收輸入信號，如輸入信號在此期間發(fā)生多次變化，其輸出狀態(tài)也會隨之發(fā)生翻轉，即出現(xiàn)了觸發(fā)器的空翻。如圖所示。DQn1【例】如圖11-20所示為維持阻塞 D 觸發(fā)器的時鐘脈沖 CP 和 D 端輸入的電壓波形，試畫出觸發(fā)器輸出 Q 和 Q 的波形。設觸發(fā)器的初始狀態(tài)為 Q = 0。解：第1個時鐘脈沖CP上升沿到達時，D端輸入信號為1，所以觸發(fā)器由0翻轉到1態(tài)。而在CP=1期間仍保持1狀態(tài)。第2個時鐘脈沖C

8、P上升沿到達時，D端輸入信號為,0，觸發(fā)器由,1翻轉到0態(tài)。根據(jù)以上分析可畫出輸出端Q的波形，輸出端維持阻塞D觸發(fā)器1）維持阻塞D觸發(fā)器是用時鐘脈沖CP上升沿觸發(fā)的，也就是說，只有在CP上升沿到達時，電路才會接收D端的輸入信號而改變狀態(tài)，而在CP為其它值時，不管D端輸入為0還是為1，觸發(fā)器的狀態(tài)不會改變。2）在一個時鐘脈沖CP作用時間內(nèi)，只有一個上升沿，電路狀態(tài)最多只改變一次，因此，它沒有空翻問題。12.3.3 .集成集成D觸發(fā)器觸發(fā)器常用的D觸發(fā)器有74LS74、CC4013等，74LS74為TTL集成邊沿D觸發(fā)器，CC4013為CMOS集成邊沿D觸發(fā)器，圖為它們引腳排列圖。12.3.4 T

9、觸發(fā)器和觸發(fā)器和 觸發(fā)器觸發(fā)器T觸發(fā)器是指根據(jù)T的輸入信號不同，在時鐘脈沖CP的作用下具有翻轉和保持功能的電路，它的邏輯符號如圖所示。 觸發(fā)器則是指每輸入一個時鐘脈沖CP，狀態(tài)變化一次的電路，它實際上是T觸發(fā)器的翻轉功能。TT1由JK觸發(fā)器構成T觸發(fā)器將JK觸發(fā)器的J和K相連作為T的輸入端便構成T觸發(fā)器，電路如圖a)所示。將T代入JK觸發(fā)器特性方程中的J和K便得到了T觸發(fā)器的特性方程nnnQTQTQ1nnQQ13D觸發(fā)器構成T觸發(fā)器nnnnQTQTQTDQ1根據(jù)式可畫出由D觸發(fā)器構成的T觸發(fā)器12.4 計數(shù)器計數(shù)器用以統(tǒng)計輸入計數(shù)脈沖CP個數(shù)的電路，稱作計數(shù)器。計數(shù)器種類按是否同時翻轉分為同步

10、計數(shù)器和異步計數(shù)器；按照計數(shù)順序的增、減，分為加計數(shù)器、減計數(shù)器，計數(shù)順序可增、可減稱為可逆計數(shù)器；按計數(shù)進制分為二進制計數(shù)器、十進制計數(shù)器、任意進制計數(shù)器。12.4.1 二進制計數(shù)器1異步二進制計數(shù)器 異步計數(shù)器各觸發(fā)器的狀態(tài)轉換與時鐘脈沖是異步工作的，即當脈沖到來時，各觸發(fā)器的狀態(tài)不是同時翻轉，而是從低位到高位依次改變狀態(tài)。圖所示為由JK觸發(fā)器組成的4位異步二進制加法計數(shù)器的邏輯圖。圖中JK觸發(fā)器都接成 觸發(fā)器，用計數(shù)脈沖CP的下降沿觸發(fā)。設計數(shù)器的初始狀態(tài)為Q3Q2Q1Q0=0000，當輸入第一個計數(shù)脈沖CP時，第一位觸發(fā)器FF0由0狀態(tài)翻到1狀態(tài)，Q0端輸出正躍變，F(xiàn)F1不翻轉，保持0

11、狀態(tài)不變。Q3Q2Q1Q0=0001。當輸入第二個計數(shù)脈沖CP時，F(xiàn)F0由1狀態(tài)翻到0狀態(tài)，Q0端輸出負躍變，F(xiàn)F1則由0翻轉到1狀態(tài)，F(xiàn)F2保持0狀態(tài)不變。Q3Q2Q1Q0=0010。當連續(xù)輸入計數(shù)脈沖CP時，根據(jù)上述計數(shù)規(guī)律，只要低位觸發(fā)器由1狀態(tài)翻轉到0狀態(tài)，相鄰高位觸發(fā)器的狀態(tài)便改變。4位二進制加法計數(shù)器的工作波形輸入的計數(shù)脈沖每經(jīng)一級觸發(fā)器，其周期增加一倍，即頻率降低一半。所以，圖11-27所示計數(shù)器又是一個16分頻器。2同步二進制計數(shù)器 異步計數(shù)器中各觸發(fā)器之間是串行進位的，它的進位(或借位)信號是逐級傳遞的，因而使計數(shù)速度受到限制，工作頻率不能太高。同步計數(shù)器中各觸發(fā)器同時受到時

12、鐘脈沖的觸發(fā)，各個觸發(fā)器的翻轉與時鐘同步，所以工作速度較快，工作頻率較高。因此同步觸發(fā)器又稱并行進位計數(shù)器。用JK觸發(fā)器組成的同步3位二進制加法計數(shù)器如圖所示。當來一個時鐘脈沖CP時，Q0就翻轉一次，而且要在Q0為1時翻轉，Q2要在Q1和Q0都是1時翻轉。12.4.2 十進制計數(shù)器十進制計數(shù)器1異步十進制加法計數(shù)器異步十進制加法計數(shù)器是在4位異步二進制加法計數(shù)器的基礎上加以修改，使計數(shù)器在計數(shù)過程中跳過10101111這6個狀態(tài)而得到的。如圖所示電路是異步8421BCD碼十進制加法計數(shù)器的典型電路。2同步十進制加法計數(shù)器由JK觸發(fā)器組成的8421BCD碼同步十進制加法計數(shù)器的邏輯圖，用下降沿觸

13、發(fā)。12.4.3 集成計數(shù)器集成計數(shù)器用觸發(fā)器組成計數(shù)器，電路復雜且可靠性差。隨著電子技術的發(fā)展，一般均采用集成計數(shù)器芯片構成各種功能的計數(shù)器。1集成同步二進制計數(shù)器74LS161和74LS163集成同步二進制計數(shù)器芯片有許多品種，這里介紹常用的集成4位同步二進制加法計數(shù)器74LS161和74LS163。74LS161邏輯功能：（1)異步清零。（2）同步并行預置數(shù)。（3）計數(shù)。（4）保持。2集成同步十進制計數(shù)器74LS160和74LS162圖所示為集成同步十進制加法計數(shù)器74LS160的邏輯功能示意圖。集成同步十進制加法計數(shù)器74LS162的邏輯功能如表11-16所示。由該表可看出：與74LS

14、160相比，74LS162除為同步清零外，其余功能都和74LS160相同。12.4.4 N進制計數(shù)器反饋清零法 計數(shù)過程中，將某個中間狀態(tài)反饋到清零端，強行使計數(shù)器返回到0，再重新開始計數(shù)，可構成比原集成計數(shù)器模小的任意進制計數(shù)器。反饋清零法適用于有清零輸入的集成計數(shù)器，分為異步清零和同步清零兩種方法。(1)異步清零法在異步清零端有效時，不受時鐘脈沖及任何信號影響，直接使計數(shù)器清零，因而可采用瞬時過渡狀態(tài)作為清零信號。【例】用74LS161構成十一進制計數(shù)器解：由題意N11，而74LSl61的計數(shù)過程中有16個狀態(tài)，多了5個狀態(tài)，此時只需設法跳過5個狀態(tài)即可。由圖可知，74LS16l從0000

15、狀態(tài)開始計數(shù)，當輸入第11個CP脈沖(上升沿)時，輸出為1011，通過與非門譯碼后，反饋給異步清零 端個清零信號，立即使Q3Q2Q1Q0=0000。接著 端的清零信號也隨之消失，74LS161從0000狀態(tài)開始新的計數(shù)周期。需要注意的是，此電路一進入1011狀態(tài)后，就會立即被置成0000狀態(tài)，即1011狀態(tài)僅在極短的瞬間出現(xiàn)，因此稱為過渡狀態(tài)。其狀態(tài)圖如圖所示。（2）同步清零法同步清零法必須在清零信號有效時，再來一個CP時鐘脈沖觸發(fā)沿，才能使觸發(fā)器清零。例如，采用74LS163構成同步清零十一進制計數(shù)器，其電路如圖所示，該計數(shù)器的反饋清零信號為1010，與電路圖中反饋清零信號1011不同，其狀

16、態(tài)圖如圖所示。2反饋置數(shù)法 反饋置數(shù)法適用于具有預置數(shù)功能的集成計數(shù)器，對于具有同步置數(shù)功能的計數(shù)器，則與同步清零類似，即同步置數(shù)輸入端獲得置數(shù)有效信號后，計數(shù)器不能立刻置數(shù)，而是在下一個CP脈沖作用后，計數(shù)器才會被置數(shù)。對于具有異步置數(shù)功能的計數(shù)器，只要置數(shù)信號滿足(不需要脈沖CP作用)，就可立即置數(shù)，因此異步反饋置數(shù)法仍需瞬時過渡狀態(tài)作為置數(shù)信號?！纠吭囉?4LS161同步置數(shù)功能構成十進制計數(shù)器解：由于74LS161的同步置數(shù)控制端獲得低電平的置數(shù)信號時，并行輸入數(shù)據(jù)輸入端D0D3輸入的數(shù)據(jù)并不能被置入計數(shù)器，還需再來一個計數(shù)脈沖CP后，D0D3端輸入的數(shù)據(jù)才被置入計數(shù)器，因此，其構成

17、十進制計數(shù)器的方法與同步清零法基本相同，寫出S10-1=S9的二進制代碼，S9=1001。3級聯(lián)法 級聯(lián)就是把兩個以上的集成計數(shù)器連接起來，從而獲得任意進制計數(shù)器。例如，可把一個N1進制計數(shù)器和一個N2進制計數(shù)器串聯(lián)起來構成NN1N2進制計數(shù)器。 由兩片74LS160級聯(lián)成100進制同步加法計數(shù)器。12.5 寄存器用來暫時存放數(shù)據(jù)、指令和運算結果的數(shù)字邏輯部件稱為寄存器。寄存器存入數(shù)碼的方式有并行和串行兩種。并行方式就是各位數(shù)碼從對應位同時輸入到寄存器中，串行方式就是數(shù)碼從一個輸入端逐位輸入到寄存器中。從寄存器取出數(shù)碼的方式也有并行和串行兩種。并行方式和串行方式相比較，并行存取方式的速度比串行

18、方式快得多，但所用的數(shù)據(jù)線將比串行方式多。寄存器按功能可以分為數(shù)碼寄存器和移位寄存器。12.5.1數(shù)碼寄存器數(shù)碼寄存器數(shù)碼寄存器只供暫時存放數(shù)碼，可以根據(jù)需要將存放的數(shù)碼隨時取出參加運算或者進行數(shù)據(jù)處理。寄存器是由觸發(fā)器構成的，對于觸發(fā)器的選擇只要求它們具有置1、置0的功能即可。無論是用同步結構的RS觸發(fā)器、主從結構的觸發(fā)器，還是邊沿觸發(fā)結構的觸發(fā)器，都可以組成寄存器。由D觸發(fā)器組成的4位集成數(shù)碼寄存器74LSl75的邏輯電路圖。12.5.2移位寄存器移位寄存器移位寄存器是一類應用很廣的時序邏輯電路。移位寄存器不僅能寄存數(shù)碼，而且還能根據(jù)要求，在移位時鐘脈沖作用下，將數(shù)碼逐位左移或者右移。移位

19、寄存器的移位方向分為單向移位和雙向移位。單向移位寄存器有左移移位寄存器、右移移位寄存器之分；雙向移位寄存器又稱可逆移位寄存器，在門電路的控制下，既可左移又可右移。1.單向移位寄存器 將若干個觸發(fā)器串接即可構成單向移位寄存器。由3個D觸發(fā)器連接組成的右移移位寄存器。2.雙向移位寄存器 在計算機中經(jīng)常使用的移位寄存器需要同時具有左移位和右移位的功能，即雙向移位寄存器。它在一般移位寄存器的基礎上加上左、右移位控制信號，右移串行輸入，左移串行輸入。在左移位或右移位控制信號取0或1的兩種不同情況下，當CP作用時，電路即可實現(xiàn)左移功能或右移功能。4位雙向移位寄存器74LS194的邏輯功能示意圖12.6 5

20、55定時器定時器12.6.1 55512.6.1 555定時器的結構及功能定時器的結構及功能1555定時器的電路組成TTL型555集成定時器的電路結構和邏輯符號圖如圖所示。它由五個部分組成。(1)基本RS觸發(fā)器由兩個與非門Gl、G2組成。（2）比較器A1、A2是兩個電壓比較器。比較器有兩個輸入端，同相輸入端“+”和反相輸入端“-”。（3）電阻分壓器三個阻值均為5k的電阻串聯(lián)起來構成分壓器(555也因此而得名)，為比較器A1和A2提供參考電壓。（4）晶體管開關和輸出緩沖器2555定時器的基本邏輯功能555定時器的邏輯功能12.6.2 用用555定時器組成的多諧振蕩器定時器組成的多諧振蕩器多諧振蕩

21、器是能夠產(chǎn)生矩形脈沖信號的自激振蕩器。它不需要輸入脈沖信號，接通電源就可自動輸出矩形脈沖信號。由于矩形波是很多諧波分量疊加的結果，所以矩形波振蕩器叫做多諧振蕩器。多諧振蕩器沒有穩(wěn)定的狀態(tài)，只有兩個暫穩(wěn)態(tài)。用555定時器構成的多諧振蕩器。1電路組成及其工作原理（1）過渡時期假定在接通電源前電容C上無電荷，電路剛接通的瞬間，UC=0。 （2）暫穩(wěn)態(tài)（3）充電階段（第二暫穩(wěn)態(tài)）12.6.3 555定時器構成的單穩(wěn)態(tài)電路單穩(wěn)態(tài)觸發(fā)器又稱為單穩(wěn)態(tài)電路，它只有一種穩(wěn)定狀態(tài)的電路。如果沒有外界信號觸發(fā)，它始終保持一種狀態(tài)不變，當有外界信號觸發(fā)時，它將由一種狀態(tài)轉變成另外一種狀態(tài)，但這種狀態(tài)是不穩(wěn)定狀態(tài)，稱為暫態(tài)，一段時