第三章 存儲(chǔ)系統(tǒng)

1、第三章第三章 存儲(chǔ)系統(tǒng)存儲(chǔ)系統(tǒng)v內(nèi)容提要：內(nèi)容提要：v存儲(chǔ)器概述；存儲(chǔ)器概述；vRAMRAM存儲(chǔ)器；存儲(chǔ)器；vROMROM存儲(chǔ)器（選擇存儲(chǔ)器（選擇RAMRAM與與ROMROM芯片設(shè)計(jì)主芯片設(shè)計(jì)主存并實(shí)現(xiàn)與存并實(shí)現(xiàn)與CPUCPU的連接）；的連接）；v高速存儲(chǔ)器；高速存儲(chǔ)器；v高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器CacheCache；v虛擬存儲(chǔ)器；虛擬存儲(chǔ)器；v重點(diǎn)：多層次存儲(chǔ)體系結(jié)構(gòu)的概念；重點(diǎn)：多層次存儲(chǔ)體系結(jié)構(gòu)的概念；v 主存設(shè)計(jì)及其與主存設(shè)計(jì)及其與CPUCPU的連接；的連接；v CacheCache的工作原理。的工作原理。第三章第三章 存儲(chǔ)系統(tǒng)存儲(chǔ)系統(tǒng)3.1 3.1 存儲(chǔ)器概述存儲(chǔ)器概述 3.1.

2、1 3.1.1 存儲(chǔ)器的發(fā)展存儲(chǔ)器的發(fā)展一、存儲(chǔ)器件的變化一、存儲(chǔ)器件的變化v第一臺(tái)電子計(jì)算機(jī)第一臺(tái)電子計(jì)算機(jī)ENIACENIAC用的是電子管觸發(fā)用的是電子管觸發(fā)器；器；v此后經(jīng)歷過：汞延遲線此后經(jīng)歷過：汞延遲線磁帶磁帶磁鼓磁鼓磁心（磁心（19511951年始）年始）半導(dǎo)體（半導(dǎo)體（19681968年年IBM 360/85IBM 360/85首次將其用作首次將其用作CacheCache；19711971年年IBM 370/145IBM 370/145首次將其用作主存，取代了磁首次將其用作主存，取代了磁芯）。芯）。v主存的重要作用及主存器件發(fā)展史總結(jié)圖表：主存的重要作用及主存器件發(fā)展史總結(jié)圖表：

3、主存的重要作用圖示主存的重要作用圖示v外設(shè)外設(shè) 主主v 外設(shè)外設(shè)v 存存 輸入的數(shù)據(jù)輸入的數(shù)據(jù)要輸出的數(shù)據(jù)要輸出的數(shù)據(jù)程序程序中間數(shù)據(jù)中間數(shù)據(jù)控制器控制器運(yùn)算器運(yùn)算器指令指令數(shù)據(jù)數(shù)據(jù)主存器件發(fā)展史總結(jié)表主存器件發(fā)展史總結(jié)表 時(shí)時(shí) 代代 元元 件件 存取周期存取周期 存儲(chǔ)容量存儲(chǔ)容量* * 1 1磁鼓等磁鼓等1212 s s 2K 2K字節(jié)字節(jié) 2 2磁心磁心2.18 2.18 s s 32K 32K字節(jié)字節(jié) 3 3磁心磁心750m750m s s 1M 1M字節(jié)字節(jié) 3.5 3.5ICIC，LSILSI320m320m s s 8M 8M字節(jié)字節(jié) 4 4VLSIVLSI312m312m s s

4、128M128M字節(jié)字節(jié)二、存儲(chǔ)體系結(jié)構(gòu)的發(fā)展二、存儲(chǔ)體系結(jié)構(gòu)的發(fā)展 1 1、由主、由主- -輔二級(jí)結(jié)構(gòu)發(fā)展到多層次存儲(chǔ)體系結(jié)輔二級(jí)結(jié)構(gòu)發(fā)展到多層次存儲(chǔ)體系結(jié)構(gòu)。構(gòu)。2 2、主存由單體發(fā)展到多體交叉（并行）。、主存由單體發(fā)展到多體交叉（并行）。3 3、采用了虛擬存儲(chǔ)技術(shù)。、采用了虛擬存儲(chǔ)技術(shù)。 3.1.2 3.1.2 評(píng)價(jià)存儲(chǔ)器性能的主要指標(biāo)評(píng)價(jià)存儲(chǔ)器性能的主要指標(biāo)一、存儲(chǔ)容量一、存儲(chǔ)容量v能存放二進(jìn)制位的總量。一般主存和輔存分能存放二進(jìn)制位的總量。一般主存和輔存分別考查。別考查。v常以字節(jié)常以字節(jié)B B（ByteByte）為單位（）為單位（MBMB、GBGB、TBTB）。）。v關(guān)于關(guān)于WW（

5、字長(zhǎng)）：（字長(zhǎng)）：8 8的倍數(shù)的倍數(shù)v地址碼的位數(shù)與主存容量的關(guān)系。地址碼的位數(shù)與主存容量的關(guān)系。二、存取時(shí)間和存取周期二、存取時(shí)間和存取周期1 1、存取時(shí)間（、存取時(shí)間（Memory Access TimeMemory Access Time）：）： 孤立地考察某一次孤立地考察某一次R/W R/W 操作所需要的時(shí)間，操作所需要的時(shí)間，以以T TA A表示。表示。2 2、存取周期（、存取周期（Memory Circle TimeMemory Circle Time）：）： 連續(xù)兩次啟動(dòng)連續(xù)兩次啟動(dòng)R/W R/W 操作所需間隔的最小時(shí)間，操作所需間隔的最小時(shí)間，以以T TM M （T TC C

6、、T TMCMC）表示。）表示。 T TA A 、T TMM的內(nèi)涵：的內(nèi)涵： T TMMTTA A。單位：?jiǎn)挝唬簄s ns 。三、頻寬（帶寬）三、頻寬（帶寬）BmBm：?jiǎn)挝粫r(shí)間內(nèi)讀取的信息：?jiǎn)挝粫r(shí)間內(nèi)讀取的信息量。量。BmBm=W/T=W/TMM（B/sB/s，b/sb/s）其中）其中 WW每每次次R/W R/W 數(shù)據(jù)的寬度，一般等于數(shù)據(jù)的寬度，一般等于MemoryMemory字長(zhǎng)。字長(zhǎng)。例：計(jì)算機(jī)例：計(jì)算機(jī)A A、B B編址單位分別是編址單位分別是32bit32bit和和8bit8bit，T TMM均均為為10ns10ns。求二者的帶寬。求二者的帶寬。解：解：4 X 104 X 108 8B

7、/sB/s； 10108 8B/sB/s反映主存的數(shù)據(jù)吞吐率。反映主存的數(shù)據(jù)吞吐率。按此定義按此定義BmBm也被叫做存儲(chǔ)器的數(shù)據(jù)傳輸率。也被叫做存儲(chǔ)器的數(shù)據(jù)傳輸率。四、價(jià)格：以每位價(jià)格來衡量。四、價(jià)格：以每位價(jià)格來衡量。P=C/SP=C/SvC C存儲(chǔ)芯片價(jià)格，存儲(chǔ)芯片價(jià)格，S S存儲(chǔ)芯片容量（存儲(chǔ)芯片容量（bitsbits）。）。容量越大、速度越快，價(jià)格就越高。容量越大、速度越快，價(jià)格就越高。 3.1.3 3.1.3 存儲(chǔ)器分類存儲(chǔ)器分類一、按存儲(chǔ)介質(zhì)分一、按存儲(chǔ)介質(zhì)分1 1、半導(dǎo)體存儲(chǔ)器、半導(dǎo)體存儲(chǔ)器 利用觸發(fā)器的雙穩(wěn)態(tài)或利用觸發(fā)器的雙穩(wěn)態(tài)或MOSMOS管柵極有無電荷管柵極有無電荷來表示二

8、進(jìn)制的來表示二進(jìn)制的0/10/1。2 2、磁表面存儲(chǔ)器：利用兩種不同的剩磁狀態(tài)、磁表面存儲(chǔ)器：利用兩種不同的剩磁狀態(tài)表示二進(jìn)制表示二進(jìn)制0/10/1。常見有磁帶、磁盤兩種。常見有磁帶、磁盤兩種。3 3、光及磁光存儲(chǔ)器、光及磁光存儲(chǔ)器（1 1）利用激光在非磁性介質(zhì)上寫入和讀出信息，）利用激光在非磁性介質(zhì)上寫入和讀出信息，也稱第一代光存儲(chǔ)（技術(shù)）（也稱第一代光存儲(chǔ)（技術(shù)）（Optical Optical MemoryMemory）。）。（2 2）利用激光在磁記錄介質(zhì)上存儲(chǔ)信息，也）利用激光在磁記錄介質(zhì)上存儲(chǔ)信息，也稱第二代光存儲(chǔ)（技術(shù)）（稱第二代光存儲(chǔ)（技術(shù)）（MegnetoopticalMegn

9、etooptical MemoryMemory）。）。二、按存取方式（工作方式）分二、按存取方式（工作方式）分1 1、隨機(jī)存取存儲(chǔ)器、隨機(jī)存取存儲(chǔ)器RAMRAM（Random Access Random Access MemoryMemory）v按地址碼編址，地址譯碼線對(duì)應(yīng)唯一確定的按地址碼編址，地址譯碼線對(duì)應(yīng)唯一確定的存儲(chǔ)單元（存儲(chǔ)單元（1 1位、位、1 1字節(jié)、字節(jié)、1 1字字 ）；）；v按照給定地址可以隨時(shí)訪問（按照給定地址可以隨時(shí)訪問（R/WR/W）任何存）任何存儲(chǔ)單元，且訪問時(shí)間與存儲(chǔ)單元的物理位置儲(chǔ)單元，且訪問時(shí)間與存儲(chǔ)單元的物理位置無關(guān)；無關(guān)；v速度較快，速度較快，T TMM為為

10、nsns級(jí)。常用作級(jí)。常用作CacheCache和主存。和主存。2 2、只讀存儲(chǔ)器、只讀存儲(chǔ)器ROMROM（Read Only MemoryRead Only Memory）v也是按地址譯碼訪問，但也是按地址譯碼訪問，但只能隨機(jī)讀取只能隨機(jī)讀取，不，不能隨機(jī)寫入。又分為能隨機(jī)寫入。又分為MROMMROM、PROMPROM、EPROMEPROM和和Flash ROMFlash ROM幾類。幾類。3 3、直接存取存儲(chǔ)器、直接存取存儲(chǔ)器DASDAS（Direct Access StorageDirect Access Storage）v信息所在地址按信息所在地址按控制字編碼控制字編碼形式給出，然后形

11、式給出，然后以字符、記錄形式成塊存取。存取時(shí)間與信以字符、記錄形式成塊存取。存取時(shí)間與信息所在物理位置有關(guān)；息所在物理位置有關(guān)；v容量大，尋址較慢，便宜。容量大，尋址較慢，便宜。v磁盤。磁盤。4 4、串行（順序）存取存儲(chǔ)器、串行（順序）存取存儲(chǔ)器SAMSAM（Serial Serial Access MemoryAccess Memory）v以記錄、字節(jié)形式成塊、成組存取信息；以記錄、字節(jié)形式成塊、成組存取信息；v地址以地址以塊號(hào)塊號(hào)和塊間間隔給出，要順序找到塊和塊間間隔給出，要順序找到塊號(hào)，再依次存取；號(hào)，再依次存??；v磁帶。磁帶。 三、按在計(jì)算機(jī)中的功能分三、按在計(jì)算機(jī)中的功能分1 1、主

12、存儲(chǔ)器、主存儲(chǔ)器存放計(jì)算機(jī)運(yùn)行其間的大量程序和數(shù)據(jù)；存放計(jì)算機(jī)運(yùn)行其間的大量程序和數(shù)據(jù)；由由MOSMOS半導(dǎo)體存儲(chǔ)器構(gòu)成半導(dǎo)體存儲(chǔ)器構(gòu)成DRAMDRAM（動(dòng)態(tài)）；（動(dòng)態(tài)）；CPUCPU直接訪問。直接訪問。2 2、高速緩沖存儲(chǔ)器（、高速緩沖存儲(chǔ)器（CacheCache）存放最活躍的程序塊和數(shù)據(jù)；存放最活躍的程序塊和數(shù)據(jù)；由雙極型半導(dǎo)體存儲(chǔ)器或由雙極型半導(dǎo)體存儲(chǔ)器或MOSMOS型的型的SRAMSRAM（靜（靜態(tài)）構(gòu)成；態(tài)）構(gòu)成；3 3、輔助存儲(chǔ)器（外存）、輔助存儲(chǔ)器（外存）4 4、控制存儲(chǔ)器（控存、控制存儲(chǔ)器（控存、CMCM）微程序設(shè)計(jì)（控制器）的計(jì)算機(jī)中，存放解釋微程序設(shè)計(jì)（控制器）的計(jì)算機(jī)中，

13、存放解釋執(zhí)行機(jī)器指令的微程序。執(zhí)行機(jī)器指令的微程序。ROMROM。屬于控制器。屬于控制器。v3.1.4 3.1.4 多層次存儲(chǔ)體系結(jié)構(gòu)多層次存儲(chǔ)體系結(jié)構(gòu)一、為什么要用多層次存儲(chǔ)體系結(jié)構(gòu)一、為什么要用多層次存儲(chǔ)體系結(jié)構(gòu)v主存的速度總落后于主存的速度總落后于CPUCPU的需要，主存的容的需要，主存的容量總落后于軟件的需要。量總落后于軟件的需要。二、多層次存儲(chǔ)結(jié)構(gòu)系統(tǒng)的設(shè)計(jì)目標(biāo)二、多層次存儲(chǔ)結(jié)構(gòu)系統(tǒng)的設(shè)計(jì)目標(biāo) v 在一定的成本下，獲得盡可能大的存儲(chǔ)容量、在一定的成本下，獲得盡可能大的存儲(chǔ)容量、盡可能高的存取速度及可靠性等。盡可能高的存取速度及可靠性等。 v 容量、速度、和成本的矛盾。容量、速度、和成

14、本的矛盾。三、多層次存儲(chǔ)結(jié)構(gòu)系統(tǒng)的一般形式三、多層次存儲(chǔ)結(jié)構(gòu)系統(tǒng)的一般形式 CPUCPUMM0 0MM1 1MMn-1n-1磁帶磁帶 光盤光盤磁盤磁盤磁盤磁盤CacheCache主存主存CacheCacheCPUCPU寄存器寄存器 存儲(chǔ)器層次結(jié)構(gòu)的存儲(chǔ)器層次結(jié)構(gòu)的 一般模式圖一般模式圖多層次存儲(chǔ)器實(shí)際構(gòu)成多層次存儲(chǔ)器實(shí)際構(gòu)成四、多層次存儲(chǔ)結(jié)構(gòu)系統(tǒng)的常見形式四、多層次存儲(chǔ)結(jié)構(gòu)系統(tǒng)的常見形式 三級(jí)存儲(chǔ)器體系結(jié)構(gòu)三級(jí)存儲(chǔ)器體系結(jié)構(gòu) 寄存器組寄存器組CacheCache主存主存輔存輔存輔助硬件輔助硬件輔助軟、硬件輔助軟、硬件CPUCPU1 1、通用寄存器（組）、通用寄存器（組） 速度近于速度近于CPU

15、CPU，少量連續(xù)計(jì)算時(shí)存放部分，少量連續(xù)計(jì)算時(shí)存放部分?jǐn)?shù)據(jù)及中間結(jié)果，通過減少主存訪問而提高數(shù)據(jù)及中間結(jié)果，通過減少主存訪問而提高系統(tǒng)速度。系統(tǒng)速度。 2 2、Cache-Cache-主存層次主存層次（1 1）什么是）什么是cachecache 高速緩沖存儲(chǔ)器，高緩。是在高速緩沖存儲(chǔ)器，高緩。是在CPUCPU和主存和主存之間的小容量快速存儲(chǔ)器，速度與之間的小容量快速存儲(chǔ)器，速度與CPUCPU相當(dāng)。相當(dāng)。 依據(jù)依據(jù)程序運(yùn)行的局部性程序運(yùn)行的局部性，把主存中部分信，把主存中部分信息息映射到映射到cachecache中，中，CPUCPU與之打交道，如此彌與之打交道，如此彌補(bǔ)了主存在速度上的不足。補(bǔ)了

16、主存在速度上的不足。（2 2）CacheCache與與CPUCPU、主存的關(guān)系（工作原理）、主存的關(guān)系（工作原理）（3 3）CacheCache的物理構(gòu)成的物理構(gòu)成一般為一般為SRAMSRAM即靜態(tài)即靜態(tài)RAMRAM（StaticStatic）；而主存一）；而主存一般為般為DRAMDRAM即動(dòng)態(tài)即動(dòng)態(tài)RAMRAM（DynamicDynamic）；）；SRAMSRAM較快，約為較快，約為DRAMDRAM的的3535倍，但功耗大，倍，但功耗大，集成度低，價(jià)格高。集成度低，價(jià)格高。（4 4）目前）目前PCPC系統(tǒng)中一般設(shè)有一級(jí)緩存和二級(jí)系統(tǒng)中一般設(shè)有一級(jí)緩存和二級(jí)緩存緩存 L1 CacheL1 Ca

17、che做在做在CPUCPU內(nèi)部，叫內(nèi)部?jī)?nèi)部，叫內(nèi)部CacheCache，速，速度最快，容量較小，常在幾十度最快，容量較小，常在幾十KBKB。 L2 CacheL2 Cache又叫外部或片外又叫外部或片外CacheCache。3 3、主、主- -輔層次輔層次（1 1）構(gòu)成）構(gòu)成 主存和輔存。主存和輔存。（2 2）作用）作用 解決主存容量不足的問題。解決主存容量不足的問題。（3 3）虛擬存儲(chǔ)器（）虛擬存儲(chǔ)器（Virtual MemoryVirtual Memory）：虛存。）：虛存。 是建立在主是建立在主- -輔物理結(jié)構(gòu)基礎(chǔ)之上，由附加輔物理結(jié)構(gòu)基礎(chǔ)之上，由附加的硬件裝置及操作系統(tǒng)的存儲(chǔ)管理軟件組

18、成的硬件裝置及操作系統(tǒng)的存儲(chǔ)管理軟件組成的一種存儲(chǔ)體系。它將主存和輔存地址空間的一種存儲(chǔ)體系。它將主存和輔存地址空間統(tǒng)一編址，用戶在這個(gè)空間里編程，如同擁統(tǒng)一編址，用戶在這個(gè)空間里編程，如同擁有一個(gè)容量很大的內(nèi)存。有一個(gè)容量很大的內(nèi)存。三、小結(jié)三、小結(jié) 多層次存儲(chǔ)系統(tǒng)設(shè)計(jì)得當(dāng)?shù)脑?，?huì)使用戶多層次存儲(chǔ)系統(tǒng)設(shè)計(jì)得當(dāng)?shù)脑?，?huì)使用戶感到擁有了感到擁有了CacheCache的速度、輔存的容量；的速度、輔存的容量； 而且，無論而且，無論CacheCache還是虛存對(duì)應(yīng)用程序員還是虛存對(duì)應(yīng)用程序員都是透明的；都是透明的； CacheCache更是對(duì)各級(jí)程序員透明。更是對(duì)各級(jí)程序員透明。3.2 3.2 隨機(jī)讀

19、寫存儲(chǔ)器隨機(jī)讀寫存儲(chǔ)器RAMRAM3.2.1 SRAM3.2.1 SRAM存儲(chǔ)器存儲(chǔ)器 一、一、SRAMSRAM的基本存儲(chǔ)單元的基本存儲(chǔ)單元v又叫記憶元件、又叫記憶元件、存儲(chǔ)元存儲(chǔ)元，指存放，指存放一個(gè)二進(jìn)制位（一個(gè)二進(jìn)制位（0/10/1）的電路。對(duì)）的電路。對(duì)SRAMSRAM而言，電路為觸發(fā)器結(jié)構(gòu)而言，電路為觸發(fā)器結(jié)構(gòu)v1. 1.六管六管SRAMSRAM的電路構(gòu)成（教材的電路構(gòu)成（教材P.73P.73圖圖2.22.2）v2.2.該電路工作原理該電路工作原理設(shè)設(shè)T1T1截止截止T2T2導(dǎo)通即導(dǎo)通即A A點(diǎn)高電平點(diǎn)高電平B B點(diǎn)低點(diǎn)低電平表示電平表示“1”1”，T2T2截止截止T1T1導(dǎo)通即導(dǎo)通

20、即A A點(diǎn)低電平點(diǎn)低電平B B點(diǎn)高電平表示點(diǎn)高電平表示“0”0”。2.2.該電路工作原理該電路工作原理（1 1）寫入：首先譯碼選中。）寫入：首先譯碼選中。v寫寫“1”1”：在：在I/OI/O線加高電位，線加高電位，I/OI/O線加低電位。線加低電位。v寫完成后譯碼線上高電位信號(hào)寫完成后譯碼線上高電位信號(hào)撤銷，電路進(jìn)入保持狀態(tài)。撤銷，電路進(jìn)入保持狀態(tài)。（2 2）讀出：首先譯碼選中。）讀出：首先譯碼選中。v原來存放的原來存放的“0”0”或或“1”1”以不以不同電位值傳到同電位值傳到I/OI/O線上。讀完線上。讀完成后和寫一樣進(jìn)入保持狀態(tài)。成后和寫一樣進(jìn)入保持狀態(tài)。二、二、SRAMSRAM存儲(chǔ)器基本

21、組成存儲(chǔ)器基本組成地址線地址線 數(shù)數(shù) 據(jù)線據(jù)線v 控制信號(hào)控制信號(hào) 存儲(chǔ)體存儲(chǔ)體陣列陣列I/OI/O電路及電路及控制電路控制電路地址地址譯碼譯碼驅(qū)動(dòng)驅(qū)動(dòng)1 1、存儲(chǔ)體陣列：見下圖，注意其中幾個(gè)常用概、存儲(chǔ)體陣列：見下圖，注意其中幾個(gè)常用概念念（1 1）記憶元件（存儲(chǔ)元）（）記憶元件（存儲(chǔ)元）（2 2）存儲(chǔ)單）存儲(chǔ)單元（元（3 3）字線（）字線（4 4）位線（）位線（5 5）存儲(chǔ)芯片規(guī)格）存儲(chǔ)芯片規(guī)格。v字線字線0 0v v字線字線1 1 v . . v . . . . . . . .v字線字線mm1 1v v v 位線位線0 0 位線位線1 1 位線位線2 2 位線位線 n n1 1 0 01

22、 12 2n-1n-10 01 12 2n-1n-10 01 12 2n-1n-1【練習(xí)練習(xí)】名詞解釋：名詞解釋：存儲(chǔ)元、存儲(chǔ)單元、單元存儲(chǔ)元、存儲(chǔ)單元、單元地址地址、存儲(chǔ)體、存儲(chǔ)容量、存儲(chǔ)器。、存儲(chǔ)體、存儲(chǔ)容量、存儲(chǔ)器。v解答：解答：v存儲(chǔ)元（存儲(chǔ)元件、記憶元件）存儲(chǔ)元（存儲(chǔ)元件、記憶元件）v 存儲(chǔ)器的最小組成單位，用來存放一位二存儲(chǔ)器的最小組成單位，用來存放一位二進(jìn)制代碼進(jìn)制代碼“0”0”或或“1”1”。任何一個(gè)具有兩個(gè)。任何一個(gè)具有兩個(gè)穩(wěn)定狀態(tài)的物理器件都可用作存儲(chǔ)元。穩(wěn)定狀態(tài)的物理器件都可用作存儲(chǔ)元。v存儲(chǔ)單元存儲(chǔ)單元v 將存儲(chǔ)器中的所有存儲(chǔ)元按相同位數(shù)分組，將存儲(chǔ)器中的所有存儲(chǔ)元按相

23、同位數(shù)分組，組內(nèi)所有存儲(chǔ)元同時(shí)進(jìn)行信息寫入或讀出，組內(nèi)所有存儲(chǔ)元同時(shí)進(jìn)行信息寫入或讀出，這樣的一組存儲(chǔ)元稱為一個(gè)存儲(chǔ)單元。它是這樣的一組存儲(chǔ)元稱為一個(gè)存儲(chǔ)單元。它是CPUCPU訪問存儲(chǔ)器的基本單位。訪問存儲(chǔ)器的基本單位。v解答解答（續(xù)）：（續(xù)）：v單元地址單元地址v 存儲(chǔ)器中的每一個(gè)存儲(chǔ)單元都有一個(gè)唯一存儲(chǔ)器中的每一個(gè)存儲(chǔ)單元都有一個(gè)唯一的編號(hào)，該編號(hào)稱為的編號(hào)，該編號(hào)稱為單元地址單元地址。v CPUCPU通過單元地址訪問相應(yīng)的存儲(chǔ)單元；通過單元地址訪問相應(yīng)的存儲(chǔ)單元；用二進(jìn)制表示的地址碼的長(zhǎng)度（位數(shù)），表用二進(jìn)制表示的地址碼的長(zhǎng)度（位數(shù)），表明了能訪問的存儲(chǔ)單元的數(shù)目，稱為明了能訪問的存儲(chǔ)單

24、元的數(shù)目，稱為地址空地址空間。間。存儲(chǔ)體存儲(chǔ)體存儲(chǔ)單元存儲(chǔ)單元 存儲(chǔ)元存儲(chǔ)元單元地址單元地址0000000000000101 . . . . . . . . . .XXXXXXXX 存儲(chǔ)容量存儲(chǔ)容量MARMARCPUCPU存儲(chǔ)器主要概念之間的關(guān)系圖存儲(chǔ)器主要概念之間的關(guān)系圖2 2、地址譯碼驅(qū)動(dòng)系統(tǒng)、地址譯碼驅(qū)動(dòng)系統(tǒng)（1 1）地址譯碼器的功）地址譯碼器的功能：把能：把CPUCPU給定的地給定的地址碼翻譯成能驅(qū)動(dòng)指址碼翻譯成能驅(qū)動(dòng)指定存儲(chǔ)單元的控制信定存儲(chǔ)單元的控制信息。息。 （n-2n-2n n）（2 2）簡(jiǎn)單譯碼器電路）簡(jiǎn)單譯碼器電路（3 3）“驅(qū)動(dòng)驅(qū)動(dòng)”的含義的含義（4 4）地址譯碼系統(tǒng)的）

25、地址譯碼系統(tǒng)的設(shè)計(jì)設(shè)計(jì)一維和二維一維和二維地址譯碼方案及選擇地址譯碼方案及選擇 例：例：1K X 41K X 4位位RAMRAM的地址譯碼方案。的地址譯碼方案。vA0 A0 字線字線ww0000v 字線字線WW0101v vA1 A1 字線字線WW1010v 字線字線WW11 11v v A0 A0 A1 A1 A0 A0 A1 A1&地址譯碼系統(tǒng)的設(shè)計(jì)例子：地址譯碼系統(tǒng)的設(shè)計(jì)例子：1K X 41K X 4位位 RAMRAM。v一維地址譯碼方案：存儲(chǔ)體陣列的每一個(gè)存一維地址譯碼方案：存儲(chǔ)體陣列的每一個(gè)存儲(chǔ)單元由一條字線驅(qū)動(dòng)。也叫單譯碼結(jié)構(gòu)。儲(chǔ)單元由一條字線驅(qū)動(dòng)。也叫單譯碼結(jié)構(gòu)。例中用此

26、方案共需字線條數(shù)為：例中用此方案共需字線條數(shù)為：v10241024條條v二維地址譯碼方案：從二維地址譯碼方案：從CPUCPU來的地址線分成來的地址線分成兩部分，分別進(jìn)入兩部分，分別進(jìn)入X X（橫向）地址譯碼器和（橫向）地址譯碼器和Y Y（縱向）地址譯碼器，由二者同時(shí)有效的字（縱向）地址譯碼器，由二者同時(shí)有效的字線交叉選中一個(gè)存儲(chǔ)單元。線交叉選中一個(gè)存儲(chǔ)單元。v例中將例中將1K X 4 RAM 1K X 4 RAM 的的1010條地址線中條地址線中6 6條條（A0A5A0A5）用在橫向，）用在橫向，4 4條（條（A6A9A6A9）用在）用在縱向，則共產(chǎn)生字線條數(shù)為：縱向，則共產(chǎn)生字線條數(shù)為：v6

27、4+16=8064+16=80條條v1K X 4 1K X 4 位位RAM RAM 二維地址譯碼的圖示：二維地址譯碼的圖示：X X地地址址譯譯碼碼器器0/10/1I/OI/OI/OI/OI/OI/OI/OI/OY Y地址譯碼器地址譯碼器A6 A7 A8 A9A6 A7 A8 A9A0A0A1A1A2A2A3A3A4A4A5A50 063630 150 151K X 4 1K X 4 位位RAM RAM 二維地址譯碼示意圖二維地址譯碼示意圖3 3、I/OI/O電路電路 處于存儲(chǔ)芯片的數(shù)據(jù)線和被選中的單元之處于存儲(chǔ)芯片的數(shù)據(jù)線和被選中的單元之間；間； 不同存儲(chǔ)芯片的不同存儲(chǔ)芯片的I/OI/O電路具

28、體形式可能不電路具體形式可能不同，但功能類似。同，但功能類似。4 4、控制電路、控制電路 用于控制芯片的操作，如讀寫控用于控制芯片的操作，如讀寫控制制、片選片選控控制、輸出控制等（一般表示為制、輸出控制等（一般表示為R/WR/W或或WEWE、CSCS或或CECE、OEOE）。）。以上四部分封裝在一起成為一片以上四部分封裝在一起成為一片SRAMSRAM。請(qǐng)看教材請(qǐng)看教材P.74P.74圖圖3.3 - SRAM3.3 - SRAM存儲(chǔ)器結(jié)構(gòu)圖：存儲(chǔ)器結(jié)構(gòu)圖：64X64=409664X64=4096存儲(chǔ)矩陣存儲(chǔ)矩陣1 12 21616I/OI/O電路電路Y Y譯碼器譯碼器1 1 64 64A6 A7

29、 A11A6 A7 A11輸出驅(qū)動(dòng)輸出驅(qū)動(dòng)控制電路控制電路輸出輸出輸入輸入讀寫讀寫 片選片選驅(qū)驅(qū)動(dòng)動(dòng)器器1 12 26464X譯譯碼碼器器1 12 26464地地址址反反相相器器A0A0A1A1A5A5圖圖3.3 SRAM3.3 SRAM存儲(chǔ)器結(jié)構(gòu)框圖存儲(chǔ)器結(jié)構(gòu)框圖三、三、SRAM SRAM 芯片實(shí)例芯片實(shí)例Intel 2114Intel 2114v請(qǐng)看教材請(qǐng)看教材P.76P.76圖圖3.53.5，完成下面作業(yè)：，完成下面作業(yè)：v【作業(yè)作業(yè)】 請(qǐng)從請(qǐng)從Intel 2114Intel 2114的邏輯結(jié)構(gòu)框圖說明：的邏輯結(jié)構(gòu)框圖說明：1 1、21142114芯片引腳數(shù)目芯片引腳數(shù)目2 2、地址線的

30、橫向、縱向安排、地址線的橫向、縱向安排3 3、寫入與讀出的控制、寫入與讀出的控制四、存儲(chǔ)器與四、存儲(chǔ)器與CPUCPU的連接的連接v（RAMRAM芯片的擴(kuò)展、芯片的擴(kuò)展、RAMRAM芯片的組織、由芯片的組織、由RAMRAM芯片構(gòu)成主存）芯片構(gòu)成主存）v用較小容量的現(xiàn)成用較小容量的現(xiàn)成RAMRAM芯片構(gòu)成機(jī)器所需的芯片構(gòu)成機(jī)器所需的大容量?jī)?nèi)存，同時(shí)完成大容量?jī)?nèi)存，同時(shí)完成RAMRAM芯片與芯片與CPUCPU的數(shù)的數(shù)據(jù)線、地址線、控制線的連接。據(jù)線、地址線、控制線的連接。v（一）擴(kuò)展方法的實(shí)例（一）擴(kuò)展方法的實(shí)例 現(xiàn)有現(xiàn)有21142114即即1K X 4SRAM1K X 4SRAM芯片，要構(gòu)成芯片，

31、要構(gòu)成8K X 8K X 1616位主存，應(yīng)該用多少片位主存，應(yīng)該用多少片21142114？畫出擴(kuò)展、？畫出擴(kuò)展、連接圖。連接圖。v解答：解答：v首先計(jì)算用多少片首先計(jì)算用多少片21142114：（：（8K X 168K X 16）/ /（1K X 1K X 4 4）=32=32片片v然后進(jìn)行然后進(jìn)行位擴(kuò)展位擴(kuò)展：把：把1K X 1K X 4 4擴(kuò)成擴(kuò)成1K X 1K X 1616，用，用16/4=416/4=4片片v最后進(jìn)行最后進(jìn)行字?jǐn)U展字?jǐn)U展：把：把1KX161KX16位擴(kuò)展到位擴(kuò)展到8KX168KX16位位, ,需要需要1KX161KX16位的單元共位的單元共8K/1K=88K/1K=8

32、個(gè)，即總共用個(gè)，即總共用21142114為為8X4=328X4=32片片v以下分別為位擴(kuò)展、字?jǐn)U展圖：以下分別為位擴(kuò)展、字?jǐn)U展圖：A0A0A9A9 R/W 2114(1#)CS R/W 2114(1#)CS D3 D2 D1 D0 D3 D2 D1 D0 A0A0A9A9R/W 2114(4#)CSR/W 2114(4#)CSD3 D2 D1 D0D3 D2 D1 D0A9A9A0A0D15D15D12D12D3D3D0D0R/WR/W1K X 41K X 4擴(kuò)展成擴(kuò)展成1K X 161K X 16：位擴(kuò)展、并聯(lián)：位擴(kuò)展、并聯(lián)字?jǐn)U展字?jǐn)U展：1K1K字字8K8K字，用上面位擴(kuò)展得到的字，用上面位

33、擴(kuò)展得到的1KX161KX16位單元共位單元共8K/1K=88K/1K=8個(gè)，即總共用個(gè)，即總共用21142114為為8X4=328X4=32片。見下圖：片。見下圖：A12 Y7A12 Y7A11A11A10 A10 Y0 Y0A9A9A0A0D D1515D D1212D D3 3D D0 0R/WR/W3/83/8譯譯碼碼器器A0A0A9A9R/W R/W 1# 1# CSCSD3D3.D0.D0A0A0A9A9R/W 4R/W 4# # CSCSD3D3D0D0A0A0A9A9R/WR/W29#29#CSCSD3D3D0D0A0A0A9A9R/WR/W32#32#CSCSD3D3D0D0

34、（1KX41KX4）1KX161KX168KX168KX16的擴(kuò)展圖：串聯(lián)的擴(kuò)展圖：串聯(lián)（二）補(bǔ)充資料：主存設(shè)計(jì)過程的三個(gè)階段（二）補(bǔ)充資料：主存設(shè)計(jì)過程的三個(gè)階段1 1、系統(tǒng)設(shè)計(jì)、系統(tǒng)設(shè)計(jì)v從計(jì)算機(jī)系統(tǒng)的角度，提出對(duì)存儲(chǔ)器主要技從計(jì)算機(jī)系統(tǒng)的角度，提出對(duì)存儲(chǔ)器主要技術(shù)指標(biāo)、功能及結(jié)構(gòu)形式等的要求，如容量、術(shù)指標(biāo)、功能及結(jié)構(gòu)形式等的要求，如容量、字長(zhǎng)、存儲(chǔ)周期、總線寬度、控制方式、檢字長(zhǎng)、存儲(chǔ)周期、總線寬度、控制方式、檢糾錯(cuò)能力、環(huán)境溫度、可靠性等要求。還要糾錯(cuò)能力、環(huán)境溫度、可靠性等要求。還要確定存儲(chǔ)器類型和外電路形式確定存儲(chǔ)器類型和外電路形式。2 2、邏輯設(shè)計(jì)、邏輯設(shè)計(jì)v按地址空間的分配選

35、擇合適的按地址空間的分配選擇合適的RAMRAM、ROMROM芯芯片與片與CPUCPU相連。其中還要考慮到邏輯電路的相連。其中還要考慮到邏輯電路的扇入扇入/ /扇出系數(shù)，信號(hào)的傳輸與衰減，等等。扇出系數(shù)，信號(hào)的傳輸與衰減，等等。3 3、工藝設(shè)計(jì)、工藝設(shè)計(jì)v落實(shí)于生產(chǎn)。落實(shí)于生產(chǎn)。v問：前例問：前例RAMRAM的擴(kuò)展屬于以上三個(gè)階段中的的擴(kuò)展屬于以上三個(gè)階段中的哪一個(gè)？哪一個(gè)？五、存儲(chǔ)器的讀寫周期五、存儲(chǔ)器的讀寫周期( (時(shí)序圖時(shí)序圖) )P.78P.78圖圖3.83.8v T TRCRCv T TA A地址地址 T TCOCOCSCS T TCXCX數(shù)據(jù)輸出數(shù)據(jù)輸出 T TOTDOTDT TOH

36、AOHA目的：了解控制信號(hào)與存儲(chǔ)器的讀目的：了解控制信號(hào)與存儲(chǔ)器的讀/寫周期應(yīng)該正確配合，寫周期應(yīng)該正確配合，即，認(rèn)識(shí)地址信號(hào)、控制信號(hào)與數(shù)據(jù)之間的時(shí)序關(guān)系。即，認(rèn)識(shí)地址信號(hào)、控制信號(hào)與數(shù)據(jù)之間的時(shí)序關(guān)系。地址地址地址地址數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)CSCS* *CSCS* *R/WR/W* *R/WR/W* *P.79P.79【例【例1 1 】圖】圖3.9 3.9 （a a）是）是SRAMSRAM的寫入時(shí)序圖。的寫入時(shí)序圖。其中其中R/WR/W* *是讀寫命令控制線，當(dāng)是讀寫命令控制線，當(dāng)R/WR/W* *線為低電平線為低電平時(shí)，存儲(chǔ)器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存儲(chǔ)器。時(shí)，存儲(chǔ)器按給定地址把數(shù)據(jù)線上

37、的數(shù)據(jù)寫入存儲(chǔ)器。請(qǐng)指出圖請(qǐng)指出圖3.93.9（a a）寫入時(shí)序中的錯(cuò)誤，并畫出正確的）寫入時(shí)序中的錯(cuò)誤，并畫出正確的寫入時(shí)序圖。寫入時(shí)序圖。圖圖3.93.9（a a）（b b）有關(guān)的書后習(xí)題：有關(guān)的書后習(xí)題：P.125P.125習(xí)題習(xí)題v1 1、設(shè)有一個(gè)具有、設(shè)有一個(gè)具有2020位地址和位地址和3232位字長(zhǎng)的存位字長(zhǎng)的存儲(chǔ)器，問：儲(chǔ)器，問：v（1 1）該存儲(chǔ)器能存儲(chǔ)多少個(gè)字節(jié)的信息？）該存儲(chǔ)器能存儲(chǔ)多少個(gè)字節(jié)的信息？v（2 2）如果存儲(chǔ)器由）如果存儲(chǔ)器由512K X 8512K X 8位的位的RAMRAM芯片芯片組成，需要多少片？組成，需要多少片？v（3 3）需要多少位地址作芯片選擇？）需

38、要多少位地址作芯片選擇？v解：解：v（1 1）2 22020 X 32 X 32位即位即1M X 321M X 32位位=4M=4M字節(jié)字節(jié)v（2 2）N=N=（1M X 321M X 32）/ /（512K X 8512K X 8）=8=8（片）（片）v（3 3）用）用A A1919即只需即只需1 1位（最高位）作為芯片選位（最高位）作為芯片選擇。擇。v5 5、要求用、要求用256K X 16256K X 16位位SRAMSRAM芯片設(shè)計(jì)芯片設(shè)計(jì)1024K 1024K X 32X 32位的存儲(chǔ)器。位的存儲(chǔ)器。SRAMSRAM芯片有兩個(gè)控制端：芯片有兩個(gè)控制端：當(dāng)當(dāng)CSCS* *有效時(shí)，該片選

39、中。當(dāng)有效時(shí)，該片選中。當(dāng)WW* */R=1/R=1時(shí)執(zhí)行時(shí)執(zhí)行讀操作，當(dāng)讀操作，當(dāng)WW* */R=0/R=0時(shí)執(zhí)行寫操作。時(shí)執(zhí)行寫操作。（* *代表代表該信號(hào)為低電平有效）該信號(hào)為低電平有效）v解答：解答：v首先計(jì)算出需要首先計(jì)算出需要1024K X 32/1024K X 32/（256K X 16256K X 16）=8=8片已知的片已知的SRAMSRAM芯片進(jìn)行設(shè)計(jì)；芯片進(jìn)行設(shè)計(jì)；v然后進(jìn)行并聯(lián)設(shè)計(jì)然后進(jìn)行并聯(lián)設(shè)計(jì)位擴(kuò)展：位擴(kuò)展：v2 2片片256K X 16 256K X 16 256K X 32256K X 32；v最后進(jìn)行串聯(lián)設(shè)計(jì)最后進(jìn)行串聯(lián)設(shè)計(jì)字?jǐn)U展：字?jǐn)U展：v4 4組組256K

40、 X 32256K X 321024K X 321024K X 32。v擴(kuò)展設(shè)計(jì)的總圖如下：擴(kuò)展設(shè)計(jì)的總圖如下： A17A17A0A0256KX16256KX161#1#WW* */R /R CSCS* *D15D15D0D0A17A17A0A0256KX16256KX168#8#WW* */R /R CSCS* *D15D15D0D0A17A17A0A0256KX16256KX167#7#WW* */R /R CSCS* *D15D15D0D0A17A17A0A0256KX16256KX162#2#WW* */R /R CSCS* *D15D15D0D0D31D31D0D0WEWE* *Y3

41、Y3* *Y2Y2* *Y1Y1* *Y0Y0* *A19A19A18A18A17A17A0A02/42/4譯譯碼碼器器3.2.2 DRAM3.2.2 DRAM存儲(chǔ)器存儲(chǔ)器一、靜態(tài)一、靜態(tài)RAMRAM與動(dòng)態(tài)與動(dòng)態(tài)RAMRAMv靜態(tài)靜態(tài)RAMRAM：v（如前所述的六管（如前所述的六管SRAMSRAM）記憶元件電路能在）記憶元件電路能在很低的頻率乃至直流的情況下工作，在沒有很低的頻率乃至直流的情況下工作，在沒有外界信號(hào)作用時(shí)，觸發(fā)器的狀態(tài)可以長(zhǎng)久保外界信號(hào)作用時(shí)，觸發(fā)器的狀態(tài)可以長(zhǎng)久保持不變，即信息不會(huì)丟失。持不變，即信息不會(huì)丟失。v動(dòng)態(tài)動(dòng)態(tài)RAMRAM：v利用利用MOSMOS管柵極電容上充積的電

42、荷管柵極電容上充積的電荷來存儲(chǔ)信來存儲(chǔ)信息的記憶元件電路中，由于有漏電阻的存在，息的記憶元件電路中，由于有漏電阻的存在，電容上的電荷不可能長(zhǎng)久保存，需要周期地電容上的電荷不可能長(zhǎng)久保存，需要周期地對(duì)電容充電，以補(bǔ)充泄漏的電荷。這類電路對(duì)電容充電，以補(bǔ)充泄漏的電荷。這類電路是在動(dòng)態(tài)的情況下工作，故名是在動(dòng)態(tài)的情況下工作，故名Dynamic RAMDynamic RAM（DRAMDRAM）。）。二、為什么提出動(dòng)態(tài)存儲(chǔ)單元二、為什么提出動(dòng)態(tài)存儲(chǔ)單元 靜態(tài)靜態(tài)RAMRAM主要優(yōu)點(diǎn)：主要優(yōu)點(diǎn)： SRAMSRAM單元電路能長(zhǎng)久保持信息，速度快單元電路能長(zhǎng)久保持信息，速度快工作穩(wěn)定可靠。工作穩(wěn)定可靠。 主要

43、缺點(diǎn)：主要缺點(diǎn)： 功耗大，集成度低，價(jià)格高。功耗大，集成度低，價(jià)格高。DRAMDRAM單元電路恰好克服了這種缺點(diǎn)。單元電路恰好克服了這種缺點(diǎn)。DRAMDRAM的出現(xiàn)是半導(dǎo)體存儲(chǔ)技術(shù)的一大進(jìn)步。的出現(xiàn)是半導(dǎo)體存儲(chǔ)技術(shù)的一大進(jìn)步。動(dòng)態(tài)動(dòng)態(tài)RAMRAM的高位密度。的高位密度。v對(duì)靜態(tài)對(duì)靜態(tài)RAMRAM來說，一個(gè)基本存儲(chǔ)電路要來說，一個(gè)基本存儲(chǔ)電路要由由6 6個(gè)管子組成，而動(dòng)態(tài)個(gè)管子組成，而動(dòng)態(tài)RAMRAM結(jié)構(gòu)要簡(jiǎn)結(jié)構(gòu)要簡(jiǎn)單得多，可以用單得多，可以用4 4個(gè)或者個(gè)或者3 3個(gè)管子組成一個(gè)管子組成一個(gè)基本存儲(chǔ)電路，甚至用個(gè)基本存儲(chǔ)電路，甚至用1 1個(gè)管子也可以。個(gè)管子也可以。這樣，在一個(gè)半導(dǎo)體芯片上，如

44、要制造這樣，在一個(gè)半導(dǎo)體芯片上，如要制造動(dòng)態(tài)動(dòng)態(tài)RAMRAM，就可容納更多的基本存儲(chǔ)電，就可容納更多的基本存儲(chǔ)電路，即位密度得到顯著提高。于是，如路，即位密度得到顯著提高。于是，如果用動(dòng)態(tài)果用動(dòng)態(tài)RAMRAM來組成指定容量的存儲(chǔ)模來組成指定容量的存儲(chǔ)模塊，所用的器件要比用其他類型的器件塊，所用的器件要比用其他類型的器件大大減少。大大減少。動(dòng)態(tài)動(dòng)態(tài)RAMRAM的低功耗特性。的低功耗特性。v同樣為一個(gè)基本存儲(chǔ)電路，動(dòng)態(tài)同樣為一個(gè)基本存儲(chǔ)電路，動(dòng)態(tài)RAMRAM的功耗的功耗要比靜態(tài)要比靜態(tài)RAMRAM的低得多。具體地說，動(dòng)態(tài)的低得多。具體地說，動(dòng)態(tài)RAMRAM每個(gè)基本存儲(chǔ)電路的功耗為每個(gè)基本存儲(chǔ)電路的

45、功耗為0.05mw0.05mw。而靜態(tài)而靜態(tài)RAMRAM為為0.2mw0.2mw。動(dòng)態(tài)。動(dòng)態(tài)RAMRAM的低功耗特的低功耗特性減少了系統(tǒng)的功率要求，也降低了系統(tǒng)的性減少了系統(tǒng)的功率要求，也降低了系統(tǒng)的價(jià)格。價(jià)格。動(dòng)態(tài)動(dòng)態(tài)RAMRAM的價(jià)格低廉。的價(jià)格低廉。v如果按如果按“位位”來計(jì)算，動(dòng)態(tài)來計(jì)算，動(dòng)態(tài)RAMRAM比靜態(tài)比靜態(tài)RAMRAM更便宜得多。不過，動(dòng)態(tài)更便宜得多。不過，動(dòng)態(tài)RAMRAM需要較多的支需要較多的支持電路，所以，如果要建立的存儲(chǔ)系統(tǒng)容量持電路，所以，如果要建立的存儲(chǔ)系統(tǒng)容量比較小，那么，幾乎談不上什么優(yōu)點(diǎn)。但是，比較小，那么，幾乎談不上什么優(yōu)點(diǎn)。但是，在存儲(chǔ)容量比較大時(shí)，動(dòng)態(tài)在

46、存儲(chǔ)容量比較大時(shí)，動(dòng)態(tài)RAMRAM價(jià)格低廉的價(jià)格低廉的優(yōu)點(diǎn)會(huì)很顯著。優(yōu)點(diǎn)會(huì)很顯著。三、三、DRAMDRAM與與SRAMSRAM構(gòu)成上的異同點(diǎn)構(gòu)成上的異同點(diǎn)芯片結(jié)構(gòu)類似點(diǎn)：都由存儲(chǔ)體和外圍電路構(gòu)成。芯片結(jié)構(gòu)類似點(diǎn)：都由存儲(chǔ)體和外圍電路構(gòu)成。單元電路及外圍電路的主要不同。單元電路及外圍電路的主要不同。1 1、電路組成：、電路組成：一只一只MOSMOS晶體管晶體管T T和一和一個(gè)電容個(gè)電容C C （作在（作在T T的的源極的一側(cè)）源極的一側(cè)） 。2 2、工作原理、工作原理C C上有電荷表示存儲(chǔ)上有電荷表示存儲(chǔ)“1”1”，反之為，反之為“0”0”（1 1）保持狀態(tài)）保持狀態(tài)保持狀態(tài)字線為低電保持狀態(tài)字

47、線為低電位，位，T T關(guān)閉，切斷了關(guān)閉，切斷了C C的通路，使所充電的通路，使所充電荷不能放掉。荷不能放掉。但電容總有一定的漏但電容總有一定的漏電阻，見右圖。電阻，見右圖。v字線字線WWv v T TvC Cv C CD Dv v D D （位線）（位線） 三、三、DRAMDRAM記憶元件電路之一：?jiǎn)喂苡洃浽娐分唬簡(jiǎn)喂蹹RAMDRAM刷新的原因。刷新的原因。（2 2）寫入：字線的正）寫入：字線的正驅(qū)動(dòng)脈沖打開驅(qū)動(dòng)脈沖打開T T。v寫寫“1”1”：在：在D D線加線加高電位；高電位；v寫寫“0”0”：在：在D D線加線加低電位。低電位。（3 3）讀出：字線的正）讀出：字線的正驅(qū)動(dòng)脈沖打開驅(qū)

48、動(dòng)脈沖打開T T。v原存原存“1”1”：電荷經(jīng)：電荷經(jīng)T T使使D D線電位升高；線電位升高；v原存原存“0”0”：D D線電線電位將降低。位將降低。v單管單管DRAMDRAM為為“破壞破壞性讀出性讀出“電路。電路。v讀后立即寫。讀后立即寫。v字線字線WWv T Tv C R C Rv C CD Dv D D （位線）（位線）五、五、DRAMDRAM的刷新（刷新、再生的刷新（刷新、再生RefreshRefresh）1 1、刷新的定義、刷新的定義 在利用電容上的電荷來存儲(chǔ)信息的動(dòng)態(tài)半在利用電容上的電荷來存儲(chǔ)信息的動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器中，由于漏電使電容上的電荷衰導(dǎo)體存儲(chǔ)器中，由于漏電使電容上的電荷衰減

49、，需要定期地重新進(jìn)行存儲(chǔ)，這個(gè)過程稱減，需要定期地重新進(jìn)行存儲(chǔ)，這個(gè)過程稱為刷新。為刷新。2 2、刷新周期、刷新周期 對(duì)整個(gè)對(duì)整個(gè)DRAMDRAM必須在一定的時(shí)間間隔內(nèi)完必須在一定的時(shí)間間隔內(nèi)完成一次全部單元內(nèi)容的刷新，否則會(huì)出現(xiàn)信成一次全部單元內(nèi)容的刷新，否則會(huì)出現(xiàn)信息錯(cuò)誤。從整個(gè)息錯(cuò)誤。從整個(gè)DRAMDRAM上一次刷新結(jié)束到下上一次刷新結(jié)束到下一次刷新完為止的時(shí)間間隔叫刷新周期。一次刷新完為止的時(shí)間間隔叫刷新周期。刷新周期一般為刷新周期一般為msms級(jí)，由電容中信息可保持的級(jí)，由電容中信息可保持的時(shí)間決定。（時(shí)間決定。（2ms2ms，8ms8ms，4ms4ms）五、五、DRAMDRAM的刷

50、新（刷新、再生的刷新（刷新、再生RefreshRefresh）3 3、刷新過程、刷新過程 以行為單位以行為單位，讀出一行中全部單元的數(shù)據(jù)，讀出一行中全部單元的數(shù)據(jù)，經(jīng)信號(hào)放大后同時(shí)全部寫回；經(jīng)信號(hào)放大后同時(shí)全部寫回； 行行的含義；的含義； 讀出時(shí)一定斷開存儲(chǔ)器的輸出。讀出時(shí)一定斷開存儲(chǔ)器的輸出。4 4、刷新方式（刷新的控制方式）、刷新方式（刷新的控制方式）集中刷新、分散刷新和異步刷新集中刷新、分散刷新和異步刷新v通過通過P.84P.84圖圖3.143.14（三種刷新方式的時(shí)間分配）（三種刷新方式的時(shí)間分配）了解三種刷新方式；了解三種刷新方式；v（例中（例中T TMM=0.5=0.5s s，刷新

51、周期為，刷新周期為2ms2ms，需刷新，需刷新的存儲(chǔ)矩陣為的存儲(chǔ)矩陣為128X128128X128）。）。v三種刷新方式的小結(jié)：三種刷新方式的小結(jié)：v（ 1 1）第二種方式即分散方式的主要缺點(diǎn)；）第二種方式即分散方式的主要缺點(diǎn)；v（2 2）第一種與第三種方式即集中方式與異步）第一種與第三種方式即集中方式與異步方式的比較；方式的比較；v（3 3）刷新優(yōu)先于訪存，但不能打斷訪存周期。）刷新優(yōu)先于訪存，但不能打斷訪存周期。刷新其間不允許訪存。刷新其間不允許訪存。v六、六、DRAMDRAM芯片（特殊性）芯片（特殊性）v1 1、DRAMDRAM芯片與芯片與SRAMSRAM芯片相同之處芯片相同之處v2 2

52、、DRAMDRAM芯片與芯片與SRAMSRAM芯片不同之處芯片不同之處v（1 1）增加了刷新控制電路：）增加了刷新控制電路：v因此作因此作DRAMDRAM擴(kuò)展類題目時(shí)，一般不需表示擴(kuò)展類題目時(shí)，一般不需表示出存儲(chǔ)器芯片與出存儲(chǔ)器芯片與CPUCPU的連接；的連接；v（2 2）地址引腳復(fù)用）地址引腳復(fù)用減少引線：減少引線：v由由RASRAS* *和和CASCAS* *分時(shí)選擇地址并鎖存到芯片中；分時(shí)選擇地址并鎖存到芯片中；v（3 3）一般沒有）一般沒有CSCS* *信號(hào)；信號(hào)；v（4 4）在）在X1X1（例：（例：16KX116KX1、256KX1256KX1等）的等）的DRAMDRAM芯片中，數(shù)

53、據(jù)線芯片中，數(shù)據(jù)線D D常分為兩個(gè)引腳：常分為兩個(gè)引腳：vDinDin和和DoutDout。3 3、DRAMDRAM芯片實(shí)例：芯片實(shí)例：21162116（16KX116KX1）vIntel 2116Intel 2116的邏輯符號(hào)見下圖。的邏輯符號(hào)見下圖。RASRAS* * CAS CAS* *A A6 6A A0 0WEWE* *16KX1bit16KX1bitDin DoutDin Doutv4 4、DRAMDRAM控制器控制器v（1 1）是）是CPUCPU與與DRAMDRAM芯片之間的接口；芯片之間的接口；v（2 2）提供）提供DRAMDRAM刷新的硬件支持。刷新的硬件支持。v一般一般DR

54、AMDRAM控制器的邏輯框圖如下（教材控制器的邏輯框圖如下（教材P.85P.85圖圖3.163.16）：）：CPUCPUDRAMDRAM刷新地址刷新地址計(jì)數(shù)器計(jì)數(shù)器地址多路地址多路開關(guān)開關(guān)刷新刷新定時(shí)器定時(shí)器仲裁仲裁電路電路定時(shí)定時(shí)發(fā)生器發(fā)生器地址總線地址總線讀讀/ /寫寫地址地址RASRAS* *CASCAS* *WRWR* *v七、有關(guān)七、有關(guān)DRAMDRAM芯片的書后習(xí)題芯片的書后習(xí)題-P.125-P.125v2 2、已知某、已知某6464位機(jī)主存采用半導(dǎo)體存儲(chǔ)器，位機(jī)主存采用半導(dǎo)體存儲(chǔ)器，其地址碼為其地址碼為2626位，若使用位，若使用256K X 16256K X 16位的位的DRA

55、MDRAM芯片組成該機(jī)所允許的最大主存空間，芯片組成該機(jī)所允許的最大主存空間，并選用并選用模塊板模塊板結(jié)構(gòu)形式結(jié)構(gòu)形式，問：，問：v（1 1）若每個(gè)模塊板為）若每個(gè)模塊板為1024K X 641024K X 64位，共需幾位，共需幾個(gè)模塊板？個(gè)模塊板？v（2 2）每個(gè)模塊板內(nèi)共有多少）每個(gè)模塊板內(nèi)共有多少DRAMDRAM芯片？芯片？v（3 3）主存共需多少）主存共需多少DRAMDRAM芯片？芯片？CPUCPU如何選如何選擇各模塊板？擇各模塊板？v解答解答：（：（1 1）2 22626 X 64/ X 64/（1024K X 641024K X 64）=64=64個(gè)個(gè)模塊板模塊板v（2 2）10

56、24K X 64/1024K X 64/（256K X 16256K X 16）=16=16片片DRAMDRAM芯片芯片v（3 3）主存共需）主存共需64 X 16=102464 X 16=1024片片DRAMDRAM芯片；芯片；vCPUCPU用用2626位地址的高位地址的高6 6位經(jīng)位經(jīng)6/646/64譯碼選擇各譯碼選擇各模塊板。模塊板。v3 3、用、用16K X 816K X 8位的位的DRAMDRAM芯片構(gòu)成芯片構(gòu)成64K X 3264K X 32位存儲(chǔ)器，要求：位存儲(chǔ)器，要求：v（1 1）畫出該存儲(chǔ)器的組成邏輯框圖。）畫出該存儲(chǔ)器的組成邏輯框圖。v解答解答：v首先計(jì)算出需用首先計(jì)算出需

57、用DRAMDRAM芯片的數(shù)量為：芯片的數(shù)量為：v64K X 32/64K X 32/（16K X 816K X 8）=16=16片；片；v然后按然后按SRAMSRAM擴(kuò)展的方法進(jìn)行并聯(lián)、串聯(lián)；擴(kuò)展的方法進(jìn)行并聯(lián)、串聯(lián)；v同時(shí)要考慮同時(shí)要考慮DRAMDRAM芯片的特殊性；芯片的特殊性；v作出如下的存儲(chǔ)器組成邏輯框圖：作出如下的存儲(chǔ)器組成邏輯框圖：A6A6A0A016K X 8 16K X 8 1#1# WRWRRASRAS* *CASCAS* *D7D7D0D0A6A6A0A016K X 8 16K X 8 4#4# WRWRRASRAS* *CASCAS* *D7D7D0D0A6A6A0A01

58、6K X 8 16K X 8 13#13# WRWRRASRAS* *CASCAS* *D7D7D0D0A6A6A0A016K X 8 16K X 8 16#16# WRWRRASRAS* *CASCAS* *D7D7D0D0A6A0A6A0（A13A7A13A7）D31D31D0D0A15A15A14A14與與Y3Y3* *Y2Y2* *Y1Y1* *Y0Y0* *與與t1 t1t2t2t2=t1+tt2=t1+tRASRAS3 3* *CASCAS3 3* *RASRAS0 0* *RASRAS3 3* *用用1616片片16K X 8DRAM16K X 8DRAM構(gòu)成構(gòu)成64K X 32

59、64K X 32主存的邏輯圖主存的邏輯圖v（2 2）設(shè)存儲(chǔ)器讀）設(shè)存儲(chǔ)器讀/ /寫周期為寫周期為0.50.5 s s，CPUCPU在在1 1 s s內(nèi)至少要訪問一次。試問采用哪種刷新方內(nèi)至少要訪問一次。試問采用哪種刷新方式比較合理？?jī)纱嗡⑿碌淖畲髸r(shí)間間隔是多式比較合理？?jī)纱嗡⑿碌淖畲髸r(shí)間間隔是多少？對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷少？對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間是多少？新時(shí)間是多少？v解答：解答：v采用異步刷新較為合理。采用異步刷新較為合理。v關(guān)于兩次刷新的最大時(shí)間間隔。關(guān)于兩次刷新的最大時(shí)間間隔。v實(shí)際刷新時(shí)間實(shí)際刷新時(shí)間v設(shè)每片設(shè)每片DRAMDRAM為為128128行，則有行

60、，則有v（128 128 行行/ /組）組）X 4X 4組組 X 0.5 X 0.5 s/ s/行行=256 =256 s s（注意：（注意：芯片中行、列的數(shù)目要作為已知條芯片中行、列的數(shù)目要作為已知條件；件； 刷新周期與刷新信號(hào)周期。）刷新周期與刷新信號(hào)周期。）v（3 3）采用異步刷新方式，如單元刷新）采用異步刷新方式，如單元刷新間隔不超過間隔不超過8ms8ms，則刷新信號(hào)周期是多，則刷新信號(hào)周期是多少？少？v8000 (8000 ( s s)/128()/128(行行/ /組組) )4 4組組=15.5(=15.5( s s) )3.3 3.3 只讀存儲(chǔ)器和閃速存儲(chǔ)器只讀存儲(chǔ)器和閃速存儲(chǔ)器 3.3