第二章 可編程邏輯器件

1、第二章第二章 可編程邏輯器件可編程邏輯器件第二章第二章 可編程邏輯器件可編程邏輯器件 2.1 可編程邏輯器件概述2.2 復(fù)雜可編程邏輯器件CPLD2.3 現(xiàn)場(chǎng)可編程邏輯器件FPGA2.4 可編程邏輯器件的設(shè)計(jì)流程第二章第二章 可編程邏輯器件可編程邏輯器件2.1 可編程邏輯器件概述 可編程邏輯器件（Programmable Logic Device, 簡(jiǎn)稱PLD）是20世紀(jì)70年代發(fā)展起來(lái)的一種新的集成器件。它可由用戶根據(jù)自己要求來(lái)構(gòu)造邏輯功能的數(shù)字集成電路，用戶利用計(jì)算機(jī)輔助設(shè)計(jì)，即用原理圖或硬件描述語(yǔ)言（HDL）等方法來(lái)表示設(shè)計(jì)思想，經(jīng)過(guò)編譯和仿真，生成相應(yīng)的目標(biāo)文件，再由編程器或下載電纜將

2、設(shè)計(jì)文件配置到目標(biāo)器件中，可編程器件（PLD）變成能滿足用戶要求的專用集成電路，同時(shí)還可以利用PLD的可重復(fù)編程能力，隨時(shí)修改器件的邏輯，通過(guò)軟件來(lái)實(shí)現(xiàn)電路的邏輯功能，而無(wú)須改變硬件電路。第二章第二章 可編程邏輯器件可編程邏輯器件211 可編程邏輯器件的發(fā)展歷程可編程邏輯器件的發(fā)展歷程可編程邏輯器件的發(fā)展過(guò)程大致如下：(1) 70年代，熔絲編程的PROM和PLA器件是最早的可編程邏輯器件。(2) 70年代末，對(duì)PLA進(jìn)行了改進(jìn)，AMD公司推出PAL器件。(3) 80年代初，Lattice公司發(fā)明電可擦寫的、比PAL使用更靈活的GAL器件。(4) 80年代中期，Xilinx公司提出現(xiàn)場(chǎng)可編程概念

3、，同時(shí)生產(chǎn)出了世界上第一片F(xiàn)PGA。(5) 80年代末，Lattice公司又推出在系統(tǒng)可編程技術(shù)，并且推出了一系列具備在系統(tǒng)可編程能力的CPLD器件。(6) 進(jìn)入90年代后，可編程邏輯集成電路技術(shù)進(jìn)入飛速發(fā)展時(shí)期。器件的可用邏輯門數(shù)超過(guò)了百萬(wàn)門，并出現(xiàn)了內(nèi)嵌復(fù)雜功能模塊（如加法器、乘法器、RAM、CPU核、DSP核、PLL等）的SoPC（System on Programmable Chip）。 第二章第二章 可編程邏輯器件可編程邏輯器件2.1.2. PLD的分類的分類 可編程邏輯器件的分類沒(méi)有一個(gè)統(tǒng)一的標(biāo)準(zhǔn)。目前生產(chǎn)PLD的廠家主要有Altera、Lattice、Xilinx、Actel等公

4、司。按其結(jié)構(gòu)的復(fù)雜程度及性能的不同，可編程邏輯器件一般可分為四種：SPLD、CPLD、FPGA及ISP器件。第二章第二章 可編程邏輯器件可編程邏輯器件2.2 復(fù)雜可編程邏輯器件（復(fù)雜可編程邏輯器件（CPLD） 復(fù)雜可編程器件CPLD基本結(jié)構(gòu)與PAL/GAL相仿，是基于與或陣列的乘積項(xiàng)結(jié)構(gòu)，但集成度要高得多。CPLD大都是由E2PROM和Flash工藝制造的，可反復(fù)編程，一上電就可以工作，無(wú)須其他芯片配合。 Altera 公司是全球最大的CPLD和FPGA供應(yīng)商之一，它的PLD器件和開發(fā)軟件在國(guó)內(nèi)應(yīng)用的非常廣泛，本節(jié)將以Altera 公司應(yīng)用較為廣泛的MAX7000系列器件為例來(lái)介紹復(fù)雜可編程器

5、件CPLD。第二章第二章 可編程邏輯器件可編程邏輯器件2.2.1 Altera 公司公司MAX7000系列系列 MAX7000系列是高密度、高性能的CMOS CPLD; MAX7000系列是在Altera公司的第二代MAX結(jié)構(gòu)基礎(chǔ)上 構(gòu)成，采用了CMOS E2PROM 技術(shù)制造的; MAX7000系列CPLD包括了從含有32個(gè)宏單元的7032到含有512個(gè)宏單元的7512一系列芯片; MAX7000系列可細(xì)分為MAX7000，MAX7000E; MAX7000S，MAX7000A四個(gè)品種。 MAX7000系列可以用于混合電壓的系統(tǒng)中，其開發(fā)系統(tǒng)主要是Altera公司的MAX+PLUSII及Qu

6、artusII軟件。第二章第二章 可編程邏輯器件可編程邏輯器件MAX7000系列器件的結(jié)構(gòu) 第二章第二章 可編程邏輯器件可編程邏輯器件 2.2.2 MAX7000系列器件編程系列器件編程 MAX7000系列器件是基于電可擦除存儲(chǔ)單元EEPROM或Flash技術(shù)進(jìn)行編程的。CPLD被編程后改變了電可擦除存儲(chǔ)單元中的信息，掉電后可保持編程信息不丟失，但編寫次數(shù)有限，編程的速度不快。 CPLD的編程可以使用專用的編程設(shè)備，也可使用下載電纜，進(jìn)行在系統(tǒng)編程（ISP）。在系統(tǒng)編程ISP（In System Programming）就是當(dāng)系統(tǒng)上電并正常工作時(shí)，通過(guò)下載電纜. 。第二章第二章 可編程邏輯器件

7、可編程邏輯器件2.3 現(xiàn)場(chǎng)可編程門陣列（現(xiàn)場(chǎng)可編程門陣列（FPGA） 現(xiàn)場(chǎng)可編程門陣列FPGA是20世紀(jì)80年代出現(xiàn)的一種新型可編程邏輯器件。它由若干獨(dú)立的可編程邏輯模塊組成，用戶可以通過(guò)編程將這些模塊連接成所需要的數(shù)字系統(tǒng)。因?yàn)檫@些模塊的排列形式和門陣列（Gate Array）中單元的排列形式相似，所以沿用了門陣列的名稱。FPGA屬高密度的PLD，其集成度非常高，多用于大規(guī)模邏輯電路的設(shè)計(jì)。 第二章第二章 可編程邏輯器件可編程邏輯器件2.3.1 Altera 公司公司FLEX10K系列系列 FLEX10K是Altera公司1995年推出的一個(gè)新的產(chǎn)品系列，并首次集成了嵌入式存儲(chǔ)塊，可為用戶提

8、供多達(dá)24KB的片內(nèi)RAM，以滿足存儲(chǔ)器密集型應(yīng)用的需要。FLEX10K系列FPGA包括了從10K10到10K250一系列芯片，它們分別提供了1萬(wàn)到25萬(wàn)個(gè)門，每個(gè)FLEX10K器件包括一個(gè)嵌入式陣列和一個(gè)邏輯陣列。嵌入式陣列用來(lái)實(shí)現(xiàn)各種不同的存儲(chǔ)功能或復(fù)雜的邏輯功能，如RAM、FIFO等。邏輯陣列完成如計(jì)數(shù)器、加法器、多路選擇器等通用邏輯。嵌入式陣列和邏輯陣列的結(jié)合提供了嵌入式門陣列的高性能和高密度，可以使設(shè)計(jì)者在某個(gè)器件上實(shí)現(xiàn)一個(gè)完整的系統(tǒng) 第二章第二章 可編程邏輯器件可編程邏輯器件FLEX10K系列器件的結(jié)構(gòu)第二章第二章 可編程邏輯器件可編程邏輯器件2.3.2 現(xiàn)場(chǎng)可編程門陣列FPGA的

9、配置 FPGA的配置是指：經(jīng)過(guò)用戶設(shè)計(jì)輸入并經(jīng)過(guò)開發(fā)系統(tǒng)編譯后產(chǎn)生的配置數(shù)據(jù)文件，將其裝入FPGA芯片內(nèi)部的可配置存儲(chǔ)器的過(guò)程，即FPGA器件編程數(shù)據(jù)的下載。只有經(jīng)過(guò)邏輯配置后，F(xiàn)PGA才能實(shí)現(xiàn)用戶需要的邏輯功能。 Altera公司的FPGA器件有兩類配置下載方式： 主動(dòng)配置方式 被動(dòng)配置方式。 Altera公司提供了一系列FPGA專用配置器件，即EPC型號(hào)的存儲(chǔ)器， 第二章第二章 可編程邏輯器件可編程邏輯器件2.3.3 Altera公司其他公司其他FPGA產(chǎn)品簡(jiǎn)介產(chǎn)品簡(jiǎn)介（1）FLEX6000 采用5V/3.3V SRAM工藝，屬較低價(jià)格的FPGA產(chǎn)品.（2）ACEX1K是2000年推出的2

10、.5V低價(jià)格SRAM工藝的FPGA，結(jié)構(gòu)與FLEX10K類似帶嵌入式存儲(chǔ)塊EAB，部分型號(hào)帶鎖相環(huán)PLL，主要有1K10、1K30、1K50、1K100等幾種類型。（3）APEX20K是99年推出的采用2.5/1.8V SRAM工藝的FPGA， 帶EAB、PLL、內(nèi)容尋址寄存器CAM、低電壓差動(dòng)信號(hào)LVDS，其規(guī)模從3萬(wàn)門到150萬(wàn)門不等。（4）APEXII 是APEX的高密度SRAM工藝的FPGA，規(guī)模超過(guò)APEX，支持LVDS、PLL、CAM，用于高密度設(shè)計(jì)。（5） Stratix 是Altera公司最新一代SRAM工藝大規(guī)模FPGA，內(nèi)嵌DSP模塊，每個(gè)DSP模塊可實(shí)現(xiàn)4個(gè)99乘法/累加器，內(nèi)部RAM