數(shù)字電子技術基礎復習講義

1、第一章數(shù)制數(shù)制的定義：數(shù)制即二進制、四進制、八進制、十六進制等。數(shù)制之間的轉(zhuǎn)換：特別要掌握十進制整數(shù)轉(zhuǎn)換成二進制的方法（除法原則），十進制純小數(shù)轉(zhuǎn)換成二進制小數(shù)的方法（乘法原則），二進制與十六進制之間的轉(zhuǎn)換。碼制常見的 BCD 碼有 8421、2421、5211 碼及余 3 碼、余 3 循環(huán)碼。算術運算原碼的定義、補碼的定義。需要知道：在數(shù)字電路中，兩數(shù)相減的運算是用它們的補碼相加來完成的。見例1.1.1邏輯運算與邏輯代數(shù)基本邏輯運算、復合邏輯運算（與非、或非、與或非、異或、同或） 異或是：相同為零，不同為 1。同或和異或的表示符號 同或和異或的與或非表示邏輯代數(shù)的基本公式和常用公式重點記憶

2、3 個公式。邏輯代數(shù)的基本定理代入定理、反演定理、對偶定理反演定理的作用是求 y對偶定理的作用是：為了證明兩個邏輯式相等，可以通過證明他們的對偶式相等來完成。邏輯函數(shù)的表示方法及轉(zhuǎn)換邏輯函數(shù)的表示方法有邏輯真值表、邏輯函數(shù)式、邏輯圖、卡諾圖。如何將邏輯真值表轉(zhuǎn)換成邏輯函數(shù)式。最小項與最大項的概念及性質(zhì)邏輯函數(shù)最小項之和的標準形式如何將邏輯函數(shù)化成最小項之和的標準形式邏輯函數(shù)最大項之積的標準形式如何將邏輯函數(shù)化成最大項之積的標準形式（注意：邏輯函數(shù)的標準形式通常不是最簡形式）邏輯函數(shù)的化簡方法什么是邏輯函數(shù)的最簡形式（定義） 與或形式化成與非形式與或形式化成與或非形式（采用卡諾圖合并 0 的方式

3、）邏輯函數(shù)的化簡方法主要有兩種：邏輯函數(shù)的公式化簡 邏輯函數(shù)的卡諾圖化簡邏輯函數(shù)的卡諾圖化簡步驟什么時候才用合并 0 的方式？ 卡諾圖中 0 的數(shù)目遠小于 1 的數(shù)目時 結果要求化成與或非形式時 結果要求補的形式時。約束項與任意項、無關項什么叫做約束項？恒等于 0 的最小項叫做約束項什么叫做任意項？什么叫做無關項？約束項與任意項通稱為無關項。第二章門電路：TTL 門電路和 CMOS 門電路半導體二極管的 PN 結方程及伏安特性曲線晶體管分兩類：一類是雙極性三極管，BJT；BJT 是電流控制器件； 一類是場效應管，F(xiàn)ET；FET 是電壓控制器件。注意：BJT 和 FET 都屬于晶體管。為什么三極

4、管又叫做雙極型三極管？答：因為載流子有電子和空穴兩種載流子。什么是三極管的輸入特性、輸出特性？三極管的輸出特性曲線分成三個區(qū)域，分別是：放大區(qū)、截止區(qū)、飽和區(qū)。如何讓三極管工作在截止區(qū)？讓 BJT 的發(fā)射結電壓為 0 或者反偏，基極電流iB=0，則三極管工作在截止區(qū)(即三極管處于關斷狀態(tài))。CE三極管工作在放大區(qū)時，集電極電流只與基極電流有關，而幾乎與 V無關。什么是非線性電路的圖解法？CE所謂深度飽和，就是指三極管工作在飽和區(qū)，V很小。c和cc從非線性電路的圖解法可以看出，當 RV確定以后，只要不斷增加基極電流，就能使三極管由放大區(qū)進入到飽和區(qū)，此時， I c 較大，但 VCE 幾乎為零。什

5、么是輸出電平偏移？答：門電路輸出端的高低電平與輸入端的高低電平不相等，則串聯(lián)時會發(fā)生電平偏移問題。什么是 TTL 門電路？答：TTL 門電路即三極管-三極管邏輯電路，因為這種類型的集成電路的輸入端和輸出端均為三極管結構，即：輸入端連接在三極管的一個極上，輸出端也連接在三極管的一個極上。什么叫做推拉式輸出電路（圖騰柱輸出電路）？ 輸入端噪聲容限：輸入電平的允許波動范圍。什么是門電路的輸入特性和輸出特性？有何用途？答：輸入特性是指門電路輸入端的伏安特性（靜特性），即輸入端電壓與電流的關系；輸出特性是指門電路輸出端的伏安特性（靜特性），即輸出端電壓與電流的關系。輸入特性與輸出特性主要用來處理門電路與

6、門電路之間的連接問題。 扇出系數(shù)：門電路能夠驅(qū)動同類型門電路的數(shù)目。門電路輸出的高低電平都要隨負載電流的改變而發(fā)生變化，這種變化越小，說明門電路帶負載的能力越強。推拉式輸出電路具有輸出電阻低的優(yōu)點，缺點是不能將 2 個門電路并聯(lián)起來使用。而與推拉式輸出電路相對應的集電極開路的門電路（簡稱 OC 門）。集電極開路的門電路的具體電路如何？TTL 門電路主要有 74 系列、74S 系列、74LS 系列；54 系列、54S 系列、54LS 系列等。CMOS 門電路主要有 4000 系列、54HC/74HC 系列等。什么是肖特基勢壘二極管？什么是抗飽和三極管？電路符號如何？ 什么是拽屁股型連接方式？什么

7、是 CMOS 電路？它與 MOS FET 有什么關系？答：CMOS 電路全稱為：互補對稱式金屬氧化物半導體電路，它是由兩個FET 組成的（一個是增強型 N 溝道 FET，另一個是增強型 P 溝道 FET），在工作時，總有一個截止而另一個導通（處于可變電阻區(qū)）。CMOS 電路最大的優(yōu)點是功耗極小，但 CMOS 電路的輸出電阻比 TTL 電路的輸出電阻大的多。CMOS 反相器的電壓傳輸特性。CMOS 反相器的輸出特性：輸出電壓與電流之間的關系稱為輸出特性，即輸出端的伏安特性（靜特性）。輸出特性分低電平輸出特性和高電平輸出特性。低電平輸出特性：流入 CMOS 反相器的電流變大時，輸出的低電平升高。高

8、電平輸出特性：流出 CMOS 反相器的電流變大時，輸出的高電平下降。動態(tài)功耗的定義：當 CMOS 反相器從一種穩(wěn)定工作狀態(tài)突然轉(zhuǎn)變到另一穩(wěn)定狀態(tài)的過程中，將產(chǎn)生附加的功耗稱為動態(tài)功耗。動態(tài)功耗的組成：一部分是因為反相器的 FET1 和 FET2 在短時間內(nèi)同時導通所TC產(chǎn)生的瞬時導通功耗 P，另一部分是對負載電容充、放電所消耗的功率 P。CMOS 反相器的動態(tài)功耗要比靜態(tài)功耗大得多，這時的靜態(tài)功耗可以忽略不計。通常，在 CC4000 系列和 74HC 系列 CMOS 電路中均采用帶緩沖級的結構， 就是在門電路的每個輸入端、輸出端各增設一級反相器，加進的這些具有標準參數(shù)的反相器稱為緩沖器。漏極開

9、路的門電路（OD 門），在 CMOS 電路中，這種漏極開路的輸出電路結構經(jīng)常用在輸出緩沖/驅(qū)動器當中，或者用于輸出電平的變換。第三章數(shù)字電路分兩類：組合邏輯電路和時序邏輯電路，簡稱組合電路和時序電路。組合邏輯電路的設計方法：寫出邏輯真值表 求出邏輯函數(shù)式 根據(jù)器件進行化簡 畫出邏輯圖注意：一：第步中，所使用的器件主要有：門電路、中規(guī)模集成的組合邏輯電路（如： 編碼器，譯碼器等）、可編程邏輯器件。二：第步中，進行化簡或者變換通常采用計算機自動完成。第三章主要講述了 5 種組合邏輯電路：編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)比較器、加法器。了解 8 線3 線優(yōu)先編碼器 74LS148 優(yōu)先編碼器的引腳8

10、 線3 線優(yōu)先編碼器 74LS148 輸入低電平為有效信號，輸出低電平為有效信號。s有一個選通輸入端 S ，為低電平時選通編碼器；有一個選通輸出端 Y，為低電EX平時表示編碼器工作，但無信號輸入；一個擴展端 Y工作，且有信號輸入。，為低電平時表示編碼器如何將 74LS148 擴展成 164 線優(yōu)先編碼器？（兩個控制端相連接，再使用少量門電路）3 線8 線譯碼器 74LS138 又稱為最小項譯碼器。74LS138 以低電平作為有效輸出信號。174LS138 有 3 個控制端 S、S 、S23，又叫做片選輸入端。174LS138 譯碼器 又是一個完整的數(shù)據(jù)分配器，此時，控制端 S作為數(shù)據(jù)輸入端，A

11、AA012作為地址輸入端 。如何將 2 片 3 線8 線譯碼器擴展成 4 線16 線譯碼器？（這個問題很典型，其實質(zhì)就是微型計算機原理中的地址線片選后再譯碼的問題，可以不采用門電路，也可以采用一個 1 線2 線譯碼器）如何用譯碼器設計組合邏輯電路？（即組合邏輯電路的設計方法中第三步，采用 的器件為組合邏輯電路）了解 BCD 七段顯示譯碼器 7448了解雙 4 選 1 數(shù)據(jù)選擇器 74LS153如何將雙 4 選 1 數(shù)據(jù)選擇器擴展成 8 選 1 數(shù)據(jù)選擇器？加法器主要有 1 位半加器、1 位全加器、串行進位加法器（T692）和超前進位加法器。了解數(shù)值比較器如何用 2 片 4 位數(shù)值比較器擴展成一

12、個 8 位數(shù)值比較器？消除競爭冒險的方法：接入濾波電容、引入選通脈沖、修改邏輯設計第四章能夠存儲 1 位二值信號的基本單元電路統(tǒng)稱為觸發(fā)器。根據(jù)電路結構形式的不同，觸發(fā)器可以分為：基本 RS 觸發(fā)器、同步 RS 觸發(fā)器、主從觸發(fā)器、維持阻塞觸發(fā)器、CMOS 邊沿觸發(fā)器等。時鐘信號或者時鐘脈沖簡稱時鐘，用 CP 表示(clock plus)了解基本 RS 觸發(fā)器、同步 RS 觸發(fā)器（S 端置位，R 端復位） 同步 RS 觸發(fā)器如何構成 4 位 D 型鎖存器 7475？主從 RS 觸發(fā)器是由 2 個同步 RS 觸發(fā)器構成的，其中一個叫做主觸發(fā)器，另一個叫做從觸發(fā)器。其特點是：CP 為高電平時，主觸

13、發(fā)器工作，此時，主觸發(fā)器的輸出隨輸入的不同而不斷翻轉(zhuǎn)，當 CP 由高電平變?yōu)榈碗娖胶?，主觸發(fā)器的輸出不再改變（主觸發(fā)器起鎖存器的作用），而從觸發(fā)器根據(jù)主觸發(fā)器的輸出進行一次翻轉(zhuǎn)。因此，在一個時鐘周期內(nèi)，主從觸發(fā)器的輸出態(tài)只能改變一次。主從觸發(fā)器輸出狀態(tài)的改變發(fā)生在 CP 信號的下降沿。主從 JK 觸發(fā)器是由主從 RS 觸發(fā)器修改而成，其特點是當 J=K=1 時，從觸發(fā)器翻轉(zhuǎn)成與上一狀態(tài)相反的狀態(tài)。邊沿觸發(fā)器：觸發(fā)器的次態(tài)僅僅取決于 CP 信號下降沿（或上升沿）到達時刻輸入信號的狀態(tài)，而在此之前和之后，輸入狀態(tài)的變化對觸發(fā)器的次態(tài)沒有影響。邊沿觸發(fā)器在圖形符號中以 CP 輸入端處的“”表示。根據(jù)

14、邏輯功能的不同，將時鐘控制的觸發(fā)器分為 RS 觸發(fā)器、JK 觸發(fā)器、T 觸發(fā)器、D 觸發(fā)器。D 觸發(fā)器可以是同步 RS 觸發(fā)器改裝而成（D 型鎖存器），也可以是邊沿觸發(fā)器。注意：不要與 D 型鎖存器混淆，D 型鎖存器是同步 RS 觸發(fā)器改裝而成。描述觸發(fā)器的邏輯功能時有：特性表、特性方程、狀態(tài)轉(zhuǎn)換圖三種方法。JK 觸發(fā)器的特性方程為 ，T 觸發(fā)器的特性方程為 ，D 觸發(fā)器的特性方程為： 。目前生產(chǎn)的時鐘控制觸發(fā)器只有 JK 觸發(fā)器和 D 觸發(fā)器兩類。第五章 時序邏輯電路時序邏輯電路任一時刻的輸出信號不僅取決于當前的輸入信號，而且還取決于電路原來的狀態(tài)，或者說，還與以前的輸入有關。時序邏輯電路的

15、特點：時序電路通常包含組合電路和存儲電路兩部分，而存儲電路是必不可少的。存儲電路的輸出狀態(tài)必須反饋到組合電路的輸入端，與輸入信號一起，共同決定組合電路的輸出。時序電路又分同步時序電路和異步時序電路，在同步時序電路中，所有觸發(fā)器狀 態(tài)的變化都是在同一時鐘信號下同時發(fā)生的，而在異步時序電路中，觸發(fā)器狀態(tài)的變化不是同時發(fā)生的。常見的時序電路主要有：寄存器、移位寄存器、計數(shù)器、時序電路用三個方程來描述，分別是：驅(qū)動方程、狀態(tài)方程、輸出方程（注意： 輸入邏輯變量也可能沒有，此時，組合電路的輸入都是存儲電路的輸出。另外要注意：觸發(fā)器與少數(shù)幾個或者一個門電路（甚至沒有門電路）組成的電路也是時序邏輯電路）。同

16、步時序電路的分析方法：首先看有沒有輸入變量，其次依次求出驅(qū)動方程、狀態(tài)方程、輸出方程求法如下： 一：先求驅(qū)動方程 找出所有觸發(fā)器的輸入端 寫出每個輸入端與輸出端通過組合邏輯電路的關系式（有時包含輸入變量），即得到驅(qū)動方程。二：求狀態(tài)方程將驅(qū)動方程帶入觸發(fā)器的特性方程即得到狀態(tài)方程（有 Q 個觸發(fā)器的輸出端就有 Q 個狀態(tài)方程）。三：求輸出方程根據(jù)邏輯圖寫出輸出方程 y。描述時序電路全部狀態(tài)轉(zhuǎn)換過程的方法有：狀態(tài)轉(zhuǎn)換圖、狀態(tài)轉(zhuǎn)換表、時序圖。 列寫狀態(tài)轉(zhuǎn)換表的步驟：設定（觸發(fā)器）電路的初始狀態(tài)（即觸發(fā)器的輸出端的狀態(tài)），代入狀態(tài)方程得到次態(tài)，代入輸出方程得到初態(tài)輸入時的輸出。將次態(tài)作為新的初態(tài)，再

17、分別代入狀態(tài)方程和輸出方程，求出此時的輸出和下一次態(tài)， 如此下去，直到出現(xiàn)循環(huán)為止，最后檢查是否包含觸發(fā)器所有的狀態(tài)。寄存器與鎖存器本質(zhì)上是一樣的。移位寄存器的作用之一是實現(xiàn)數(shù)據(jù)的串聯(lián)并聯(lián)，或者并聯(lián)串聯(lián)的轉(zhuǎn)換，通常由邊沿觸發(fā)器構成。計數(shù)器的作用：對時鐘脈沖計數(shù)、定時、分頻。計數(shù)器的分類：按計數(shù)器中的觸發(fā)器是否同時翻轉(zhuǎn)分類，分為：同步計數(shù)器和異步計數(shù)器；按計數(shù)器中的數(shù)字增減分類，分為：加法計數(shù)器、減法計數(shù)器、可逆計數(shù)器。1 十六制計數(shù)器：若計數(shù)輸入脈沖的頻率為 0f ，則計數(shù)器的各個輸出端 Q0 、Q1 、Q2 和 Q3 端輸出脈沖的頻率將依次為：02f1、04f1、08f1、0161 f 。因

18、此這種計數(shù)器又稱為分頻器。4 位同步二進制加法計數(shù)器 74161/74LS161 具有預置數(shù)（同步式的預置數(shù)）、保持和異步置零等附加功能。R同步置零方式與異步置零方式：在同步置零的計數(shù)器電路中，置零控制端出D現(xiàn)低電平后要等 CP 信號上升沿或者下降沿到達時才能將觸發(fā)器置零。異步置零R的計數(shù)器電路中，只要置零控制端D出現(xiàn)低電平，觸發(fā)器立即被置零，不受 CP的控制。4 位二進制同步減法計數(shù)器：CMOS 集成電路 CC14526。4 位二進制同步可逆計數(shù)器 74LS191 具有加減法切換控制端 / DU ，預置數(shù)控制端 LD ,當 LD =0 時電路處于預置數(shù)狀態(tài)， DD 30 的數(shù)據(jù)立刻被置入各個觸發(fā)器中，而不受時