計(jì)算機(jī)結(jié)構(gòu)與邏輯設(shè)計(jì)：接口

1、計(jì)算機(jī)結(jié)構(gòu)與邏輯設(shè)計(jì) 強(qiáng)化班08級(jí)（第十一次課） 測(cè)驗(yàn)評(píng)述A1 DiA0 DoR/W CS上圖為41集成存儲(chǔ)單元,試將其擴(kuò)展為82的存儲(chǔ)器。因?yàn)槭荄i和Do，所以是 41而不是42方法：先進(jìn)行位擴(kuò)展，構(gòu)成 42再進(jìn)行字?jǐn)U展，構(gòu)成82（或相反）位擴(kuò)展地址、控制端并聯(lián)， 輸出端分別輸出字?jǐn)U展地址、R/W端并聯(lián)， 輸出端分別并聯(lián) 用高位地址控制片選端A1 DiA0 DoR/W CSA1 DiA0 DoR/W CSA1 A0R/WCSDi1 Do1 Di0Do0A1 DiA0 DoR/W CSA1 DiA0 DoR/W CSA1 A0R/WCSDi1 Do1 Di0 Do0A1 DiA0 DoR/W

2、CSA1 DiA0 DoR/W CSA2 1A1 A0R/W應(yīng)當(dāng)是用或門聯(lián)接，此處是三態(tài)門輸出，故直接相連。先字?jǐn)U展（4181），再位擴(kuò)展A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1A0R/WDi Do 1A2兩片電路，如片選（地址）相同，輸出分開位擴(kuò)展片選（地址）不同，輸出并聯(lián)(三態(tài)) 字?jǐn)U展A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1A0R/WDi1Do1 1A2A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSD1 D0 1Di0Do0可以套用書上的畫法A1 D1A0 D0R/W CSA0 A1A1 D1A0 D0R/W CS

3、A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSR/WA2Di0Di1Do0Do1最多的錯(cuò)誤A1 D1A0 D0R/W CSA0 A1A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1 D1A0 D0R/W CSR/WA2Di0Di1Do0Do11。相同的地址輸出并聯(lián)(三態(tài)） 輸出邏輯不對(duì) 會(huì)燒壞器件2。不同的地址輸出不同 起不到擴(kuò)展的作用最多的錯(cuò)誤A1 D1A0 D0R/W CSA0 A1A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1 D1A0 D0R/W CSR/WA2Di0Di1Do0Do1更嚴(yán)重的錯(cuò)誤A1 D1A0 D0R/W C

4、SA0 A1A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1 D1A0 D0R/W CSR/WA2Di0Di1Do0Do1A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSD3D2D1D0 1A3A3=0時(shí)D1D0有輸出D3D2無輸出,而A3=1時(shí)D1D0有輸出D3D2無輸出，輸出并非4位，且不相同其他錯(cuò)誤 bin/bin 00 1B2&ME1-2線譯碼器101ME=0 二輸出皆為高,所有存儲(chǔ)器皆不激活(全禁止)ME=1兩個(gè)與非門相當(dāng)于兩個(gè)非門,兩個(gè)輸出由B2確定,交替選通 1其他錯(cuò)誤&MEME=1兩個(gè)與門相當(dāng)于直通。ME=0 二輸出皆為低,所有存儲(chǔ)器皆被激活

5、，會(huì)燒壞器件1其他錯(cuò)誤 bin/bin 00 1B2&ME1ME=1 與非門相當(dāng)于非門,兩個(gè)輸出由B2確定,交替選通ME=0 0端始終為高,1端始終為低,不能全禁止01其他錯(cuò)誤&MEME=1 二輸出依A2一高一低ME=0 一邊封鎖（上）一邊始終接通（下）01&A2其他錯(cuò)誤bin/four 00 11 2 3B2&MEB33.正確方法應(yīng)將該輸入置0,但浪費(fèi)了資源2.將譯碼器一個(gè)輸入端懸空,將導(dǎo)致干擾誤碼或錯(cuò)誤.1.地址擴(kuò)大一倍,只需加1位地址碼,多用了1位碼將使一半的地址無效(無對(duì)應(yīng)的存儲(chǔ)單元) 0A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA

6、1 D1A0 D0R/W CSD1D0BIN/FOUR1 00 1 2EN 3A3A2&ME42162只作了字?jǐn)U展,未做位擴(kuò)展A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1 D1A0 D0R/W CSD3D2D1D0BIN/FOUR1 00 1 2EN 3A3A2&ME42841位地址碼變成了2位地址碼A3A2=01時(shí)選中左邊,A3A2=10時(shí)選中右邊,然則A3A2=00或11時(shí)，二片皆不工作,電路無輸出.A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1 D1A0 D0R/W CSD3D2

7、D1D0BIN/FOUR1 00 1 2EN 3A3A2&ME4284與前面一樣的錯(cuò)誤每一組用2只存儲(chǔ)器只相當(dāng)于一只存儲(chǔ)器A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1 D1A0 D0R/W CSD3D2D1D0BIN/FOUR1 00 1 2EN 3A3A2&ME42A1 D1A0 D0R/W CS上圖為42集成存儲(chǔ)單元,試將其擴(kuò)展為84的存儲(chǔ)器。42指的是存儲(chǔ)器中存儲(chǔ)矩陣的容量，4是其地址數(shù)。若寫22，則是指地址碼位數(shù)為2。此處是D1和D0，不是Di和Do現(xiàn)在的存儲(chǔ)器的輸入端和輸出端是公共的，即所謂I/O端。 自學(xué)檢查一，復(fù)習(xí)題什么是存

8、儲(chǔ)器的主要矛盾？如何解決？存儲(chǔ)器層次化管理的基本思想是什么？MemorycacheSecondary memory 使用層次化體系，應(yīng)在存儲(chǔ)器系統(tǒng)中應(yīng)增加哪些器件？CDTAPE CPUSECONDERY MMEMRYCACHE材 速 容料 度 量說出各存儲(chǔ)器的材料，速度和容量。命中率HIT的定義是什么？如何計(jì)算存儲(chǔ)器的存取時(shí)間？存儲(chǔ)器管理體系的主要思想是什么?Cache與Memory交換數(shù)據(jù)的策略有幾種？請(qǐng)?jiān)O(shè)計(jì)其電路的結(jié)構(gòu)優(yōu)缺點(diǎn)如何？什么是虛存？它要解決什么矛盾？怎樣解決？在采用虛存的計(jì)算機(jī)中，需要增加那些硬件電路？什么是終端？它有哪些形式？什么是啞終端？有哪些啞終端？解讀圖6.2該電路可用什

9、么電路代替？解讀圖6.3為什么要安排延遲網(wǎng)絡(luò)？為什么用或門啟動(dòng)？延遲網(wǎng)絡(luò)后面的觸發(fā)器起什么作用?復(fù)位信號(hào)的作用是什么?應(yīng)在何時(shí)加上來？學(xué)習(xí)總結(jié)第五章RAM的基本存儲(chǔ)原理 基本結(jié)構(gòu)（結(jié)構(gòu)、譯碼方式） 基本單元（DRAM、SRAM，特點(diǎn)）存儲(chǔ)器的層次結(jié)構(gòu) 存儲(chǔ)器的主要矛盾 層次化結(jié)構(gòu)的基本思想，命中率的概念 各級(jí)存儲(chǔ)器之間數(shù)據(jù)交換策略的電路實(shí)現(xiàn) 虛擬存儲(chǔ)器的概念與電路實(shí)現(xiàn) 布 置 自學(xué)內(nèi)容自學(xué)內(nèi)容自學(xué)范圍 第六章 6.2 數(shù)模轉(zhuǎn)換的基本原理 數(shù)模轉(zhuǎn)換的常用方案 開關(guān)樹、權(quán)電流電流激勵(lì)與電壓激勵(lì)的比較數(shù)模轉(zhuǎn)換的主要技術(shù)指標(biāo) 定義、計(jì)算方法自學(xué)內(nèi)容(思考題)模數(shù)轉(zhuǎn)換的過程采樣定理采樣-保持電路的基本原

10、理模數(shù)轉(zhuǎn)換的主要技術(shù)指標(biāo)為什么數(shù)模轉(zhuǎn)換的分辨率為1/(2n-1)，而模數(shù)轉(zhuǎn)換的分辨率為1/2n？量化方式與量化誤差的關(guān)系命題講解從轉(zhuǎn)換原理、性能特點(diǎn)、使用場(chǎng)合來分析常用的4種A/D變換方案常見A/D轉(zhuǎn)換方案 原 理 性 能 應(yīng)用場(chǎng)合 并行比較逐次逼近雙 積 分跟 蹤 性能主要從速度、成本、分辨率等角度去討論參考練習(xí)題一.基本題6.1,6.15 6.166.17 6.21,6.23 6.30二.擴(kuò)展題6.2 6.14,6.22測(cè)驗(yàn)題P.423 5.44 實(shí)驗(yàn)的技巧信號(hào)源的頻率的問題頻率選擇的原則 與實(shí)驗(yàn)的目的相適應(yīng) 與實(shí)驗(yàn)的條件相適配 便于觀察 觀察險(xiǎn)象寬度 數(shù)十 nS掃描速度0.5S/秒T=2

11、 SF=500kHz MAXPLUS II 若信號(hào)選擇數(shù)十兆赫以上，周期只有幾十納秒，但電路的延遲就有幾個(gè)納秒，因而觀察很不舒服，nSTTL與CMOS 高電平 低電平 閾值電平 輸入懸空TTL 3.4 0.2 1.5 1 CMOS Vdd 0 2.5 禁止D D VccD DVccA1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1 A0R/WCSD3 D2 D1 D0字?jǐn)U展地址、R/W端并聯(lián)， 輸出端分別并聯(lián) 用高位地址控制片選端A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1 A0R/WCSD3 D2 D1 D0A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA2 1先字?jǐn)U展（4282），再位擴(kuò)展A1 D1A0 D0R/W CSA1 D1A0 D0R/W CSA1A0R/WD1 D0 1A2兩片電路，如片選（地址）相同，輸出分開位擴(kuò)展片選（地址）不同，輸出并聯(lián)字?jǐn)U展A1 D1A0 D0R/W CSA1 D1A0 D0R/W