《計算機系統(tǒng)與網絡技術》第一講-微型計算機硬件基礎課件

1、第1講 微型計算機硬件基礎計算機系統(tǒng)與網絡技術教材計算機系統(tǒng)與網絡技術（第二版），高等教育出版社計算機系統(tǒng)與網絡技術實驗指導及習題解析（第二版），高等教育出版社考試&成績期末考試方式：閉卷、機考比例：80%平時成績讀書報告&實驗報告課堂點名&小測驗比例：20%課程介紹計算機系統(tǒng)基礎網絡基礎TCP/IP工作原理局域網和廣域網組建技術網絡管理和安全網絡應用Web應用開發(fā)主要內容教學每周一次 （1-16周）實驗時間提前一周通知，提交實驗報告實驗內容Windows XP系統(tǒng)管理 計算機系統(tǒng)維護 交換機、路由器認識和配置 組建局域網 服務器管理與配置 網絡管理工具使用Web應用開發(fā) 課程安排基礎知識計算

2、機系統(tǒng)結構微型計算機硬件組成中央處理器存儲器輸入輸出接口、設備知識大綱二進制數(shù)與十進制數(shù)二進制數(shù)與十六進制數(shù)數(shù)的表示在計算機內部任何數(shù)據和程序都是以二進制的形式存儲和處理的二進制只有0和1兩種符號，逢二進一二進制的計數(shù)有兩種基本單位 bit 和 byte1 byte (B) = 8 bits (b) 1字節(jié) = 8個二進制位 例：01011100，00001111二進制數(shù)16進制 - 逢16進109，A(10)，B (11) ，C(12)，D(13)，E(14)，F(xiàn)(15)表示方法：在數(shù)字后面加上 H例: 2AF5H = 5 * 160 + F * 161 + A * 162 + 2 * 16

3、3 = 10997 十六進制數(shù)表示方法在實際表述中經常用十六進制的形式，其與二進制的對應關系為：二進制和十六進制轉換每4位二進制數(shù)對應一位十六進制數(shù)1 Kilobyte(K/KB)=210 bytes=1,024 bytes 1 Megabyte(M/MB)=220 bytes=1,048,576 bytes 1 Gigabyte(G/GB)=230 bytes=1,073,741,824 bytes 1Terabyte(T/TB)=240bytes=1,099,511,627,776 bytes計算機使用的容量單位字：由若干個字節(jié)構成，字的位數(shù)叫做字長，不同檔次的機器有不同的字長。例：8位機

4、，1個字 = 1個字節(jié)，字長：8位16位機，1個字 = 2個字節(jié)，字長：16位64位機，1個字 = 8個字節(jié)，字長：64位字是計算機一次數(shù)據處理和運算的單位，是計算機性能的一個重要指標。字（word）基礎知識計算機系統(tǒng)結構微型計算機硬件組成中央處理器存儲器輸入輸出接口、設備知識大綱馮諾依曼 (Von Neumann)“計算機” 定義設備: 接收輸入處理數(shù)據存儲數(shù)據產生輸出體系結構馮諾依曼結構1.五個部分組成 輸入 輸出 存儲器 計算邏輯單元 控制單元2. 三個關鍵概念:指令和數(shù)據存放在同一個可讀寫的存儲器之中存儲器單元可以被尋址，而不管里面存放什么類型的數(shù)據程序總是自上而下的串行執(zhí)行I/OCP

5、UMemory哈佛結構超級計算機（Supercomputer）速度最快、功能最強。數(shù)千上萬個處理器組成，每秒千億次以上浮點運算。超大型的科學計算，如數(shù)值氣象研究、生物信息、地震地質等，我國：“銀河”、“神威”、“曙光”“ 天河”。 大型機（Mainframe）專用處理器和操作系統(tǒng)，強大的數(shù)據處理能力，一般做大中型企事業(yè)單位中央主機。目前最常見的大型機主要是IBM的Z系列 小型機（Minicomputer）介于微型機和大型機之間的一種高性能計算機。微型計算機 （Microcomputer）體積小，軟件豐富，功能齊全，價格便宜，兼容性好。單片機微處理器、主存儲器和I/O接口等部件集成在一個芯片上，

6、體積小、功耗低、控制功能強、擴展靈活，工業(yè)控制、網絡通信設備、汽車和家電等各類嵌入式系統(tǒng)。計算機硬件系統(tǒng)分類按規(guī)模服務器具有較高計算能力，并為用戶提供服務。大型機、小型機和PC都可以作服務器。工作站為專業(yè)領域設計開發(fā)的高性能計算機，通常配置高分辨率顯示屏幕和大容量存儲器，具有強大的數(shù)據運算與圖形、圖像處理能力，以滿足工程設計、動畫制作、科學研究、金融管理等專業(yè)領域的應用需求。 終端最終用戶直接使用的各種計算機設備，也稱為客戶端。計算機硬件系統(tǒng)分類-按工作模式微型計算機硬件組成中央處理器（CPU: Central Processing Unit）內/外存儲器輸入輸出設備（I/O設備）輸入輸出接口

7、（I/O接口）總線基礎知識計算機系統(tǒng)結構微型計算機硬件組成中央處理器存儲器輸入輸出接口、設備知識大綱中央處理器內部結構計算機的核心部件，主要由運算器、控制器和寄存器組成。寄存器（Register）:CPU內部的高速存儲部件，容量很小，用來暫存指令、數(shù)據和地址。算術邏輯運算單元（ALU: Arithmetic Logic Unit）進行算術運算、邏輯運算的部件核心部件：全加器基本運算兩數(shù)相加、兩數(shù)相減、把一個數(shù)左移或右移一位，比較兩個數(shù)的大小，將兩數(shù)進行邏輯“與”、“或”、“異或”運算，邏輯“非”運算 運算器寄存器存儲要計算的數(shù)據4,5控制器向運算器發(fā)運算指令ALU執(zhí)行運算，算術運算結果9放置在

8、Accumulator（累加器）累加器的數(shù)據可以送入內存中或用來繼續(xù)運算運算器工作步驟舉例：計算 4+5控制計算機進行運算及指揮各個部件協(xié)調工作，包括：指令寄存器和指令譯碼器 時序部件和操作控制部件 控制器計算機指令是計算機硬件能夠識別并直接執(zhí)行的操作命令，又稱為機器指令明確規(guī)定做什么，怎么做 每種類型的處理器都有自己的指令系統(tǒng)處理器能夠直接執(zhí)行的指令的集合IntelPentium III以上，SSE(Streaming SIMD Extensions)指令集Intel酷睿i7，AVX（Advanced Vector Extensions） 指令指令的組成：操作碼：計算機要執(zhí)行哪種操作傳送、運

9、算、移位、跳轉等操作不可缺少的組成部分 操作數(shù)：指令執(zhí)行的參與者一個或兩個操作數(shù)可以有3個甚至4個操作數(shù)可以缺省 指令的標準格式指令格式操作碼操作數(shù)1操作數(shù)n例如：JMP M1ADD REG1 REG2指令的執(zhí)行過程控制器從內存取指令送至CPU對取入的指令進行分析譯碼 控制器按照指令要求發(fā)出控制信號 獲取指令所需的操作數(shù)執(zhí)行相關的操作 指令周期：完成一條指令的時間分為“取指周期”和“執(zhí)行周期”CPU自動地一條接一條地連續(xù)執(zhí)行指令 指令周期取指周期執(zhí)行周期多級存儲速度，容量，單位價格高速緩沖存儲器（cache）位于CPU和主存之間通常封裝于CPU內部緩存CPU需要使用的數(shù)據CPU 訪問時間，單位

10、為時鐘周期寄存器：1個時鐘周期高速緩存：幾個時鐘周期內存：幾十或幾百個高速緩存功能命中（hit）：CPU從Cache中獲得了所需的數(shù)據流水線技術（Pipelining）超標量技術（Superscalar）分支預測（Branch Prediction）和推測執(zhí)行（Speculation Execution）技術亂序執(zhí)行技術（Out-of-Order Execution） 超線程技術（Hyper-Threading）多核心處理器技術微處理器的實現(xiàn)技術基本思想：把一個重復的過程分解為若干個子過程，每個子過程與其它子過程并行進行。 與工廠中的生產流水線結構十分相似，因此稱為流水線結構與技術 計算機中的

11、流水線技術：在程序執(zhí)行時多條指令重疊進行操作的一種準并行處理實現(xiàn)技術。流水線技術流水線技術-續(xù)假設生產一件產品需要4道工序，同樣是生產N件產品，流水線生產方式與非流水線方式所用的時間比較如圖: (a) 非流水線生產方式 (b) 流水線生產方式 非流水線方式每4分鐘才有一件產品生產出來; 而流水線方式中，當流水線充滿后, 每隔一分鐘就有一件產品生產出來，生產效率提高了幾倍CPU的工作也可以大致分為指令的獲取、指令譯碼、取操作數(shù)和執(zhí)行四個步驟。流水線技術-續(xù)1111222233334444執(zhí)行取操作數(shù)指令譯碼取指令t1t2t3t4t5t6t7空間時間在一個時鐘周期內CPU可以執(zhí)行一條以上的指令。C

12、PU內部有多條的流水線，并行執(zhí)行算術邏輯單元地址生成器緩存接口內部寄存器執(zhí)行單元超標量技術2143指令分析部件1t1t2t3t4t5空間時間214321432143指令分析部件2指令分析部件1指令分析部件2指令分析部件1指令分析部件2指令分析部件1指令分析部件2CPU內部有多個邏輯處理器，并行執(zhí)行多線程軟件在系統(tǒng)平臺上平行處理多項任務處理器的資源利用率平均可提升40%超線程技術（HT）無超線程技術有超線程技術CPU內部有多個物理處理器，并行執(zhí)行多核心技術由不同容量、成本和訪問時間的存儲設備多級層次結構存儲器體系更大、更慢、更便宜的設備更小、更快、成本更高的設備本地磁盤、CD、DVD等設備遠程存

13、儲設備連接微處理器、存儲器和輸入輸出接口等裝置或功能部件傳送信息（信號）的公共通道，可傳送定長的字節(jié)塊（word）數(shù)據總線、地址總線、控制總線總線數(shù)據總線（Data Bus） 地址總線（Address Bus） 控制總線（Control Bus） 數(shù)據內容將CPU發(fā)出的控制信號傳送給其它被控部件，同時將其它部件的狀態(tài)信號返回CPU。數(shù)據總線與控制總線是雙向的，而地址總線是單向的。微處理器、存儲器和輸入輸出接口三者之間的數(shù)據傳輸。用于CPU向存儲器和I/O接口傳送地址信息。CPU的數(shù)據總線無法直接與各個外部設備相連接必須通過一個中間環(huán)節(jié)對數(shù)據信息進行相適應的變換輸入/輸出接口，即I/O接口輸入輸出接口外部設備種類輸入信號輸出信息機械式電子式電動式數(shù)字量模擬量開關