建模,設(shè)計和實現(xiàn)一個基于-低功耗FPGA異步喚醒接收機(jī)無線應(yīng)用程序

1、-. z建模，設(shè)計和實現(xiàn)一個基于低功耗FPGA異步喚醒接收機(jī)的無線應(yīng)用程序Pons Jean-Francois Brault Jean-Jules Savaria Yvon收稿日期：3月20日2021 /修訂：2021年6月27日/承受日期：2021年9月6日在線/發(fā)布時間：2021年9月28日 這篇文章發(fā)表在Springerlink.并免費(fèi)獲取摘要：功耗是無線傳感器網(wǎng)絡(luò)WSNs節(jié)點的一個大問題，并且它通常是以通信裝置的功率消耗為主。對于這樣的網(wǎng)絡(luò)，設(shè)備的大局部時間是由電池供電，而且需要具有非常低的功耗。此外，對于無線傳感器網(wǎng)絡(luò)，無線電在空閑或深度睡眠模式下的大局部時間，有限的數(shù)據(jù)量會定期發(fā)送

2、。因此，使用事件觸發(fā)無線電非常適合，并可能顯著降低無線傳感器網(wǎng)絡(luò)的整體功耗。因此，本文探討了當(dāng)另一節(jié)點發(fā)送數(shù)據(jù)可以喚醒主接收器的異步模塊的設(shè)計。此外，我們實施所提出的方案，用FPGA為低容量應(yīng)用降低制造本錢，并使其更容易設(shè)計， 再利用和提高。為減小靜態(tài)功耗，我們探索降低電源電壓的可能性。所觀察到的總功耗在250 kbps時低于5微瓦。此外，使用一個新的異步設(shè)計技術(shù)，我們觀察到，功耗可以進(jìn)一步降低。關(guān)鍵詞：喚醒接收器；異步；低功耗；無線傳感器網(wǎng)絡(luò)；FPGA1引言無線傳感器網(wǎng)絡(luò)WSNs在過去的二十年里，是微電子研究最多的領(lǐng)域之一。這是由于先進(jìn)的低功率射頻RF收發(fā)器架構(gòu)使無線設(shè)備由電池供電1，2可持

3、續(xù)數(shù)天，數(shù)周，甚至數(shù)年成為可能。例如，表1總結(jié)了基于流行的IEEE802.15.4標(biāo)準(zhǔn)的多個RF收發(fā)器的功率消耗，以及在市場上可以見到的RF收發(fā)器也參見圖1。可以從這樣的功耗數(shù)據(jù)可直接推斷，在幾天的活潑時間里不斷利用標(biāo)準(zhǔn)電池供電只有幾百毫安差距。同樣的觀察可能已做了其他行業(yè)標(biāo)準(zhǔn)。幸運(yùn)的是，大多數(shù)無線傳感器網(wǎng)絡(luò)的應(yīng)用程序在他們的活動時間時只需要使用RF收發(fā)器。利用閑置，睡眠或大多數(shù)微控制器的深度睡眠模式，可有效大量降低功耗。表1可用RF收發(fā)器的功耗圖1參考收發(fā)器：a SPZB32，b CC2531，c MRF24J40MA和d MRF24J40MB例如，最近的應(yīng)用程序，如昆蟲的啟發(fā)機(jī)器人或智能電

4、表受益于低占空比，因為它們處理的數(shù)據(jù)是相關(guān)的只有稀稀落落地隨著時間3的推移。例如，以智能電表為例，它可以采樣和發(fā)送數(shù)據(jù)每月甚至每年。然而，低功耗的協(xié)議，如IEEE 802.15.44，藍(lán)牙低耗能5，甚至自定義的需要有關(guān)訊息是否有在睡眠期間被發(fā)送的信息。這是典型的情況，以 RF開關(guān)燈為例，當(dāng)設(shè)備可以接收到另一個設(shè)備的命令。要做到這一點，最常用的方法是定期喚醒接收器和索要錯過的消息。盡管它易于部署，這種技術(shù)有一個重大的缺點就是超低功耗所關(guān)心的問題：電源效率。這是由于即使沒有消息被發(fā)送，主接收器也需要被喚醒的事實。再一個可以在兩個喚醒之間設(shè)置一個長周期或適應(yīng)良好的一個，就像在智能電表，為此，也可以事

5、先知道的情況下報告時間和周期。然而，整個系統(tǒng)會缺乏適應(yīng)性：這可能是一個更新需要在電表運(yùn)行時進(jìn)展的這種情況。為了解決這個問題，一些研究6-10已經(jīng)完成預(yù)測，并考慮到信息交換的需要和吞吐量，但畢竟是一些復(fù)雜的算法，不可防止地是以顯著的能源消耗為代價的。此外周期性喚醒技術(shù)需要使用永遠(yuǎn)在線的部位，如定時器，負(fù)責(zé)喚醒時間的驗證。為了防止耗電算法的需要，并能支持可變的網(wǎng)絡(luò)數(shù)據(jù)吞吐量，我們考慮使用一個額外的模塊調(diào)用喚醒接收器。根本上，這個接收器是為了當(dāng)一個相關(guān)的傳入消息已被發(fā)現(xiàn)時檢測特定的喚醒消息和喚醒主接收器。圖2給出了一個通用的無線傳感器網(wǎng)絡(luò)節(jié)點體系構(gòu)造圖，包括一個喚醒接收機(jī)WUR的框圖。根據(jù)不同的應(yīng)用

6、，這WUR可直接或通過一個微控制器被喚醒。這樣WUR的幾個設(shè)計可以在文獻(xiàn)11-16中找到。然而，大多數(shù)時候，該WUR是實現(xiàn)了定制的ASIC，對于低容量應(yīng)用非常昂貴的。為了應(yīng)對這種需求，我們探索出現(xiàn)場可編程門陣列FPGA上實現(xiàn)了新的異步架構(gòu)。FPGA提供了減少開發(fā)時間和本錢的可能性。當(dāng)有需要改變的應(yīng)用程序作出響應(yīng)時，它也比一個特殊應(yīng)用集成電路ASIC更靈活。我們還建議您使用相匹配的喚醒信號的異步設(shè)計。對于11-14，16中，數(shù)字解調(diào)器是同步的，在不活動的階段是低效的。它可能是像在17,18中一樣使用時鐘脈沖，但將需要額外的電路，如定時器和信號檢測來觸發(fā)WUR的開場。為了防止這種情況，我們直接使用

7、異步邏輯設(shè)計WUR。要做到這一點，我們首先使用NULL公約邏輯NCL19，20對所提出的WUR21作為一個異步設(shè)計的指引，然后提出了免費(fèi)NULL公約邏輯SHF-NCL22作為以減少資源使用量，和最終消耗功率為目標(biāo)的設(shè)計異步電路的新方法。圖2 WUR在系統(tǒng)架構(gòu)的位置本文的其余局部安排如下：第二節(jié)提供一般WUR有關(guān)的背景資料，與所使用的異步設(shè)計技術(shù)的概述在一起。我們還討論了雙方的FPGA實現(xiàn)和異步電路的優(yōu)點和缺點。在第三節(jié)在細(xì)節(jié)上呈現(xiàn)所提出的架構(gòu)。然后在第四節(jié)，關(guān)于復(fù)雜性和功耗結(jié)果的提出和討論，隨后在第五節(jié)，通過與以前報道的結(jié)果進(jìn)展比擬。在第六節(jié)，我們將最終總結(jié)對所提出的架構(gòu)和可能的改良方法。2相

8、關(guān)信息這局部從調(diào)制技術(shù)導(dǎo)致了通斷鍵控OOK調(diào)制的選擇的討論開場。然后，介紹WUR電路在一些應(yīng)用中的優(yōu)點，能量消耗模型。最后，對于實現(xiàn)WUR異步設(shè)計技術(shù)進(jìn)展了綜述。2.1喚醒接收器WUR如第1節(jié)所述，一個WUR的根本目標(biāo)是當(dāng)信息需要承受時喚醒主無線電或單片機(jī)。要做到這一點，有趣的是，低功率RF接收器將使用特定的喚醒消息，與更多的能源消耗的架構(gòu)相比，它包括，例如鎖相環(huán)PLL，放大器，混頻器和復(fù)雜的數(shù)字基帶。在多種低功耗無線應(yīng)用，OOK調(diào)制是采用了流行的解決方案。它可以被用來調(diào)制喚醒消息。如該圖所示。圖3a，后面OOK調(diào)制的根本思想是將編碼邏輯0和1使用存在或不存在的載體。這種調(diào)制更大的噪聲的一個變

9、型示于圖。圖3b：在邏輯0和1進(jìn)展編碼的載體存在于不同的持續(xù)時間。這種類型的調(diào)制，利用一個WUR系統(tǒng)的主要優(yōu)點是易用性，使信號能在低功耗RF前端解調(diào)。圖3 OOK調(diào)制。a、0編碼為一個無降低幅度的載體，b、0編碼為空幅度較低攜帶者相隔時間差距連續(xù)位較短的全振幅載體實際上，假設(shè)信號具有足夠的幅度，一個簡單的包絡(luò)檢測器參見圖4可以被用于解調(diào)該信號。然而，對于第二類型的OOK調(diào)制的，更多的處理是必要的，以檢索所發(fā)射的數(shù)據(jù)。通常，我們可以將一個WUR的構(gòu)造分為兩局部：RF前端和圖5所示的解調(diào)器。第一個是用于去除載體，而第二個生成喚醒或中斷信號。在本文中，我們提出的解調(diào)器局部是新的異步解決方案。一個低噪

10、聲放大器，濾波器或電荷泵：可以在為了提高靈敏度，如天線和包絡(luò)檢波器之間增加額外的部件。在這項工作中，我們所建議的，使用射頻前端消耗低至0.1 uW。我們的研究主要集中在數(shù)字的WUR的方面。圖4包絡(luò)檢波器圖5 WUR配件2.2能量模型當(dāng)WUR是可用的，整個系統(tǒng)的能量消耗可以顯著改善的一些應(yīng)用。它主要是取決于無線電通信被使用。為了捕捉的WUR對無線設(shè)備的能量消耗的影響的本質(zhì)，我們提出了本節(jié)中的能量模型捕獲它們的一些相關(guān)的功能。提出的無線傳感器網(wǎng)絡(luò)24的分類是：無線體域網(wǎng)WBAN，無線數(shù)據(jù)采集網(wǎng)絡(luò)，無線定位傳感網(wǎng)絡(luò)WLSN，無線多媒體傳感器網(wǎng)絡(luò)WMSN和無線控制為導(dǎo)向的無線傳感器網(wǎng)絡(luò)WCOSN。這種

11、分類也不是則的典型，當(dāng)涉及到定義能源模型。事實上，提出的模型而言更具有傳輸延遲和數(shù)據(jù)吞吐量。因此，我們提出的各種應(yīng)用的一種新的分類是比擬有代表性的能源消耗配置文件。這種分類是基于射頻局部是否被連續(xù)地C，周期性地P或在事件觸發(fā)ET的方式使用。在建議的能量消耗模型中使用的符號總結(jié)于表2中。表2所提出的能耗模型中定義的變量預(yù)計節(jié)點很少C除了那些表現(xiàn)得象數(shù)據(jù)采集器為一個大組中的其他節(jié)點。一個例子是協(xié)調(diào)員IEEE802.15.44。那些節(jié)點必須大局部時間在線，他們應(yīng)該最好由不竭的動力源供電。然后，可以以表示所需C節(jié)點能量為：第二個模型中涉及的節(jié)點有一個P應(yīng)用程序配置文件，這是經(jīng)常使用，因為它不需要額外的

12、電路，是一個很好的替代耗電C輪廓。對于這種類型的，而不是讓主無線電始終開啟的應(yīng)用，它是定期翻開尋求未決消息，然后轉(zhuǎn)身回到關(guān)閉，直到下一個喚醒周期。對于P設(shè)備，我們提出以下的能量模型P設(shè)備可以消耗更少的能量，在延伸電池供電應(yīng)用的自主權(quán)。然而，他們可能欠缺靈活性，能效低下時的消息交換是稀有或隨著時間的推移具有隨機(jī)分布。這是可能的設(shè)想操作，其中一個裝置的喚醒時間前又變成為關(guān)狀態(tài)設(shè)置的模式。然而，在一些應(yīng)用中最可取的喚醒時間不能在當(dāng)時被稱為該裝置被放置在睡眠模式。前面提到智能電表的例子突出的靈活性問題。此外，當(dāng)需要的反響，不知道什么時候，如果一個事件將要發(fā)生，像報警系統(tǒng)，操作P模式主要是效率不高。為應(yīng)

13、使應(yīng)用的量隨著時間的推移所交換的消息分布是未知的動作的一個ET模式。對于ET設(shè)備，我們可以得出以下節(jié)能模式：雖然這些模型有相似之處，最后兩個模型之間的主要區(qū)別來自于一個事實，即在P型，占空比是固定的盡管有些嘗試已經(jīng)做了適應(yīng)它，而對于ET類型，它直接取決于消息或事件發(fā)生。值得注意的是，雖然操作ET模式可以超越P的運(yùn)作模式，在*些情況下，其數(shù)據(jù)交換的分布是不疏隨著時間的推移，在WUR的不斷補(bǔ)充消耗的能量可以使ET模式不太適應(yīng)。在本文的其余局部，我們將假定有針對性的應(yīng)用程序需要使用一個WUR的，而ET模型很好地適應(yīng)。2.3異步設(shè)計技術(shù)WUR的一個重要特性是，它是永遠(yuǎn)在線的。因此，其耗電量應(yīng)盡可能低。

14、方程3清楚地說明，該系統(tǒng)是否在OFF模式時，WUR消耗能量。盡管如此，我們區(qū)分Ewur|off和Ewur|on作為像異步原有的一些電路，在活動消耗的能量在接收到喚醒消息時和非活動模式可能會非常不同。這句話連同喚醒消息的異步特性使我們考慮一個異步電路。對于這種電路的主要優(yōu)點是，在WUR部沒有部活動時，沒有喚醒消息被處理。因此，對于發(fā)生的可能性很低喚醒消息時，WUR將花費(fèi)其大局部時間，然而大局部消耗為靜態(tài)功耗，是由于技術(shù)有關(guān)的靜態(tài)泄漏。設(shè)計這樣一個異步電路，我們采用了一個明確的異步技術(shù)：空公約邏輯NCL19，20。NCL是所謂準(zhǔn)延遲不敏感的技術(shù)QDI，然后更容易地設(shè)計和驗證電路。其他技術(shù)，例如有界

15、延遲，要求該數(shù)據(jù)流是通過具體的延遲控制。雖然這種解決方案涉及較少的芯片面積，它是很難使用的，重用和驗證，并且它是低效率的，因為最壞情況下的延遲限制了工作頻率，而QDI實現(xiàn)提供工作頻率與電路中的平均延遲成反比。此外，如引言所述，我們決定使用一個與FPGA相比，更昂貴的解決方案，如一個ASIC，盡管它可能更好的動力表現(xiàn)。然而，這種選擇主要遵循有低本錢和快速原型平臺同時不排除ASIC實現(xiàn)的愿望。FPGA兼容的選項選擇不鼓勵使用任何有界延遲技術(shù)，因為準(zhǔn)確的保證延遲不容易獲得，而且可能需要資源的大量。其中如26-28幾個異步設(shè)計技術(shù)，我們選擇了NCL來實現(xiàn)我們的異步WUR21，主要是因為實現(xiàn)復(fù)雜電路的可

16、能性，而且還因為它是有據(jù)可查的，因為它是用于工業(yè)。NCL的式是第一款基于該管理所有QDI技術(shù)的等時叉的假設(shè)：根本成分中，如果一個過渡發(fā)生在兩個分叉的一個端部與該過渡已被確認(rèn)，則假定對叉的其他分支的輸出已被確認(rèn)有關(guān)時，所有的轉(zhuǎn)換也發(fā)生了。所有的模塊以管道狀的方式排列，與同步電路：異步存放器之間的組合局部被夾在如在圖6中所描繪。此外，管道的兩個不同階段之間的的同步是通過使用數(shù)據(jù)本身。要做到這一點，對于一個完整的一體需要改變數(shù)據(jù)的表示 。圖6NCL管道的表示一個完整的述意味著該數(shù)據(jù)的有效性是包含在數(shù)據(jù)本身，不象在同步電路中，對于其有效性是確保與時鐘信號。在其他述，我們決定使用簡單的雙導(dǎo)軌表示。如圖7

17、總結(jié)，每個位是使用兩根導(dǎo)線，導(dǎo)致僅通過評價這些兩根導(dǎo)線，以檢測有效數(shù)據(jù)的可能性編碼。則NCL技術(shù)的數(shù)據(jù)流是由一個NULL前面的交替和數(shù)據(jù)方面，是由可以通過使用NCL存放器，如圖8所示，其中一個根本的1-bit存放器表示。因此，數(shù)據(jù)傳輸是可能的，只有下一個階段需要的數(shù)據(jù)和先前的階段提供數(shù)據(jù)。當(dāng)數(shù)據(jù)超出了存放器，它指示前一階段，它在等待一個NULL前，它會等到這個前面設(shè)置和下一階段需要它。輸入完整性和可觀察性：此外，為了保證整體電路的正確操作和最具體的數(shù)據(jù)完整性，兩個規(guī)則必須服從有效的NCL電路的解釋。圖7雙滑軌表示圖8 NCL1位存放器最后，實現(xiàn)了在FPGA的WUR解決方案，我們觀察到，NCL需

18、要大量鎖存元素。這主要是因為，NCL使用27門的狀態(tài)保持性質(zhì)。為了減少資源的使用這種特定類型的，我們提出了一種新的異步技術(shù)，稱為免費(fèi)NCLSHF-NCL。在SHF-NCL背后的根本思想是觀察到*些閂鎖可以刪除，如果*些條件得到滿足，而不會影響數(shù)據(jù)的完整性。這項技術(shù)的細(xì)節(jié)超出了本文的圍，有興趣的讀者可以發(fā)現(xiàn)的更多信息。在第4和5節(jié)中，我們將討論SHF-NCL在復(fù)雜性和功耗方面的優(yōu)點。3架構(gòu)的設(shè)計在本節(jié)中，通過它的架構(gòu)和運(yùn)營的模式，我們詳細(xì)提出WUR解決方案。3.1喚醒消息格式回憶WUR的主要目的是喚醒主無線電，只有當(dāng)相應(yīng)的輸入信息是可用的，而功耗比主接收機(jī)電源要少得多，需要為喚醒消息定義一個新的

19、格式。它開場于一個調(diào)制的使用狀態(tài)更容易解調(diào)如前一節(jié)提出了的。其主要思想是防止WUR耗電的部件如混頻器，鎖相環(huán)或放大器。 OOK調(diào)制是用于此目的的理想人選，因為它只需要被動元件在其根本形式解調(diào)RF波形。為了防止誤報和錯過喚醒消息，喚醒消息需要包含足夠的信息來確定何時需要啟用喚醒。否則， WUR將相當(dāng)于一個RF能量檢測模塊和被過于頻繁的主無線電喚醒。因此WUR的目的是要解碼此信息，并只有當(dāng)接收到的信息對應(yīng)于本地參考時產(chǎn)生喚醒。以確保靈活性和與流行的標(biāo)準(zhǔn)，如IEEE 802.15.4 ，由喚醒消息中攜帶的信息的兼容性，可以使用16位或64位來定義一個節(jié)點地址。喚醒消息的幀格式，顯示于圖9 。該幀的第

20、一局部是一個8位的前同步碼，以防止與其他現(xiàn)有的干擾混淆。這個序言之后是一個1比特的選擇，說明以下地址是否是16位或64位長。為了降低所需用于實現(xiàn)WUR 天線，發(fā)射器. 的資源，主收發(fā)器還可以使用OOK調(diào)制。圖9喚醒報文幀格式使用OOK調(diào)制的根本操作在第二節(jié)討論了?？紤]到一個喚醒消息的發(fā)射和解碼之間的延遲不應(yīng)超過一定的時間，因此能夠修正所需代碼0和1的值。此外，為了使解調(diào)更可靠，用于1高電平周期為2T。將用于代碼01代替。這增加了兩種類型的碼元之間的鑒別。此外，為了能夠區(qū)分兩個不同幀，在兩個喚醒消息之間需要5T的幀間間隙。喚醒消息波形的一局部的示意圖示于圖10?；叵胍幌?，在高次的所有符號都受到持

21、續(xù)時間T的一個無效的間隙期間，它可以很容易地分開顯示，一個信號的最大總持續(xù)時間給定的時，所有符號都等于1并且該地址是64位長，由下式給出：因此，無論是為一個喚醒消息的發(fā)送時間施加一個最大延時，或最小數(shù)據(jù)速率給出了定義為T的倒數(shù)的最大切換率的相應(yīng)值列于表3中。圖10喚醒消息。a 調(diào)制，b基帶，c解調(diào)表3仿真參數(shù)3.2總體架構(gòu) 所提出的架構(gòu)是描繪如圖11。假定從天線以及在接收到適當(dāng)?shù)南⒌慕邮盏慕邮者M(jìn)程的信息，發(fā)送一個喚醒信號提供應(yīng)主處理單元MPU。它主要分為兩個局部稱為前端和比擬器，再加上以灰色顯示僅通過SPI用于配置的第三局部串行外圍接口協(xié)議。有很少的外部元件，如RC電路或延時線還需要創(chuàng)造必要

22、的信息T，2T和5T需要，解碼的時間常數(shù)。誘導(dǎo)適宜的RC延遲元件的功率消耗進(jìn)展了評估在大約2.5微瓦。圖11喚醒接收器架構(gòu)3.3常規(guī)操作提出的WUR有兩種不同的模式：配置模式和正常模式。在正常模式中，假定一個解調(diào)后的信號可在WUR的輸入。該WUR 前端的作用根本上是對輸入的數(shù)據(jù)進(jìn)展解碼。這是利用一個異步狀態(tài)機(jī)來實現(xiàn)的。其流程圖的簡化版本，如圖12所示。當(dāng)檢測到一個上升沿時，一些外部RC電路或延時線的控制被重新激活。我們的目標(biāo)是檢測下降沿是否在一定的時間間隔T或2T后出現(xiàn)。類似地，當(dāng)檢測到下降沿時，時間常數(shù)是通過外部部件產(chǎn)生與輸入的解調(diào)信號的下一個上升沿的期間圍繞T之后應(yīng)該發(fā)生的。如果不是，這被

23、解釋為接收到的消息的完畢和這種情況的有效性是通過比擬接收的符號與所預(yù)計的16或64取決于選擇器的數(shù)量確定。如果接收到的符號的數(shù)目不匹配有效值之一，一個錯誤狀態(tài)已經(jīng)到達(dá)，直到檢測到5T的幀間間隙來準(zhǔn)備WUR收到另一條消息停留在該模式。WUR宣布消息無效或不采取任何行動。強(qiáng)大的通信需求可以設(shè)置需要進(jìn)展適當(dāng)?shù)臄?shù)據(jù)鏈路層協(xié)議的功能，如確認(rèn)，校驗或自動重復(fù)請求。這是留給未來的研究。圖12 WUR前端流程圖在參考圖12 ，每個接收到的碼元被發(fā)送到比擬器局部，用于同時與三個參考地址對應(yīng)的符號接收符號比擬。要做到這一點，一個異步計數(shù)器，用于選擇的基準(zhǔn)地址的參考符號的位置。此計數(shù)器也可以用來檢測接收到的消息的結(jié)

24、尾是否到達(dá)。它也允許不完整或過長的消息的檢測。對于每個接收到的符號中，符號逐個進(jìn)展比擬每三個參考地址的結(jié)果存儲在異步累積的與門。注意，在圖12是異步與門的輸出被反響到其輸入端，這使得它們的累計創(chuàng)立的異步狀態(tài)機(jī)的形式。最后，這三個與門的結(jié)果通過一個或門被組合和此結(jié)果是考慮到當(dāng)檢測到消息的完畢，這個結(jié)果是用來喚醒的主要無線電或中斷MPU之一。三個引用地址可以使用支持定制具有低復(fù)雜性的簡化的SPI模塊進(jìn)展配置。由SPI模塊所需的時鐘由MPU提供，因此，WUR隱式時鐘門控的正常操作期間是不處于非活動狀態(tài)。 在這三個地址，其中兩個是16位長，一個是64位長。后面這種選擇的想法是允許用戶使用中的協(xié)議，如I

25、EEE 802.15.4和必須有一個16位長的地址為目標(biāo)的可能性指定的網(wǎng)絡(luò)16位和介質(zhì)控制64位的地址一個子組的網(wǎng)絡(luò)中。但是，用戶可以改變使用這些地址，以使其適應(yīng)應(yīng)用程序。4結(jié)果與討論在本節(jié)中關(guān)于所提出的方案的復(fù)雜性和功耗有關(guān)的結(jié)果進(jìn)展說明。結(jié)果集中使用NCL的技術(shù)，但是使用SHF-NCL和一個功能相當(dāng)?shù)耐郊軜?gòu)具有一樣WUR解決方案的比擬提出了建議?？墒褂门c圖13所示Actel的開發(fā)工具包的AGLN250V2這些成果均已取得。圖13 Actel的開發(fā)工具包中的AGLN250V2 FPGA4.1復(fù)雜性表4總結(jié)了用于使用NCL和SHF-NCL提出的解決方案的資源。此外，該表還報告了使用計數(shù)器來估

26、計輸入方面的持續(xù)時間，以便確定接收的信號是否為1或0的等效同步解決方案的復(fù)雜性。同步設(shè)計還采用同步電路的地址比擬。當(dāng)與一個等效的同步解決方案相比，在資源方面使用，它似乎清楚地說明使用完整的數(shù)據(jù)表示異步解決方案引入了一個重要的開銷。這也是由于一個簡單的處理時使用的，而不是一個復(fù)雜的異步狀態(tài)機(jī)定時器解碼數(shù)據(jù)。被實現(xiàn)的同步設(shè)計為69，比NCL設(shè)計不太復(fù)雜。然而，SHF-NCL設(shè)計比NCL設(shè)計簡單8.5。此資源減少可能看起來低，但在*些情況下它可能足以改變FPGA大小。表4 在ACTEL根本要素的資源需求計算4.2耗電量為了估計所建議的解決方案消耗的功率，我們使用由Actel提供的智能電源工具。該軟件

27、具有多種工作模式來估計基于模型預(yù)測FPGA的靜態(tài)和動態(tài)功耗的功耗。該模型是的，以產(chǎn)生估計非常接近真實值。我們用我們的架構(gòu)的所有網(wǎng)作為智能電開工具的投入刺激的反響有更準(zhǔn)確的結(jié)果。當(dāng)WUR在配置模式SPI和正常模式時，在不同時鐘頻率的NCL的解決方案被總結(jié)在表5。用于配置模式的切換率是平常SPI協(xié)議時鐘速率 1到2 MHz ，和一個典型的低功耗微控制器時鐘32 kHz 。在正常模式時，我們使用了先前從延時和數(shù)據(jù)速率的限制產(chǎn)生的頻率見表3 。此外，表7顯示了當(dāng)使用NCL，SHFNCL或同步設(shè)計技術(shù)為22 kHz的平均觸發(fā)率實現(xiàn)所提出的架構(gòu)的靜態(tài)和動態(tài)功耗。對于同步設(shè)計中，我們假定該時鐘頻率為T的反轉(zhuǎn)

28、值10倍，以便有大約10點的每個周期T。表5 NCL在配置和正常模式的功耗為電源供電1.2V表6 NCL，SHF-NCL和等效同步解決方案的功耗為1.2伏的電源供電和22千赫茲的平均切換率表7 WUR特性比擬表5和表6說明，所提出的方案的低功率應(yīng)用動態(tài)功耗是相當(dāng)高的。這主要是由于使用FPGA解決方案，額外的未使用的部資源，輸入/輸出I / O與重要的電容和未使用引腳庫的選擇。4.3平均動態(tài)功耗從表5和表6以上的報道推測，喚醒消息不斷收到，這是與ET假設(shè)直接矛盾。因此，在圖14，我們顯示的平均動態(tài)功耗與發(fā)生頻率的演變。我們得到這些結(jié)果為250 kbps的平均輸入切換率和1.2 V電源電壓。在同步

29、解決方案的靜態(tài)功耗的差異是由I / O塊的用于一樣的FPGA數(shù)量減少的說明。因此，盡管相對高動態(tài)功耗，一個異步的解決方案的主要優(yōu)點之一是示于圖14：動態(tài)功耗取決于fWU。對于ET應(yīng)用，發(fā)生喚醒消息的這個頻率應(yīng)該是低電平，從圖14看來，當(dāng)fWU是由小于5秒喚醒消息這是遠(yuǎn)高于一些預(yù)期應(yīng)用的預(yù)期fWU,異步的解決方案的動態(tài)功耗變得完全可以忽略不計。如果我們用5 UW作為一個重要閾值這是我們測量了在Vdd = 0.8 V ，據(jù)報道在下一節(jié)中的最小靜態(tài)功耗的動態(tài)功耗，這是只有當(dāng)信息傳輸速率每秒超過20次見圖14 。在ET模式和最實用的情況下，異步解決方案動態(tài)功耗是微缺乏道的，整體功耗由靜態(tài)功耗確定的。圖

30、14也證明了使用同步解決方案是低效的這種類型的應(yīng)用中，因為動態(tài)功率消耗不能忽略。此外，表6說明，當(dāng)與NCL相比，SHF-NCL的解決方案動態(tài)功率消耗減少50。圖14 動態(tài)功耗與NCL解決方案的喚醒消息的出現(xiàn)頻率的模擬演化4.4靜態(tài)功耗由于靜態(tài)功耗在ET應(yīng)用中極為重要的，我們試圖減少它。一種解決方案是使用一個ASIC的解決方案，特別是防止了未使用的資源。然而，在使用FPGA，也可以減小電源電壓。圖15顯示了靜態(tài)功耗，當(dāng)電源電壓下降的變化。這種技術(shù)可以用來減小靜態(tài)功耗，這將在第5節(jié)進(jìn)展說明。圖16給出在一樣的FPGA來驗證電路的正確操作執(zhí)行的異步計數(shù)器的至少顯著位LSB的照片中，電源電壓降低，如下

31、圖1.52與0.84 V。它也說明，異步電路能適應(yīng)廣泛的環(huán)境參數(shù)輸出頻率降低，以適應(yīng)關(guān)鍵路徑的延遲的增加，同時保持一樣的功能。圖15和16說明，對于所選擇的AGLN250V2 FPGA，電源電壓可降低到850毫伏，從而導(dǎo)致低于5 uW的一個測量的靜態(tài)功耗。圖16證實了一個異步計數(shù)器，它具有定時特性相當(dāng)于我們WUR與一個840毫伏的電源電壓的功能。也預(yù)期的動態(tài)功耗的顯著減少時，作為所建議的電源電壓被降低。圖15 靜態(tài)電源電流與電源電壓的測量演化圖16當(dāng)VDD下降時捕獲的LSB工作異步計數(shù)器4.5系統(tǒng)功耗最后，圖17給出了系統(tǒng)的功耗發(fā)生一個喚醒消息，fWU，對NCL解決方案， SHFNCL解決方案

32、和等效同步解決方案的不同頻率的評估。圖17 喚醒消息的平均系統(tǒng)功耗演變利用3基于模擬評估，從測量值，并與智能電源，同時假設(shè)以下組件和它們的特性指定為系統(tǒng)節(jié)點架構(gòu)的功耗組件的結(jié)果已經(jīng)得出： 主無線電控制器是MRF24J40MA; 該MPU是一個超低功耗PIC這兩個組成局部受益于幾種睡眠模式，更加明確了MPU的功耗在深度睡眠模式僅為幾十納安。參見圖18，估算系統(tǒng)電池壽命假設(shè)為400毫安時的鋰離子電池。類似的分析進(jìn)展假設(shè)不同的電池容量和即使定量的結(jié)果是不同的，結(jié)果是定性地一樣。考慮到包括微控制器和主播送的完整體系，我們在圖18說明，電池的使用壽命可超過1年。圖18系統(tǒng)的自主演化5比照在這一局部中，與

33、現(xiàn)有的WUR設(shè)計的比擬。據(jù)作者所知，有文獻(xiàn)報道沒有類似的異步FPGA兼容WUR架構(gòu)。然而，一些WUR架構(gòu)，大多是基于專用集成電路。因此，在表7中，我們提出了一個國家的最先進(jìn)的WUR不同體系構(gòu)造的主要屬性的摘要。第一觀察是，當(dāng)與 23 比擬，所提出的方案具有功耗在較低的圍的先前報告的實現(xiàn)，在2和50 uW的之間的圍，盡管所造成的FPGA的損失。此外，所提出的架構(gòu)具有與所接收到的喚醒消息進(jìn)展比擬三個參考地址。這減少了誤報，將是極大的易損整體功耗。在文獻(xiàn) 23 ，應(yīng)用程序的類型是WBAN 。盡管極低的功耗，接收到不針對所考慮的節(jié)點喚醒消息中的每個時間，主要無線電導(dǎo)通時，整體功耗增大。看來檢測錯誤的概

34、率被無視。此外，作為FPGA的兼容，我們的解決方案可以在低容量，低本錢的應(yīng)用程序中實現(xiàn)，防止了NRE本錢。此外，它允許快速原型設(shè)計和適應(yīng)不斷變化的應(yīng)用需求。最后，在表7中，其中A表示的異步和S表示同步，我們建議，提供完全異步的數(shù)字信號處理的唯一解決方案。異步在低占空比應(yīng)用方面已被證明是非常重要的低功耗設(shè)計，因為部活動是直接依賴于喚醒消息的存在。確實，當(dāng)沒有檢測到喚醒消息，建議WUR停留在僅消耗的靜態(tài)功率消耗，這是不針對所有其它參考設(shè)計的情況下的固有睡眠模式。當(dāng)沒有導(dǎo)致檢測的特定節(jié)點噪音，破壞消息的有效信息或沒有地址匹配RF活動，我們WUR的功耗與靜態(tài)功耗相比肯定上升， 但是這是一個領(lǐng)域，我們所

35、提出的解決方案可能證明非常有益的。由無效的消息，或針對其他節(jié)點的消息刺激了表征功耗是留給未來的研究。然而，預(yù)期到的處理無效的消息的總能量預(yù)算的奉獻(xiàn)要低。本文提出的解決方案是唯一一個允許配置參考地址，這似乎是一個關(guān)鍵功能集成于一個系統(tǒng)，其中有具體的功能互補(bǔ)很多尋址節(jié)點。6完畢語在本文中，我們提出了一個基于FPGA兼容的異步WUR ，只有當(dāng)特定消息發(fā)送給接收機(jī)，才能被喚醒。例如WUR的功耗需要遠(yuǎn)低于主無線電的功率消耗，并且必須將其喚醒，同時防止誤報和錯過的消息。在這方面，我們提出了一種完全異步WUR架構(gòu)能夠解碼所接收的OOK調(diào)制喚醒消息。我們提出我們的架構(gòu)中使用NULL公約異步邏輯設(shè)計方法的第一個

36、版本。然后，基于由作者在其他地方提出的異步設(shè)計技術(shù)，我們?yōu)榱藴p少資源的復(fù)雜性和功率消耗實現(xiàn)的SHF- NCL版本。我們發(fā)現(xiàn)，SHF- NCL建議WUR架構(gòu)的降低功耗降低了復(fù)雜性。此外，要強(qiáng)調(diào)使用異步電路的優(yōu)點，我們比擬了所提出的方案與等效的同步，并說明，盡管三次不太復(fù)雜的體系構(gòu)造的同步解決方案，功能上等價的同步設(shè)計的動態(tài)功耗是10到20倍。因為WUR是異步的，我們發(fā)現(xiàn)，當(dāng)喚醒消息的出現(xiàn)頻率是每秒20次以下時，其整體功耗是由它的靜態(tài)功耗為主。這使得異步解決方案比同步的，更加高效。然后我們試圖通過降低供電電壓FPGA的靜態(tài)功耗，而我們到達(dá)約850毫伏，其中功能保存，靜態(tài)功耗為5 uW的一個點。耗電

37、僅5 uW的，它說明，在FPGA上實現(xiàn)的WURs是針對幾年的自主性，而使用小型電池應(yīng)用的可行的解決方案。開放存取本文是根據(jù)Creative mons署名許可，允許任何使用，分發(fā)的條款分發(fā)，并在任何媒介的復(fù)制，提供的原始作者S和源均計入。參考文獻(xiàn)1. Ali, N. A., et al. (2021). IEEE International Conference onDeployment of MICAz mote for wireless sensor network applications,in puter applications and industrial electronics(I

38、CCAIE), 2021, pp. 303308.2. Georgoulas, D, & Blow, K. (2021). Intelligent mobile agentmiddleware for wireless sensor networks: a real time applicationcase Study, in telemunications, 2021. AICT 08. FourthAdvanced International Conference on, pp. 95100.3. Wang, T.-l., & *iong, J.-h. (2021). Internatio

39、nal Conference onDesign of ladder-type and multi-rate power meter based on zigbee,in intelligent system design and engineering application(ISDEA), 2021, pp. 578581.4. IEEE Standard for Local and metropolitan area networksPart15.4. (2021). Low-rate wireless personal area networks (LRWPANs),IEEE Std 8

40、02.15.4-2021 (Revision of IEEE Std802.15.4-2006), pp. 1314, 2021.5. Bluetooh-SIG. (2021). Bluetooth Specification, in Core Packagev4.0, ed.6. Sang Hoon, L., et al. (2007). IEEE International Conference onAMAC: traffic-adaptive sensor network MAC protocol throughvariable duty-cycle operations, in mun

41、ications, 2007. ICC07, pp. 32593264.7. Kumar, P., et al. (2021). IFIP International Conference on a realtimeand energy-efficient MAC protocol for wireless sensor networks,in wireless and optical munications networks, 2021.WO 09, pp. 15.8. Feng, S., et al. (2006). Optimizing the IEEE 802.15.4 MAC, in

42、TENCON 2006. 2006 IEEE Region 10 Conference, pp. 14.9. Hao, C., et al. (2021). 4th International Conference on trafficadaptive duty cycle mac protocol for wireless sensor networks,in wireless munications, networking and mobile puting,2021. Wi 08, 2021, pp. 14.10. Cano, C., et al. (2021). A low power

43、 listening MAC withscheduled wake up after transmissions for WSNs. municationsLetters, IEEE, 13, 221223.11. Durante, M. S., & Mahlknecht, S. (2021). Third InternationalConference on, an ultra low power wakeup receiver for wirelesssensor nodes, in Sensor Technologies and Applications, 2021.SENSORM 09

44、, pp. 167170.12. Hambeck, C., et al. (2021). IEEE International Symposium on a2.4 lW Wake-up Receiver for wireless sensor nodes with -71 dBm sensitivity, in Circuits and Systems (ISCAS), 2021,pp. 534537.13. Le-Huy, P., & Roy, S. (2021). Low-power 2.4 GHz wake-upradio for wireless sensor networks, in

45、 networking and munications,2021. WIMOB 08. IEEE International Conference onWireless and Mobile puting, pp. 1318.14. Pletcher, N. M., et al. (2021). A 2 GHz 52 lW wake-up receiverwith -72 dBm sensitivity using uncertain-IF architecture, in solidstatecircuits conference, 2021. ISSCC 2021. Digest of T

46、echnicalPapers. IEEE International, pp. 524633.15. Rosello, V., et al. (2021). Ultra low power FPGA-based architecturefor wake-up radio in wireless sensor networks, in IECON202137th Annual Conference on IEEE Industrial ElectronicsSociety, pp. 38263831.16. Yan, Z., et al. (2021). International Sympos

47、ium on a 3.72 lWultra-low power digital baseband for wake-up radios, in VLSIDesign, Automation and Test (VLSI-DAT), pp. 14.17. Nagaraju, M., & Rakesh, M. (2021). International Conference on,high-speed and low-power ASIC implementation of OFDMtransceiver based on WLAN (IEEE 802.11a), in Devices, Circ

48、uitsand Systems (ICDCS), 2021, pp. 436439.18. Chelho, C., et al. (2021). 18th IEEE International Conference onfully integrated ultra-low-power 900 MHz RF transceiver forbatteryless wireless microsystems, in Electronics, Circuits andSystems (ICECS), 2021, pp. 196199.19. Fant, K. M., & Brandt, S. A., (1996). Proceedings of InternationalConference on NULL Convention LogicTM: a plete andconsistent logic for asynchronous digital circuit synthesis, inApplication Specific Systems, Architectures and Processors,1