簡(jiǎn)單的與、或、非門電路_第1頁(yè)
簡(jiǎn)單的與、或、非門電路_第2頁(yè)
簡(jiǎn)單的與、或、非門電路_第3頁(yè)
簡(jiǎn)單的與、或、非門電路_第4頁(yè)
簡(jiǎn)單的與、或、非門電路_第5頁(yè)
已閱讀5頁(yè),還剩10頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、 簡(jiǎn)單的與、或、非門電路數(shù)字電子技術(shù)2022/7/272門電路的概念: 實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路,叫邏輯門電路。實(shí)現(xiàn)與運(yùn)算的叫與門,實(shí)現(xiàn)或運(yùn)算的叫或門,實(shí)現(xiàn)非運(yùn)算的叫非門,也叫做反相器,等等。分立元件門電路和集成門電路: 分立元件門電路:用分立的元件和導(dǎo)線連接起來構(gòu)成的門電路。簡(jiǎn)單、經(jīng)濟(jì)、功耗低,負(fù)載差。 集成門電路:把構(gòu)成門電路的元器件和連線都制作在一塊半導(dǎo)體芯片上,再封裝起來,便構(gòu)成了集成門電路?,F(xiàn)在使用最多的是CMOS和TTL集成門電路。簡(jiǎn)單的與、或、非門電路2022/7/2731.1 二極管與門電路 1. 電路2. 工作原理A、B為輸入信號(hào) (+3V或0V)F 為輸出信號(hào) VC

2、C+12V表2-1電路輸入與輸出電壓的關(guān)系A(chǔ)BF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V2022/7/274用邏輯1表示高電平(此例為+3V)用邏輯0表示低電平(此例為0.7V)ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V3. 邏輯賦值并規(guī)定高低電平4. 真值表ABF000010100111表3-2 二極管與門的真值表A、B全1,F(xiàn)才為1??梢妼?shí)現(xiàn)了與邏輯2022/7/2755. 邏輯符號(hào)6. 工作波形(又一種表示邏輯功能的方法)7. 邏輯表達(dá)式FA B圖3-6 二極管與門(a)電路 (b)邏輯符號(hào) (c)工作波形2022/7/276 1.2

3、二極管或門電路 1. 電路2. 工作原理電路輸入與輸出電壓的關(guān)系A(chǔ)BF0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VA、B為輸入信號(hào)(+3V或0V)F為輸出信號(hào) 2022/7/2774. 真值表ABF0V0V0V0V3V2.3V3V0V2.3V3V3V2.3V可見實(shí)現(xiàn)了或邏輯3. 邏輯賦值并規(guī)定高低電平用邏輯1表示高電平(此例為+2.3V)用邏輯0表示低電平(此例為0V)ABF000011101111A、B有1,F(xiàn)就1。表3-2 二極管或門的真值表2022/7/278圖3-7 二極管或門(a)電路 (b)邏輯符號(hào) (c)工作波形5. 邏輯符號(hào)6. 工作波形7. 邏輯表達(dá)式FA+

4、B2022/7/279 1.3 關(guān)于高低電平的概念及狀態(tài)賦值 電位指絕對(duì)電壓的大??;電平指一定的電壓范圍。 高電平和低電平:在數(shù)字電路中分別表示兩段電壓范圍。 例:上面二極管與門電路中規(guī)定高電平為3V,低電平0.7V。 又如,TTL電路中,通常規(guī)定高電平的額定值為3V,但從2V到5V都算高電平;低電平的額定值為0.3V,但從0V到0.8V都算作低電平。1. 關(guān)于高低電平的概念 2022/7/27102. 邏輯狀態(tài)賦值 在數(shù)字電路中,用邏輯0和邏輯1分別表示輸入、輸出高電平和低電平的過程稱為邏輯賦值。 經(jīng)過邏輯賦值之后可以得到邏輯電路的真值表,便于進(jìn)行邏輯分析。2022/7/2711 1.4 非

5、門(反相器) 圖3-8 非門(a) 電路 (b)邏輯符號(hào)1. 電路2. 工作原理A、B為輸入信號(hào) (+3.6V或0.3V)F為輸出信號(hào) AF0.3V+VCC3.6V0.3V2022/7/27123. 邏輯賦值并規(guī)定高低電平用邏輯1表示高電平(此例為+3.6V)用邏輯0表示低電平(此例為0.3V)4. 真值表AF0.3V+VCC3.6V0.3VAF0110表3-4 三極管非門的真值表A與F相反可見實(shí)現(xiàn)了非邏輯Y=A2022/7/2713 1.5 關(guān)于正邏輯和負(fù)邏輯的概念 正邏輯體系:用1表示高電平,用0表示低電平。負(fù)邏輯體系:用1表示低電平,用0表示高電平。 1. 正負(fù)邏輯的規(guī)定 2. 正負(fù)邏輯的轉(zhuǎn)換對(duì)于同一個(gè)門電路,可以采用正邏輯,也可以采用負(fù)邏輯。 本書若無(wú)特殊說明,一律采用正邏輯體制。 同一個(gè)門電路,對(duì)正、負(fù)邏輯而言,其邏輯功能是不同的。2022/7/2714ABF0V0V0.7V0V3V0.7V3V0

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論