微機(jī)原理與接口第3章2—8086微處理器總線周期及引腳

1、 3.2.3 8086微處理器的總線時(shí)序 1. 總線時(shí)序 指令周期 每條指令的執(zhí)行由取指令、譯碼和執(zhí)行等操作組成，執(zhí)行一條指令所需要的時(shí)間稱為指令周期(Instruction Cycle)，不同指令的指令周期是不等長(zhǎng)的，一個(gè)指令周期由一個(gè)或若干個(gè)總線周期組成。1精選ppt 總線周期 8086CPU與外部交換信息總是通過(guò)總線進(jìn)行的。CPU的每一個(gè)這種信息輸入、輸出過(guò)程所需要的時(shí)間稱為總線周期(BusCycle)，一般一個(gè)總線周期由四個(gè)時(shí)鐘周期組成。 時(shí)鐘周期 時(shí)鐘脈沖的重復(fù)周期稱為時(shí)鐘周期(Clock Cycle)。時(shí)鐘周期是CPU的時(shí)間基準(zhǔn)，由計(jì)算機(jī)的主頻決定。如8086的主頻為5MHz，1個(gè)

2、時(shí)鐘周期就是200ns。2精選ppt 2. 幾種基本時(shí)序地址輸出地址/數(shù)據(jù)緩沖數(shù)據(jù)輸入地址輸出地址輸出地址/數(shù)據(jù)數(shù)據(jù)輸出地址輸出T1T2T3T4T1T2總線周期總線周期CLK(a)T1T2T3T4T1T1T1T1T1T2T3總線周期空閑狀態(tài)總線周期(b)T1T2T3T4T1CLK(c)READYTWT43精選ppt 總線讀操作時(shí)序 當(dāng)8086 CPU 進(jìn)行存儲(chǔ)器或I/O端口讀操作時(shí)，總線進(jìn)入讀周期。基本的讀周期由4個(gè)時(shí)鐘周期組成:T1、T2、T3和T4。CPU在T3到T4之間從總線上接收數(shù)據(jù)。當(dāng)所選中的存儲(chǔ)器和外設(shè)的存取速度較慢時(shí)，則在T3和T4之間將插入1個(gè)或幾個(gè)等待周期TW。圖3.3是80

3、86最小方式下的總線讀操作時(shí)序圖。下面對(duì)圖中表示的讀操作時(shí)序進(jìn)行說(shuō)明。4精選pptAD15AD0A19/S6A16/S3ALEM/IOCLKRDDT/RDENBHE/S7高為讀內(nèi)存 低為讀IO地址狀態(tài)輸出地址輸出數(shù)據(jù)輸入T1T2T3T4TWBHE輸出圖3.3 8086讀周期的時(shí)序5精選ppt 總線寫(xiě)操作時(shí)序 總線寫(xiě)操作就是指CPU向存儲(chǔ)器或IO端口寫(xiě)入數(shù)據(jù)。圖3.4是8086在最小模式下的總線寫(xiě)操作時(shí)序圖。 總線寫(xiě)操作時(shí)序與總線讀操作時(shí)序基本相同，但也存在以下不同之處：6精選pptAD15AD0A19/S6A16/S3ALEM/IOCLKWRDT/RDENBHE/S7高為讀內(nèi)存 低為讀IO地址

4、狀態(tài)輸出地址輸出數(shù)據(jù)輸出T1T2T3T4TWBHE輸出圖3.4 8086寫(xiě)周期的時(shí)序7精選ppt (a) 對(duì)存儲(chǔ)器或IO端口操作的選通信號(hào)不同?？偩€讀操作中，選通信號(hào)是RD，而總線寫(xiě)操作中是WR。 (b) 在T4狀態(tài)中，AD15AD0上地址信號(hào)消失后，AD15AD0的狀態(tài)不同?？偩€讀操作中，此時(shí)AD15 AD0進(jìn)入高阻狀態(tài)，并在隨后的狀態(tài)中保持為輸入方向；而在總線寫(xiě)操作中，此時(shí)CPU立即通過(guò)AD15AD0輸出數(shù)據(jù)，并一直保持到T4狀態(tài)中。8精選ppt 中斷響應(yīng)操作時(shí)序 當(dāng)8086CPU的INTR引腳上有一有效電平(高電平)，且標(biāo)志寄存器IF=1，則8086CPU在執(zhí)行完當(dāng)前的指令后響應(yīng)中斷，在

5、響應(yīng)中斷時(shí)CPU執(zhí)行兩個(gè)中斷響應(yīng)周期。圖3.5是8086在最小模式下的中斷響應(yīng)操作時(shí)序圖。 9精選ppt圖3.5 中斷響應(yīng)周期的時(shí)序AD7AD0ALEINTACLK中斷類型T1T2T3T4TIT1T2T3T4TITI空閑狀態(tài)TI在8086系統(tǒng)中一般為三個(gè)，而在8088系統(tǒng)中則沒(méi)有。10精選ppt CPU的中斷響應(yīng)周期包括兩個(gè)總線周期，在每個(gè)總線周期中都從INTA端輸出一個(gè)負(fù)脈沖，其寬度是從T2狀態(tài)開(kāi)始持續(xù)到T4狀態(tài)的開(kāi)始。第一個(gè)總線周期的INTA負(fù)脈沖，用來(lái)通知中斷源，CPU準(zhǔn)備響應(yīng)中斷，中斷源應(yīng)準(zhǔn)備好中斷類型碼，在第二個(gè)總線周期的INTA負(fù)脈沖期間，外設(shè)接口(一般經(jīng)中斷控制器)應(yīng)立即把中斷源

6、的中斷類型碼送到數(shù)據(jù)線的低8位AD7AD0上。 11精選ppt第3章：3.2 8088的總線時(shí)序（續(xù)2）指令周期是指一條指令經(jīng)取指、譯碼、讀寫(xiě)操作數(shù)到執(zhí)行完成的過(guò)程。若干總線周期組成一個(gè)指令周期總線周期是指CPU通過(guò)總線操作與外部（存儲(chǔ)器或I/O端口）進(jìn)行一次數(shù)據(jù)交換的過(guò)程8088的基本總線周期需要4個(gè)時(shí)鐘周期4個(gè)時(shí)鐘周期編號(hào)為T1、T2、T3和T4總線周期中的時(shí)鐘周期也被稱作“T狀態(tài)” 時(shí)鐘周期的時(shí)間長(zhǎng)度就是時(shí)鐘頻率的倒數(shù)當(dāng)需要延長(zhǎng)總線周期時(shí)插入等待狀態(tài)TwCPU進(jìn)行內(nèi)部操作，沒(méi)有對(duì)外操作時(shí)，其引腳就處于空閑狀態(tài)Ti演示12精選ppt第3章：3.2 8088的總線時(shí)序（續(xù)3）任何指令的取指階

7、段都需要存儲(chǔ)器讀總線周期，讀取的內(nèi)容是指令代碼任何一條以存儲(chǔ)單元為源操作數(shù)的指令都將引起存儲(chǔ)器讀總線周期，任何一條以存儲(chǔ)單元為目的操作數(shù)的指令都將引起存儲(chǔ)器寫(xiě)總線周期只有執(zhí)行IN指令才出現(xiàn)I/O讀總線周期，執(zhí)行OUT指令才出現(xiàn)I/O寫(xiě)總線周期CPU響應(yīng)可屏蔽中斷時(shí)生成中斷響應(yīng)總線周期13精選ppt第3章：存儲(chǔ)器寫(xiě)總線周期T4T3T2T1ALECLKA19/S6 A16/S3A15 A8AD7 AD0A15 A8A7 A0輸出數(shù)據(jù)A19 A16S6 S3READY（高電平）IO/M*WR*T1狀態(tài)輸出20位存儲(chǔ)器地址A19 A0IO/M*輸出低電平，表示存儲(chǔ)器操作；ALE輸出正脈沖，表示復(fù)用總線

8、輸出地址T2狀態(tài)輸出控制信號(hào)WR*和數(shù)據(jù)D7 D0T3和Tw狀態(tài)檢測(cè)數(shù)據(jù)傳送是否能夠完成T4狀態(tài)完成數(shù)據(jù)傳送14精選ppt第3章：I/O寫(xiě)總線周期T4T3T2T1ALECLKA19/S6 A16/S3A15 A8AD7 AD0A15 A8A7 A0輸出數(shù)據(jù)0000S6 S3READY（高電平）IO/M*WR*T1狀態(tài)輸出16位I/O地址A15 A0IO/M*輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)輸出控制信號(hào)WR*和數(shù)據(jù)D7 D0T3和Tw狀態(tài)檢測(cè)數(shù)據(jù)傳送是否能夠完成T4狀態(tài)完成數(shù)據(jù)傳送15精選ppt第3章：存儲(chǔ)器讀總線周期T4T3T2T1ALECLKA19/

9、S6 A16/S3A15 A8AD7 AD0A15 A8A7 A0輸入數(shù)據(jù)A19 A16S6 S3READY（高電平）IO/M*RD*T1狀態(tài)輸出20位存儲(chǔ)器地址A19 A0IO/M*輸出低電平，表示存儲(chǔ)器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)輸出控制信號(hào)RD*T3和Tw狀態(tài)檢測(cè)數(shù)據(jù)傳送是否能夠完成T4狀態(tài)前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送16精選ppt第3章：I/O讀總線周期T4T3T2T1ALECLKA19/S6 A16/S3A15 A8AD7 AD0A15 A8A7 A0輸入數(shù)據(jù)S6 S3READY（高電平）IO/M*RD*0000T1狀態(tài)輸出16位I/O地址A15 A0IO/M*

10、輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)輸出控制信號(hào)RD*T3和Tw狀態(tài)檢測(cè)數(shù)據(jù)傳送是否能夠完成T4狀態(tài)前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送17精選ppt3.2.4 8086/8088引腳及其功能 圖3.7 8086/8088CPU引腳 18精選ppt 8086/8088芯片的引腳應(yīng)包括20根地址線，16根(8086)或8根(8088)數(shù)據(jù)線以及控制線、狀態(tài)線、電源線和地線等，若每個(gè)引腳只傳送一種信息，那么芯片的引腳將會(huì)太多，不利于芯片的封裝，因此，8086/8088CPU的部分引腳定義了雙重功能。管腳雙重功能：如第33引腳MN / MX上電平的高低代表兩種不同的信號(hào)；

11、第31到24引腳在CPU處于兩種不同的工作方式（最大工作方式和最小工作方式）時(shí)具有不同的名稱和定義；引腳9到16（8088CPU）及引腳2到16和39（8086CPU）采用了分時(shí)復(fù)用技術(shù)，即在不同的時(shí)刻分別傳送地址或數(shù)據(jù)信息等。 19精選ppt 一8086CPU 引腳 8086CPU引腳按功能可分為三大類：電源線和地線，地址/數(shù)據(jù)引腳以及控制引腳。 1電源線和地線 電源線VCC（第40引腳）：輸入，接入10%單一+5V電源。地線GND（引腳1和20）：輸入，兩條地線均應(yīng)接地。 20精選ppt 2. 地址/數(shù)據(jù)(狀態(tài))引腳 地址/數(shù)據(jù)分時(shí)復(fù)用引腳AD15AD0（Address Data）：引腳3

12、9及引腳216，傳送地址時(shí)單向輸出，傳送數(shù)據(jù)時(shí)雙向輸入或輸出。 地址狀態(tài)分時(shí)復(fù)用引腳A19/S6A16/S3（Address / Status）：引腳3538，輸出、三態(tài)總線。采用分時(shí)輸出，即在T1狀態(tài)作地址線用，T2T4狀態(tài)輸出狀態(tài)。當(dāng)訪問(wèn)存儲(chǔ)器時(shí)，T1狀態(tài)輸出A19A16，與AD15AD0一起構(gòu)成訪問(wèn)存儲(chǔ)器的20位物理地址；CPU訪問(wèn)I/O端口時(shí)，不使用這4個(gè)引腳，A19A16保持為0。狀態(tài)信息中的S6為0用來(lái)表示8086CPU 當(dāng)前與總線相連，所以在T2T4狀態(tài)，S6總為0，以表示CPU當(dāng)前連在總線上；S5表示中斷允許標(biāo)志位IF的當(dāng)前設(shè)置，IF=1時(shí)，S5為1，否則為0；S4S3用來(lái)指示

13、當(dāng)前正在使用哪個(gè)段寄存器，如表3.3所示。 21精選ppt表3.3 S4與S3組合代表的正在使用的寄存器 S4S3當(dāng)前正在使用的段寄存器00110101ESSSCS 或未使用任何段寄存器DS22精選ppt 3. 控制引腳按其完成功能劃分負(fù)責(zé)中斷： (1) NMI(Non-Maskable Interrupt )：引腳17，非屏蔽中斷請(qǐng)求信號(hào)，輸入，上升沿觸發(fā)。 (2) INTR(Interrupt Request) ：引腳18，可屏蔽中斷請(qǐng)求信號(hào)，輸入，高電平有效。若IF=1，則當(dāng)前指令執(zhí)行完后立即響應(yīng)中斷；若IF=0，則中斷被屏蔽，外設(shè)發(fā)出的中斷請(qǐng)求將不被響應(yīng)。程序員可通過(guò)指令STI或CLI

14、將IF標(biāo)志位置1或清零。 （3）INTA：中斷響應(yīng)信號(hào)，通知外設(shè)，CPU已經(jīng)響應(yīng)該中斷。23精選ppt負(fù)責(zé)協(xié)調(diào) ： (4) CLK(Clock)：引腳19，系統(tǒng)時(shí)鐘，輸入。它通常與8284A時(shí)鐘發(fā)生器的時(shí)鐘輸出端相連。 (5) RESET：引腳21，復(fù)位信號(hào)，輸入，高電平有效。8086/8088要求復(fù)位脈沖寬度不得小于4個(gè)時(shí)鐘周期。復(fù)位后，內(nèi)部寄存器的狀態(tài)如表3.4所示。 (6) READY：引腳22，數(shù)據(jù)“準(zhǔn)備好”信號(hào)線，輸入。CPU在每個(gè)總線周期的T3狀態(tài)對(duì)READY引腳采樣，若為高電平，說(shuō)明數(shù)據(jù)已準(zhǔn)備好；(7) TEST ：引腳23，等待測(cè)試信號(hào)，輸入。當(dāng)CPU執(zhí)行WAIT指令時(shí)，每隔5

15、個(gè)時(shí)鐘周期對(duì)該引腳進(jìn)行一次測(cè)試。若為高電平，CPU就仍處于空轉(zhuǎn)狀態(tài)進(jìn)行等待，直到該引腳變?yōu)榈碗娖?，CPU結(jié)束等待狀態(tài)，執(zhí)行下一條指令，以使CPU與外部硬件同步。24精選ppt表3.4 復(fù)位后內(nèi)部寄存器的狀態(tài) 內(nèi)部寄存器狀 態(tài)標(biāo)志寄存器IPCSDSSSES指令隊(duì)列緩沖器其余寄存器0000H0000HFFFFH0000H0000H0000H空0000H25精選ppt負(fù)責(zé)讀寫(xiě)：(Read)：引腳32，讀控制信號(hào)，輸出。當(dāng)RD=0時(shí)，表示將要執(zhí)行一個(gè)對(duì)存儲(chǔ)器或I/O端口的讀操作。到底是從存儲(chǔ)單元還是從I/O端口讀取數(shù)據(jù)，取決于 (8086)或 M/IO (8088)信號(hào)。 （Write）：控制寫(xiě)，輸出

16、。當(dāng)WR0該引腳為低，CPU發(fā)出寫(xiě)信號(hào)。M/IO：存儲(chǔ)器IO控制選擇信號(hào)。注意：8086與8088區(qū)別26精選ppt (11)BHE/S7(Bus High Enable / Status)：引腳34，高8位數(shù)據(jù)總線允許/狀態(tài)復(fù)用引腳，輸出。BHE在總線周期的T1狀態(tài)時(shí)輸出，當(dāng)該引腳輸出為低電平時(shí)，表示當(dāng)前數(shù)據(jù)總線上高8位數(shù)據(jù)有效。該引腳和地址引腳A0配合表示當(dāng)前數(shù)據(jù)總線的使用情況，如表3.5所示。S7 在8086中未被定義，暫作備用狀態(tài)信號(hào)線。 （12）ALE （Address Latch Enable） ：地址鎖存信號(hào)負(fù)責(zé)地址：27精選ppt表3.5 BHE與地址引腳A0編碼的含義 A0數(shù)

17、據(jù)總線的使用情況0011010116位字傳送(偶地址開(kāi)始的兩個(gè)存儲(chǔ)器單元的內(nèi)容)在數(shù)據(jù)總線高8位(D15D8)和奇地址單元間進(jìn)行字節(jié)傳送在數(shù)據(jù)總線低8位(D7D0)和偶地址單元間進(jìn)行字節(jié)傳送無(wú)效28精選ppt負(fù)責(zé)數(shù)據(jù)： DEN* ， DT/R*DEN*（Data Enable） 數(shù)據(jù)允許，輸出、三態(tài)、低電平有效有效時(shí)，表示當(dāng)前數(shù)據(jù)總線上正在傳送數(shù)據(jù)，可利用他來(lái)控制對(duì)數(shù)據(jù)總線的驅(qū)動(dòng) DT/R*（Data Transmit/Receive）數(shù)據(jù)發(fā)送/接收，輸出、三態(tài)該信號(hào)表明當(dāng)前總線上數(shù)據(jù)的流向高電平時(shí)數(shù)據(jù)自CPU輸出（發(fā)送）低電平時(shí)數(shù)據(jù)輸入CPU（接收）29精選ppt負(fù)責(zé)總線：HOLD，HLDA

18、HOLD總線保持（即總線請(qǐng)求），輸入、高電平有效HLDA（HOLD Acknowledge）總線保持響應(yīng)（總線響應(yīng)），輸出、高電平有效有效表示CPU已響應(yīng)總線請(qǐng)求并已將總線釋放此時(shí)CPU的地址總線、數(shù)據(jù)總線及具有三態(tài)輸出能力的控制總線將全面呈現(xiàn)高阻，使總線請(qǐng)求設(shè)備可以順利接管總線待到總線請(qǐng)求信號(hào)HOLD無(wú)效，總線響應(yīng)信號(hào)HLDA也轉(zhuǎn)為無(wú)效，CPU重新獲得總線控制權(quán)30精選pptMN/MX*(Minimum/Maximum mode control)：引腳33，最小/最大方式控制信號(hào)，輸入。1最小工作方式( MN/接+5V) 所謂最小工作方式，就是系統(tǒng)中只有8086一個(gè)微處理器，是一個(gè)單微處理器

19、系統(tǒng)。在這種系統(tǒng)中，所有的總線控制信號(hào)都直接由8086CPU產(chǎn)生，系統(tǒng)中的總線控制邏輯電路被減到最少。2最大工作方式 (MN/接地) 當(dāng)把8086的33腳時(shí)，這時(shí)的系統(tǒng)處于最大工作方式。最大工作方式是相對(duì)最小工作方式而言的，它主要用在中等或大規(guī)模的8086系統(tǒng)中。在最大方式系統(tǒng)中，總是包含有兩個(gè)或多個(gè)微處理器，是多微處理器系統(tǒng)。其中必有一個(gè)主處理器8086，其他的處理器稱為協(xié)處理器。31精選ppt8086 CPUMX/MNVCC(5 V)ALECLKREADYBHERESETA19 /S6A16 /S3AD15 AD08284A時(shí)鐘發(fā)生器VCC等待狀態(tài)產(chǎn)生器地址鎖存器8282(3片)數(shù)據(jù)收發(fā)器

20、8286(2片)STBOE地址總線ABDENR/DT數(shù)據(jù)總線DBIO/MINTRINTARDWRHOLDHLDA控制總線CBRDY圖3.8 8086最小方式系統(tǒng)結(jié)構(gòu) 32精選pptIntel 8286OE*0，導(dǎo)通 T1 AB T0 ABOE*1，不導(dǎo)通每一位都是一個(gè)雙向三態(tài)門，8位具有共同的控制端8位雙向緩沖器控制端連接在一起，低電平有效可以雙向?qū)ㄝ敵雠c輸入同相33精選pptIntel 8282具有三態(tài)輸出的TTL電平鎖存器STB 電平鎖存引腳OE* 輸出允許引腳每一位都是一個(gè)三態(tài)鎖存器，8個(gè)三態(tài)鎖存器的控制端連在一起34精選ppt8088最小組態(tài)的總線形成AD7 AD0A15 A8A19

21、/S6 A16/S3+5V8088ALE8282STB系統(tǒng)總線信號(hào)A19 A16A15 A8A7 A0D7 D0IO/M*RD*WR*8282STB8282STB8286TOE*MN/MX*IO/M*RD*WR*DT/R*DEN*OE*OE*OE*35精選ppt 3. 8086 最大工作方式及引腳2431的定義 當(dāng)MN/MX接低電平時(shí)，系統(tǒng)工作于多處理器方式?？梢钥闯?，最大方式和最小方式有關(guān)地址總線和數(shù)據(jù)總線的電路部分基本相同。而控制總線的電路部分有很大差別。最小工作方式下，控制信號(hào)可直接從8086/8088 CPU得到，不需要外加電路。最大方式是多處理器工作方式，需要協(xié)調(diào)主處理器和協(xié)處理器的

22、工作。部分引腳需要重新定義，控制信號(hào)不能直接從8086/8088 CPU引腳得到，需要外加8288總線控制器，通過(guò)它對(duì)CPU發(fā)出的控制信號(hào)(S0,S1,S2)進(jìn)行變換和組合，以得到對(duì)存儲(chǔ)器和I/O端口的讀寫(xiě)控制信號(hào)和對(duì)地址鎖存器8282及對(duì)總線收發(fā)器8286的控制信號(hào)，使總線的控制功能更加完善。 36精選ppt8086 CPU5 VCLKREADY0SRESETA19 /S6A16 /S3AD15 AD08284A時(shí)鐘發(fā)生器VCC等待狀態(tài)產(chǎn)生器地址鎖存器8282(3片)數(shù)據(jù)收發(fā)器8286(2片)OE地址總線AB數(shù)據(jù)總線DB控制總線CB1S2S 8288 總線控制器0S1S2SCLKCENAENINTAIOBMRDCMWTCAMWCIORCIOWCAIOWCSTBBHE1TOEMX/MNDENR/DTALE圖3