集成電路工藝制造講座課件

1、集成電路工藝制造自然界和人類社會的一切活動都在產(chǎn)生信息。信息是客觀事物狀態(tài)和運動特征的一種普遍形式，是人類社會、經(jīng)濟活動的重要資源。社會的各個部分通過網(wǎng)絡(luò)系統(tǒng)連接成一個整體，由高速大容量光線和通訊衛(wèi)星群以光速和寬頻帶地傳送信息，從而使社會信息化、網(wǎng)絡(luò)化和數(shù)字化。實現(xiàn)社會信息化的網(wǎng)絡(luò)及其關(guān)鍵部件不管是各種計算機和/或通訊機，它們的基礎(chǔ)都是微電子。微電子：信息社會發(fā)展的基石集成電路的作用小型化價格急劇下降功耗降低故障率降低2020年世界最大的30個市場領(lǐng)域其中與微電子相關(guān)的22個市場：5萬億美元半導(dǎo)體產(chǎn)業(yè)發(fā)展歷史1947第一只晶體管問世1957Fairchild Semiconductors 公司

2、成立（仙童飛索）1958第一塊集成電路問世1961仙童（半導(dǎo)體工藝）和德州儀器公司（電路形式）共同推出了第一顆商用集成電路（雙極型模擬電路）1962TTL邏輯電路問世（雙極型數(shù)字電路）1963仙童公司推出第一塊CMOS集成電路19641英寸硅晶圓出現(xiàn)1965Gordon Moore提出Moores law（摩爾定律）1967專業(yè)半導(dǎo)體制造設(shè)備供應(yīng)商美國應(yīng)用材料公司成立第一個晶體管Bell Labs1948年雙極邏輯電路1960年代ECL 3輸入門Motorola1966年Moore定律1965年4月，Gorden Moore IC能力隨時間按指數(shù)規(guī)律增長 特征尺寸與集成度 性能與功能代的定義為

3、4倍能力， 2年/代至3年/代。來自于： 特征尺寸：0.7x，意味集成度x2。 速度：2x芯片尺寸：1.5x，意味單芯片面積x2成本：單位功能成本0.7x/年單位面積成本大致不變：$4/cm2摩爾定律芯片成本下降單個芯片成本下降圓片尺寸增大特征尺寸與晶圓特征尺寸和技術(shù)節(jié)點特征尺寸越來越小1968Intel成立； NEC制作出日本第一顆IC1973商用的BiCMOS技術(shù)開發(fā)成功19795英寸的硅晶圓出現(xiàn)19858英寸硅晶圓開始使用；1987臺灣臺積電開創(chuàng)專業(yè) IC制造代工模式1988專業(yè) EDA工具開發(fā)商Cadence公司成立.199612英寸硅晶圓出現(xiàn)2000中芯國際IC制造公司（SMIC）在

4、中國大陸成立2002Intel建成首個12英寸生產(chǎn)線半導(dǎo)體產(chǎn)業(yè)發(fā)展歷史 2007年全球半導(dǎo)體廠商 Top 20排名廠商銷售額百萬美元排名廠商銷售額百萬美元1Intel（美）3397311AMD（美）57922Samsung（韓）2013712Qualcomm（美）56033Toshiba（日）1259013NEC（日）55554TI（美）1217214Freescale（美）53495ST（歐）999115Micron（美）49436Hynix（韓）961416Qimonda（歐）41867Renesas日）813717Matsushita（日）39468Sony（日）804018Elpida

5、（日）38369NXP（歐）603819Broadcom（美）373110Infineon（歐）586420Sharp（日）3584數(shù)據(jù)來源：iSuppli 美國7家，日本7家，歐洲4家，亞太2家IC器件特征尺寸的極限原子的大?。簬譇（10-10米）需要幾個原子組成一個器件最終極限可能接近100A或0.01微米越30個硅原子集成度的發(fā)展單管成本0.00000010.0000010.000010.00010.0010.010.1119821985198819911994199720002003200620092012cost： -per-transistorFabrication capital

6、 cost per transistor (Moores law)MOS 晶體管PolysiliconAluminumCMOS工藝現(xiàn)代CMOS工藝雙阱溝槽隔離CMOS工藝Intel Pentium IV電路/版圖設(shè)計集成電路設(shè)計版圖光刻掩膜版制造掩模版（光刻版）包含了要在晶圓硅片上重復(fù)生成的圖形的石英版一套掩模版包含幾十個工藝層的一個或多個管芯的圖形布局、尺標記與容差等應(yīng)服從設(shè)計規(guī)則及光刻工藝設(shè)備的要求掩模版：Mask/ReticleIC制造過程圓片制造工藝流程為什么采用硅材料？歷史的選擇儲量豐富，便宜， 取之不盡，用之不竭二氧化硅性質(zhì)非常穩(wěn)定，絕緣性能極好，且很容易通過熱過程生長禁帶寬度大，

7、工作溫度范圍寬電學和機械性能優(yōu)異單晶硅生長從砂子到硅片硅錠切片硅錠 硅片硅片拋光300mm vs 450mm氧化二氧化硅的主要特性密度： 2.20g/cm3折射率：1.46 （550nm波長）電阻率：與制備方法、雜質(zhì)含量有關(guān)。高溫干氧 1016cm介電強度：106 107 V/cm 102 103 V/um介電常數(shù)：3.9氧化機理氧化反應(yīng)始終發(fā)生在Si/SiO2的界面處氧化層越厚，氧化速率越低氧擴散穿透已有的氧化層與襯底硅反應(yīng)需要更多的時間氧化工藝設(shè)備氧化工藝通常使用氧化爐氧化爐的組成：控制系統(tǒng)，氣體傳輸系統(tǒng)，工藝爐管/工藝腔，裝片系統(tǒng)，排風系統(tǒng)立式氧化爐由于占地面積小、沾污控制好、維護費用低

8、等優(yōu)點廣泛使用精確的溫度控制及溫度均勻性對氧化工藝的成敗至關(guān)重要臥式氧化爐立式氧化爐干氧氧化反應(yīng)方程式：Si + O2 SiO2氧化膜質(zhì)量最好應(yīng)用：柵介質(zhì)、氧化的起始階段缺點：氧化速率慢，難以形成厚膜。濕氧（水蒸汽） 氧化反應(yīng)方程式：Si + 2H2O SiO2 + 2H2在高溫時，H2O 解離為H+和 H-O-與O2相比，H-O-在 SiO2中擴散更快濕氧氧化的速率比干氧氧化快得多摻雜（HCl）氧化HCl用于降低可動離子沾污 廣泛應(yīng)用于柵氧工藝改善硅/二氧化硅界面特性生長速率可提高15%氧化層的應(yīng)用氧化層名稱厚度應(yīng)用自然氧化層15 - 20 A屏蔽氧化層 200 A注入掩蔽氧化層 5000

9、A擴散場氧與 LOCOS3000 - 5000 A隔離墊氧層100 - 200 A緩沖氮化硅應(yīng)力犧牲氧化層 3um 濕法腐蝕干法刻蝕特征尺寸 1 um干法刻蝕濕法腐蝕化學溶液溶解硅片表面的薄膜材料刻蝕后產(chǎn)品是氣體，液體或是可溶解在腐蝕溶液中的物質(zhì)三個基本步驟：腐蝕，清洗，干燥。濕法腐蝕1 反應(yīng)物輸送到硅片表面2 蝕刻劑與硅片表面薄膜發(fā)生選擇性可控制的反應(yīng)3 反應(yīng)副產(chǎn)物離開硅片表面濕法腐蝕的剖面純化學性工藝，各向同性的側(cè)壁形貌，高選擇比不能使用在特征尺寸小于3um的工藝上被干法刻蝕所代替干法刻蝕主要為等離子體刻蝕等離子體中含有高活性自由基和離子自由基具有強烈的氧化性離子具有一定的動能僅利用活性自

10、由基的純化學刻蝕：PE同時進行化學和物理反應(yīng)：RIE目前大部分圖形刻蝕都采用RIE干濕法刻蝕的比較濕法腐蝕干法刻蝕適用范圍特征尺寸大于3um特征尺寸小于3um側(cè)壁形貌各向同性各向同性各向異性，可控腐蝕速率高可控選擇比高可控設(shè)備成本低高產(chǎn)量高（批量處理）可控化學品使用量高低干法刻蝕的三種方式化學(PE，利用活性自由基) 物理(IBE，利用賦能離子) 化學物理(RIE，同時利用活性自由基和離子) 三種刻蝕方式三種方式的比較化學腐蝕RIE物理刻蝕舉例去膠、RP刻蝕等離子體圖形刻蝕氬離子轟擊刻蝕速率高低高，可控低選擇比很好適當，可控很差刻蝕形貌各向同性各向異性，可控各向異性終點控制定時或目檢光學定時常

11、用IC材料的應(yīng)用與腐蝕氣體擴散摻雜最先被采用的半導(dǎo)體摻雜技術(shù)是早期集成電路制造中最重要的技術(shù)之一，高溫爐通稱為“擴散爐”。需在高溫爐中進行需使用二氧化硅作掩膜無法獨立控制結(jié)深和濃度各向同性雜質(zhì)劑量控制精度較差多腔體設(shè)備1300Liter TurboSAA Upper ChamberRough Ceramic PartsFast Cooldown ChamberE-DTCU & Universal DomeVHP+ Dual Arm Robot & High Throughput Software氧化/擴散/CVD/離子注入離子注入摻雜使待摻雜原子（分子）電離；離子在電場中被加速；高速離子射入到

12、半導(dǎo)體中；退火激活雜質(zhì)。注入和擴散比較注入和擴散比較擴散離子注入高溫，硬掩膜低溫，光刻掩膜各向同性雜質(zhì)分布各向異性雜質(zhì)分布不能同時控制雜質(zhì)濃度和結(jié)深能同時控制雜質(zhì)濃度和結(jié)深批處理工藝既有批處理也有單片工藝離子注入系統(tǒng)離子注入CMOS器件薄膜工藝化學氣相淀積 (CVD)外延物理氣相淀積(PVD)濺射蒸發(fā)分子束外延(MBE)其他淀積技術(shù)電鍍旋涂CVD的優(yōu)點：獲得良好的臺階覆蓋可生長多種材料及化合物良好的工藝控制CVD氧化層與熱氧化層熱生長氧來自氣相硅來自襯底氧進入硅中生長氧化層質(zhì)量高CVD氧和硅均來自氣相生成物沉積在襯底表面溫度低于熱生長生長速率高CVD氧化層與熱氧化層熱生長氧來自氣相硅來自襯底氧

13、進入硅中生長氧化層質(zhì)量高CVD氧和硅均來自氣相生成物沉積在襯底表面溫度低于熱生長生長速率高LPCVD臥式爐LPCVD TEOS臺階覆蓋好：對臺階的保形覆蓋淀積后USG密度較低，濕法腐蝕速率 WERR 4（對應(yīng)于熱氧 WERR =1） 750-850C致密后USG密度提高， WERR 2片內(nèi)均勻性好 0.6 %Width/Space = 0.4/0.4; Step Heigth = 0.6 mPECVD更低溫度下的更高淀積速率淀積氣體的射頻感生等離子體薄膜應(yīng)力由射頻控制腔體等離子體清洗PECVD反應(yīng)器1980年代的CMOS IC1990年代的CMOS IC表面形貌類型化學機械拋光（CMP）平坦化技術(shù)：CMP金屬淀積AMAT Endura PVD System鋁金屬化鋁金屬化銅金屬化銅金屬化銅與低k介質(zhì)降低金屬電阻率和金屬層間絕緣介質(zhì)的介電常數(shù)，使得底層金屬可以放置更多連線，可減少金屬層數(shù)凈化的需要空氣中的灰塵顆粒會落在圓片和光刻版上，引起器件缺陷