數(shù)字式相位測(cè)試儀演示文稿

1、數(shù)字式相位測(cè)量設(shè)計(jì)1、系統(tǒng)硬件設(shè)計(jì) 基于FPGA的相位測(cè)量?jī)x，硬件組成包括FPGA、高速DAC以及電壓比較器等部分。其系統(tǒng)硬件結(jié)構(gòu)如圖1所示。該測(cè)量?jī)x由按鍵來(lái)預(yù)置正弦波的頻率及相位。通過(guò)FPGA內(nèi)部的控制模塊來(lái)計(jì)算并產(chǎn)生正弦波所需的頻率控制字和相位控制字，然后將控制字輸入DDS模塊以產(chǎn)生波形數(shù)據(jù)輸出，經(jīng)10位高速DAC 輸出兩路正弦波。在測(cè)相位差時(shí)，將圖1中移相正弦波輸出分為兩路，其中一路直接經(jīng)電壓比較器 LM311整形后輸入測(cè)相模塊；另外一路先通過(guò)被測(cè)電路，然后再經(jīng)電壓比較器整形后輸入測(cè)相模塊，從而得到正弦波經(jīng)被測(cè)電路后產(chǎn)生的相移。圖1 相位測(cè)量?jī)x硬件結(jié)構(gòu)圖由按鍵來(lái)預(yù)置正弦波的頻率及相位計(jì)算

2、并產(chǎn)生正弦波所需的頻率控制字和相位控制字，然后將控制字輸入DDS模塊以產(chǎn)生波形數(shù)據(jù)輸出控制字輸入DDS模塊以產(chǎn)生波形數(shù)據(jù)輸出，經(jīng)10位高速DAC 輸出兩路正弦波一路直接經(jīng)電壓比較器 LM311整形后輸入測(cè)相模塊一路先通過(guò)被測(cè)電路，然后再經(jīng)電壓比較器整形后輸入測(cè)相模塊，從而得到正弦波經(jīng)被測(cè)電路后產(chǎn)生的相移2、基于FPGA的硬件電路設(shè)計(jì)DDS移相信號(hào)源設(shè)計(jì)DDS的基本原理是利用采樣定理，通過(guò)查表法產(chǎn)生波形，本系統(tǒng)的移相信號(hào)發(fā)生模塊如圖2所示。圖2中，加法器與寄存器級(jí)聯(lián)構(gòu)成相位累加器。通過(guò)時(shí)鐘脈沖觸發(fā)相位累加器，從而將頻率控制字不斷累加。相位累加器產(chǎn)生一次溢出，就完成一次周期性的動(dòng)作，這個(gè)周期就是D

3、DS合成信號(hào)的一個(gè)頻率周期。圖2 基于DDS的數(shù)字移相信號(hào)發(fā)生模塊框圖 加法器與寄存器級(jí)聯(lián)構(gòu)成相位累加器相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的相位取樣地址，把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值經(jīng)查找表查出，從而完成相位到幅值的轉(zhuǎn)換將波形存儲(chǔ)器的輸出送到DAC，通過(guò)DAC將數(shù)字量形式的波形幅值轉(zhuǎn)換成合成頻率的模擬波形。PWORD是10位相移控制字，用來(lái)控制正弦信號(hào)輸出的相移量SINROM用來(lái)存放正弦波數(shù)據(jù)，有10位數(shù)據(jù)線和 10位地址線用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的相位取樣地址，把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值經(jīng)查找表查出，從而完成相位到幅值的轉(zhuǎn)換。然后將波形存儲(chǔ)器的輸出送到DAC，通過(guò)DAC

4、將數(shù)字量形式的波形幅值轉(zhuǎn)換成合成頻率的模擬波形。圖2中FWORD是10位頻率控制字；PWORD是10位相移控制字，用來(lái)控制正弦信號(hào)輸出的相移量；SINROM用來(lái)存放正弦波數(shù)據(jù)，有10位數(shù)據(jù)線和 10位地址線。其中數(shù)據(jù)文件是MIF文件（數(shù)據(jù)深度1024,數(shù)據(jù)類(lèi)型為10進(jìn)制數(shù)），可由Matlab生成,存放數(shù)據(jù)的單元采用定制ROM的方法生成 OUT和FOUT都為10位輸出,分別和兩個(gè)高速DAC THS5651相連。 3、控制模塊的生成在產(chǎn)生波形的過(guò)程中,DDS模塊所需的頻率和相位控制字由在FPGA內(nèi)部編寫(xiě)的控制模塊來(lái)給定。控制模塊的頂層原理框圖如圖3所示。圖3 控制模塊頂層原理框圖 B1、C10、D

5、100、P1K分別為頻率步進(jìn)輸入端；PW1、PW10分別為1 ,10相位輸入計(jì)算模塊存放相位控制字的 ROM圖3中，B1、C10、D100、P1K分別為頻率步進(jìn)輸入端；Re為復(fù)位端；PW1、PW10分別為1 ,0；bcout為頻率控制字計(jì)算模塊,完成由頻率步進(jìn)值到二進(jìn)制頻率控制字的轉(zhuǎn)換。cout360為相位輸入計(jì)算模塊,由相位輸入端的脈沖輸入計(jì)算出實(shí)際的移相值（0359 ）。add_data_rom是存放相位控制字的 ROM,其數(shù)據(jù)文件是MIF文件,內(nèi)部360個(gè)地址值分別對(duì)應(yīng)0359,每個(gè)地址中的數(shù)據(jù)為每個(gè)相位值對(duì)應(yīng)的正弦波ROM的地址值。由于正弦波 ROM將一個(gè)波形分成了1024個(gè)點(diǎn),則03

6、59度INROM中的360個(gè)點(diǎn)?？紤]到非整，為了減小移相誤差,提高移相精度，本設(shè)計(jì)中采用分段處理的方法，將360個(gè)地址分成60組。第15、30、45、60組的6個(gè)地址中點(diǎn)與點(diǎn)之間的距離都為3;其余各組前 5點(diǎn)之間的點(diǎn)距為3,第5點(diǎn)與第6點(diǎn)之間的點(diǎn)距為2。 本系統(tǒng)的相位測(cè)量采用由高速時(shí)鐘脈沖測(cè)量?jī)陕凡ㄐ芜^(guò)零點(diǎn)之間距離的方法。相位測(cè)量模塊原理框圖如圖4所示。4、相位測(cè)量模塊設(shè)計(jì)原理圖4 相位測(cè)量模塊原理框圖 A、B為兩路方波輸入，CLK為50MHz時(shí)鐘輸入dfd2塊為下降沿觸發(fā)的2分頻模塊高速計(jì)數(shù)器fb360模塊為倍乘模塊bpsc模塊為分頻模塊xwc為相位差計(jì)數(shù)模塊圖4中，A、B為兩路方波輸入，C

7、LK為50MHz時(shí)鐘輸入，dfd2塊為下降沿觸發(fā)的2分頻模塊。A、B經(jīng)2分頻的目的是使測(cè)相范圍由0 180OR為異或門(mén)，其輸出信號(hào)的脈寬為（b-a）。clxw為一高速計(jì)數(shù)器，通過(guò)25MHz的高頻時(shí)鐘來(lái)計(jì)算（b-a）的長(zhǎng)度。 fb360模塊為倍乘模塊，主要完成（b-a）360的運(yùn)算。bpsc模塊為分頻模塊，將25MHz的時(shí)鐘信號(hào)進(jìn)行（b-a）360倍的分頻，使其輸出信號(hào)脈寬為T(mén)clk（b-a）360（Tclk為25MHz的時(shí)鐘周期）。xwc為相位差計(jì)數(shù)模塊，通過(guò)A相輸入脈沖，計(jì)算Tclk（b- a） 360的長(zhǎng)度，然后完成（b-a）360/a的計(jì)算，進(jìn)而得出相位差值輸出，同時(shí)該模塊還將測(cè)得的相位

8、差值送到數(shù)碼管顯示。在對(duì)該模塊進(jìn)行仿真時(shí)，人為設(shè)定了頻率為10KHz，相位差為72。5、相位測(cè)量模塊設(shè)計(jì)原理6、系統(tǒng)驗(yàn)證調(diào)試在整個(gè)系統(tǒng)的驗(yàn)證中,由外部按鍵通過(guò)控制模塊來(lái)設(shè)定波形的頻率和相位值，并通過(guò)將DDS模塊的輸出端FOUT和POUT外接10位 DAC THS5651來(lái)產(chǎn)生波形。通過(guò)在示波器觀察兩路波形發(fā)現(xiàn)，波形比較穩(wěn)定,頻率與設(shè)定值一致。此外，為了測(cè)量DDS模塊產(chǎn)生的移相是否正確，還人為的通過(guò)相位輸入端設(shè)定相移值，并將參考波形輸出端和移相輸出端輸出的波形經(jīng)整形后，用測(cè)相模塊測(cè)量?jī)陕凡ㄐ蔚南辔徊睿ㄟ^(guò)硬件調(diào)試發(fā)現(xiàn)測(cè)得的相位差與設(shè)定的相位差完全一致，從而證明了該系統(tǒng)是精確、穩(wěn)定的。7、總結(jié) 系

9、統(tǒng)設(shè)計(jì)中還較多采用了同步時(shí)序電路來(lái)實(shí)現(xiàn)各個(gè)進(jìn)程模塊的功能，從而有效避免了電路毛刺現(xiàn)象。此外，在相位測(cè)量模塊中，相位差計(jì)數(shù)塊還帶有鎖存功能，從而有利于輸出的相位差值顯示穩(wěn)定。 Altera FPGA 配置總結(jié)1、根據(jù)FPGA在配置電路中的角色，配置數(shù)據(jù)可以使用3種方式載入到目標(biāo)器件中：（1）FPGA主動(dòng)方式（2）FPGA被動(dòng)方式 （3） JTAG模式 (1) FPGA主動(dòng)方式 由FPGA來(lái)主動(dòng)輸出控制和同步信號(hào)給FPGA的串行配置芯片(EPCS系列)，配置芯片收到命令后，把配置數(shù)據(jù)發(fā)給FPGA，完成配 置過(guò)程；在AS模式下，F(xiàn)PGA必須與AS串行配置芯片配合使用，它與FPGA的接口為四跟信號(hào)線，

10、分別為:串行時(shí)鐘輸入(DCLK),AS控制信號(hào)輸入 (ASDI)，片選信號(hào)(nCS),串行數(shù)據(jù)輸出(DATA)。(2) FPGA被動(dòng)方式 被動(dòng)模式下，由系統(tǒng)的其他設(shè)備發(fā)起并控制配置過(guò)程，這些設(shè)備可以是配置芯片(EPC系列)，或者單板的微處理器、CPLD等。FPGA 在配置過(guò)程中完全處于被動(dòng)地位，只是輸出一些狀態(tài)信號(hào)來(lái)配合配置過(guò)程；在PS模式下，需要配置時(shí)鐘(DCLK)，配置數(shù)據(jù)(DATA0)，配置命令 (nCONFIG)，狀態(tài)信號(hào)(nSTATUS)，配置完成指示(CONF_DONE)這四個(gè)信號(hào)來(lái)完成配置過(guò)程。(3) JTAG模式 使用JTAG進(jìn)行配置可以使用Altera的下載電纜，或者通過(guò)智能

11、主機(jī)模擬JTAG的時(shí)序來(lái)進(jìn)行配置；JTAG接口由四個(gè)必須的信號(hào)TDI、TDO、TMS和TCK，以及一個(gè)可選的TRST構(gòu)成。2、若使用ByteBlasterII下載電纜，支持的配置方式有以下3種：AS方式：對(duì)AS配置芯片(ECPS系列)進(jìn)行編程；PS方式：可以對(duì)FPGA進(jìn)行配置；JTAG方式：可以對(duì)FPGA、CPLD以及Altera配置芯片(EPC系列)編程。 2、若使用ByteBlasterII下載電纜，支持的配置方式有以下3種：AS方式：對(duì)AS配置芯片(ECPS系列)進(jìn)行編程；PS方式：可以對(duì)FPGA進(jìn)行配置；JTAG方式：可以對(duì)FPGA、CPLD以及Altera配置芯片(EPC系列)編程。

12、 JTAG方式各信號(hào)線的作用TCK，TMS，TDI，TDO產(chǎn)生模塊TCK： JTAG配置時(shí)鐘輸入，所有基于JTAG的操作都必須同步于JTAG時(shí)鐘信號(hào)TCK。關(guān)鍵時(shí)序關(guān)系是：TMS和TDI采樣于TCK的上升邊沿，一個(gè)新的 TDO值將于TCK下降邊沿后出現(xiàn)，因此一般情況下JTAG的時(shí)鐘不會(huì)太高。TMS：模式選擇，控制JTAG狀態(tài)轉(zhuǎn)移，同步時(shí)鐘TCK上升沿時(shí)刻TMS的狀態(tài)決定狀態(tài)轉(zhuǎn)移過(guò)程。TDI ：配置數(shù)據(jù)輸入，配置數(shù)據(jù)在TCK的上升沿采樣進(jìn)入數(shù)據(jù)移位寄存器(SDR);TDO：配置數(shù)據(jù)輸出，在TCK的下降沿從移位寄存器移出，輸出數(shù)據(jù)與輸入到TDI的數(shù)據(jù)應(yīng)不出現(xiàn)倒置。3、AS及PS模式下的注意事項(xiàng)PS

13、模式:如果你用電纜線配置板上的FPGA芯片,而這個(gè)FPGA芯片已經(jīng)有配置芯片在板上,那你就必須隔離纜線 與配置芯片的信號(hào)一般平時(shí)調(diào)試時(shí)不會(huì)把配置芯片焊上的,這時(shí)候用纜線下載程序.只有在調(diào)試完成以后,才把程序燒在配置芯片中,然后將芯片焊上.或者配置芯 片就是可以方便取下焊上的那種.這樣出了問(wèn)題還可以方便地調(diào)試. 3、AS及PS模式下的注意事項(xiàng)AS模式下: 用過(guò)一塊板子用的AS下載，配置芯片一直是焊在板子上的，原來(lái)AS方式在用線纜對(duì)配置芯片進(jìn)行下載的時(shí)候，會(huì)自動(dòng)禁止對(duì)FPGA的配置，而PS方式需要電路上隔離。 4、做實(shí)驗(yàn)班注意事項(xiàng)一般在做FPGA實(shí)驗(yàn)板,(如cyclone系列)的時(shí)候,用AS+JT

14、AG方式,這樣可以用JTAG方式調(diào)試,而最后程序已經(jīng)調(diào)試無(wú)誤了后,再用AS模式把程序燒到配置芯片里去,而且這樣有一個(gè)明顯的優(yōu)點(diǎn),就是在AS模式不能下載的時(shí)候,可以利用Quartus自帶的工具生成JTAG模式下可以利用的jic文件來(lái)驗(yàn)證配置芯片是否已經(jīng)損壞。 內(nèi)部?jī)?nèi)核邏輯供電電壓VCCINT為1.2V AMS1085所提供的電流最大可以為3AFPGA電源指標(biāo)和功耗的分析，選用同步降壓變流器LM20154和LM20134作為電源IC。LM201XX是適用于高性能的FPGA、DSP和ASIC的兩款低壓、大電流輸出的高效率的芯片，僅需很少的外圍電路元件就能為FPGA所需的多電源提供有效的電源解決方案。

15、 Protel99 SE高頻PCB設(shè)計(jì)的研究隨著電子技術(shù)的進(jìn)步,PCB(印制電路板)的復(fù)雜程度、適用范圍有了飛速的發(fā)展。從事高頻PCB的設(shè)計(jì)者必須具有相應(yīng)的基礎(chǔ)理論知識(shí),同時(shí)還應(yīng)具有豐富的高頻PCB的制作經(jīng)驗(yàn)。也就是說(shuō),無(wú)論是原理圖的繪制,還是PCB的設(shè)計(jì),都應(yīng)當(dāng)從其所在的高頻工作環(huán)境去考慮,才能夠設(shè)計(jì)出較為理想的PCB。本文主要從高頻PCB的手動(dòng)布局、布線兩個(gè)方面,基于Protel99SE對(duì)在高頻PCB設(shè)計(jì)中的一些問(wèn)題進(jìn)行研究。 1、布局的設(shè)計(jì)Protel99SE 雖然具有自動(dòng)布局的功能,但并不能完全滿足高頻電路的工作需要,往往要憑借設(shè)計(jì)者的經(jīng)驗(yàn),根據(jù)具體情況,先采用手工布局的方法優(yōu)化調(diào)整部

16、分元器件的位置, 再結(jié)合自動(dòng)布局完成PCB的整體設(shè)計(jì)。布局的合理與否直接影響到產(chǎn)品的壽命、穩(wěn)定性、EMC(電磁兼容)等,必須從電路板的整體布局、布線的可通性和 PCB的可制造性、機(jī)械結(jié)構(gòu)、散熱、EMI(電磁干擾)、可靠性、信號(hào)的完整性等方面綜合考慮。1、布局的設(shè)計(jì)一般先放置與機(jī)械尺寸有關(guān)的固定位置的元器件,再放置特殊的和較大的元器件,最后放置小元器件。同時(shí),要兼顧布線方面的要求,高頻元器件的放置要盡量緊湊,信號(hào)線的布線才能盡可能短,從而降低信號(hào)線的交叉干擾等。 1.1 與機(jī)械尺寸有關(guān)的定位插件的放置電源插座、開(kāi)關(guān)、PCB之間的接口、指示燈等都是與機(jī)械尺寸有關(guān)的定位插件。通常,電源與PCB之間的

17、接口放到PCB的邊緣處,并與PCB邊緣要有 3mm5mm的間距;指示發(fā)光二極管應(yīng)根據(jù)需要準(zhǔn)確地放置;開(kāi)關(guān)和一些微調(diào)元器件,如可調(diào)電感、可調(diào)電阻等應(yīng)放置在靠近PCB邊緣的位置,以便于調(diào)整和連接;需要經(jīng)常更換的元器件必須放置在器件比較少的位置,以易于更換。特殊元器件的放置 大功率管、變壓器、整流管等發(fā)熱器件,在高頻狀態(tài)下工作時(shí)產(chǎn)生的熱量較多,所以在布局時(shí)應(yīng)充分考慮通風(fēng)和散熱,將這類(lèi)元器件放置在PCB上空氣容易流通的地方。大功率整流管和調(diào)整管等應(yīng)裝有散熱器,并要遠(yuǎn)離變壓器。電解電容器之類(lèi)怕熱的元件也應(yīng)遠(yuǎn)離發(fā)熱器件,否則電解液會(huì)被烤干,造成其電阻增大,性能變差,影響電路的穩(wěn)定性。特殊元器件的放置 易發(fā)

18、生故障的元器件,如調(diào)整管、電解電容器、繼電器等,在放置時(shí)還要考慮到維修方便。對(duì)經(jīng)常需要測(cè)量的測(cè)試點(diǎn),在布置元器件時(shí)應(yīng)注意保證測(cè)試棒能夠方便地接觸。 特殊元器件的放置 由于電源設(shè)備內(nèi)部會(huì)產(chǎn)生50Hz泄漏磁場(chǎng),當(dāng)它與低頻放大器的某些部分交連時(shí),會(huì)對(duì)低頻放大器產(chǎn)生干擾。因此,必須將它們隔離開(kāi)或者進(jìn)行屏蔽處理。放大器各級(jí)最好能按原理圖排成直線形式,如此排法的優(yōu)點(diǎn)是各級(jí)的接地電流就在本級(jí)閉合流動(dòng),不影響其他電路的工作。輸入級(jí)與輸出級(jí)應(yīng)當(dāng)盡可能地遠(yuǎn)離,減小它們之間的寄生耦合干擾。 特殊元器件的放置 考慮各個(gè)單元功能電路之間的信號(hào)傳遞關(guān)系,還應(yīng)將低頻電路和高頻電路分開(kāi),模擬電路和數(shù)字電路分開(kāi)。集成電路應(yīng)放置在PCB的中央,這樣方便各引腳與其他器件的布線連接。 特殊元器件的放置 電感器、變壓器等器件具有磁耦合,彼此之間應(yīng)采用正交放置,以減小磁耦合。另外,它們都有較強(qiáng)的磁場(chǎng),在其周?chē)鷳?yīng)有適當(dāng)大的空間或進(jìn)行磁屏蔽,以減小對(duì)其他電路的影響。 特殊元器件的放置在 PCB的關(guān)鍵部位要配置適當(dāng)?shù)母哳l退耦電容,如在PCB電源的輸入端應(yīng)接一個(gè)10F100F的電解電容,在集成電路的電源引腳附近都應(yīng)接一個(gè) 左右的瓷片電容。有些電路還要配置適當(dāng)?shù)母哳l或低頻扼流圈,以減小高低頻電路之間的影響。這一點(diǎn)在原理圖設(shè)