PCB內(nèi)部培訓(xùn)資料詳細(xì)

1、PCB設(shè)計(jì)及注意事項(xiàng) 編制: 許燦興 2015-3-30PCB的生產(chǎn)工藝流程 1）工藝流程介紹 2）工藝流程示意圖PCB的設(shè)計(jì) 1)DXP工作環(huán)境介紹 2)PCB設(shè)計(jì)步驟解析PCB的設(shè)計(jì)注意事項(xiàng)PCB生產(chǎn)工藝流程制作流程:雙面板噴錫流程:開料鉆孔沉銅板面電銅線路圖形電鍍蝕刻阻焊字符噴錫成形成品測試FQC FQA 包裝四層噴錫板流程:開料內(nèi)層層壓鉆孔沉銅板面電銅圖形線路圖形電鍍蝕刻阻焊字符噴錫成形成品測試 FQC FQA 包裝0.覆銅基板（Copper Coated Laminate)48*36inch.1.切板48*36inch切成24*18inch.2.內(nèi)層圖形轉(zhuǎn)移貼膜干膜2.內(nèi)層圖形轉(zhuǎn)移曝

2、光生產(chǎn)菲林聚合UV光照射2.內(nèi)層圖形轉(zhuǎn)移顯影未聚合部分被顯影掉2.內(nèi)層圖形轉(zhuǎn)移蝕刻蝕刻掉多余的銅箔2.內(nèi)層圖形轉(zhuǎn)移-去膜去除線路上的干膜3.層壓-疊板銅箔半固化片內(nèi)層芯板3.層壓壓合6層板4.機(jī)械鉆孔機(jī)械鉆孔5.PTH（Plate Through Hole)孔金屬化6.外層圖形轉(zhuǎn)移-貼膜干膜6.外層圖形轉(zhuǎn)移-曝光UV光照射生產(chǎn)菲林未聚合6.外層圖形轉(zhuǎn)移-顯影未聚合部分被溶解掉7.圖形電鍍鍍銅+鍍錫鍍二次銅鍍錫8.外層蝕刻去膜去掉之前聚合的干膜8.外層蝕刻蝕刻去掉多余的銅箔8.外層蝕刻剝錫剝掉線路上的錫9.感光阻焊覆蓋一層綠油同內(nèi)層圖形轉(zhuǎn)移一樣，經(jīng)過覆蓋綠油、曝光、顯影三個步驟10.表面處理覆蓋

3、一層金、銀、錫等2022/8/1724面板管理區(qū)工具欄狀態(tài)欄工作區(qū) PCB設(shè)計(jì)的一般步驟創(chuàng)建一個新項(xiàng)目文件： .PrjPcb 繪制原理圖： .SchDoc檢查原理圖，生成網(wǎng)絡(luò)表 據(jù)網(wǎng)絡(luò)表繪制印制板圖： .PcbDoc檢查PCB圖，無誤后，生成輸出文件 一、創(chuàng)建一個新的PCB項(xiàng)目：設(shè)計(jì)窗口，Pick a Task區(qū)，點(diǎn)Create a new Board Level Design Project 或左下Files面板中，NewBlank Project (PCB) 或頂部菜單File New PCB Project 出現(xiàn)新的項(xiàng)目文件，PCB Project1.PrjPCB File Save P

4、roject As鍵入路徑和文件名XXX.PrjPCB，Save。 2022/8/1727點(diǎn)擊或二、繪制原理圖原理圖設(shè)計(jì)的一般步驟設(shè)置電路圖圖紙大小及版面（依電路復(fù)雜程度）在圖紙上放置設(shè)計(jì)中用到的元器件（元件庫）對上述元器件進(jìn)行布局、布線調(diào)整、成圖檢查、修改、成圖，保存生成網(wǎng)絡(luò)表、元件清單等報(bào)表1、創(chuàng)建一個新的原理圖圖紙F(tuán)ile NewSchematic Sheet：一個名為Sheet1.SchDoc的原理圖圖紙出現(xiàn)在設(shè)計(jì)窗口中，并且原理圖文件夾也自動地添加（連接）到項(xiàng)目。File Save As： 空白原理圖打開，工作區(qū)發(fā)生了變化：新按鈕，新工具欄、新菜單項(xiàng)。現(xiàn)在你就在原理圖編輯器中了。 移

5、動鼠標(biāo)可重新定位工具欄。2022/8/1730File NewSchematic Sheet：2、設(shè)置原理圖選項(xiàng)View Fit Document：使文件全部可視Design Options：設(shè)圖紙大小、方向、顏色等Tools Preferences graphical editing ：設(shè)光標(biāo)形式等。Tools Preferences Default Primitives：勾選Permanent。點(diǎn)OK，這些將應(yīng)用到你的所有原理圖圖紙。 File Save：繪原理圖之前，保存這個圖紙繪制電路圖之前首先要做2022/8/1732標(biāo)準(zhǔn)圖紙自定義圖紙圖紙方向標(biāo)題欄形式顯示參考坐標(biāo)？邊框？圖紙顏色、

6、字體改變光標(biāo)移動步長圖紙格柵距離和可見性自動尋找節(jié)點(diǎn)設(shè)置：點(diǎn)擊designoptionsheet option3、繪制原理圖1）放置原理圖元器件添加元器件庫在元器件庫中找到所需的封裝放置到原理圖中2）連接電路放線：Place Wire放網(wǎng)絡(luò)標(biāo)號：Place Net Lable：相同標(biāo)號網(wǎng)絡(luò)可視為有電氣連接，不真正畫連接線也行2022/8/17334、設(shè)置項(xiàng)目選項(xiàng)檢查原理圖的電氣參數(shù)：DXP將根據(jù)設(shè)置來檢查錯誤，如果有錯誤發(fā)生則會顯示在Messages 面板。設(shè)置錯誤報(bào)告： Project Project Options Error Reporting：設(shè)置設(shè)計(jì)草圖檢查規(guī)則。即什么樣的錯要報(bào)告，

7、以什么形式報(bào)告？報(bào)警？報(bào)錯？或不理睬？修改Report Mode，點(diǎn)擊你要修改的違反規(guī)則旁的Report Mode，并從下拉列表中選擇嚴(yán)格程度。一般使用默認(rèn)設(shè)置。設(shè)置連接矩陣：Project Project Options connection matrix 設(shè)置的是錯誤類型的嚴(yán)格性，這將檢查如引腳間的連接、元件和圖紙輸入。例如，在矩陣圖的右上角找到Input Pin，Uncollected 列相交處是一個黃色的方塊，而這個表示在原理圖中輸入腳懸空時，在項(xiàng)目被編輯時會啟動一個報(bào)警條件。2022/8/1735Project Project OptionsError Reporting：設(shè)置設(shè)計(jì)草

8、圖檢查規(guī)則。即：什么錯報(bào)？怎么報(bào)：報(bào)警？報(bào)錯？或不理睬？使用默認(rèn)設(shè)置！2022/8/1736Project Project Options connection matrix：檢查引腳間的連接、元件和圖紙輸入。使用默認(rèn)設(shè)置！輸入腳懸空時，在項(xiàng)目被編輯時會啟動一個報(bào)警條件。5、編輯項(xiàng)目：檢查原理圖Project Compile Document xx.SchDoc當(dāng)項(xiàng)目被編輯時，任何已經(jīng)啟動的錯誤均將顯示在設(shè)計(jì)窗口下部的Messages面板中。如果你的電路繪制正確，Messages面板應(yīng)該是空白的。如果報(bào)告給出錯誤，則檢查你的電路并確認(rèn)所有的導(dǎo)線和連接是正確的。2022/8/1738編輯檢查項(xiàng)目

9、：Project Compile Document xx.SchDoc：2022/8/1739Message：錯誤顯示Navigate：元件導(dǎo)航：元件列表網(wǎng)絡(luò)導(dǎo)航：網(wǎng)絡(luò)列表 違規(guī)項(xiàng)目列表：message所選項(xiàng)隨即在原理圖中綠色高亮顯示，clear可清除顯示檢查結(jié)果Message 空，則無錯，可往下繼續(xù)；否則據(jù)錯返回檢查，直至message 空!三、繪制PCB板圖建一新空PCB文件并添加到項(xiàng)目 轉(zhuǎn)換原理圖信息 在PCB上放置元件 手工布線或自動布線印制板設(shè)計(jì)基本原則：抗干擾尺寸：合適。太大，成本高，線長阻抗大，易引噪聲；太小，不易散熱，易相鄰干擾；布局：以核心元件為中心，按電路信號流程安排電路單

10、元信號流通好，方向一致；引線連接盡量短；易干擾件不能挨太近；等布線：合適的線寬和線間距；加粗電源線；數(shù)字電路地線構(gòu)成閉環(huán)路；導(dǎo)線拐彎用弧形，忌直角尖角；盡量避免輸入輸出導(dǎo)線平行；等 配去藕電容：電源輸入端接10100U；集成塊不用的輸入管腳不能懸空；電容、晶振等引線不能太長；等各元件間接線不能“交叉”，只能“繞”、“鉆”保證以上的基礎(chǔ)上，還要整體上均勻美觀！布局最重要！1、轉(zhuǎn)換原理圖設(shè)計(jì)信息確認(rèn)與原理圖和PCB關(guān)聯(lián)的所有庫均可用。 將項(xiàng)目中的原理圖信息發(fā)送到目標(biāo)PCB：打開原理圖，點(diǎn)Design Update PCB Engineering Change Order 對話框出現(xiàn)。 點(diǎn)Valid

11、ate Changes：檢查是否所有的改變（加的元件、網(wǎng)絡(luò)等）均有效，若有效，則check欄均“”，否則關(guān)閉對話框，檢查Messages面板并清除所有錯誤。 點(diǎn)Execute Changes：將改變發(fā)送到PCB。完成后，狀態(tài)欄（Done）變?yōu)椤啊?；完成點(diǎn)Close，目標(biāo)PCB打開，而元件也在板子上以準(zhǔn)備放置。如果當(dāng)前視圖不能看見元件，使用熱鍵V、D（查看文檔）。2022/8/1743打開原理圖點(diǎn)Design Update PCB (Multivibrator.PcbDoc) ： Engineering Change Order 對話框出現(xiàn)。 點(diǎn)擊2022/8/1744點(diǎn)擊2022/8/1745

12、Ok!2、設(shè)置PCB文檔及板層參數(shù)在PCB編輯器中有三種類型的層：電氣層：32個信號層16個平面層（內(nèi)部電源）。機(jī)械層：有16個用途的機(jī)械層，用來定義板輪廓、放置厚度，包括制造說明、或其它設(shè)計(jì)需要的機(jī)械說明。特殊層：包括頂層和底層絲印層、阻焊和助焊層、鉆孔層、禁止布線層（用于定義電氣邊界）、多層（用于多層焊盤和過孔）、連接層、DRC錯誤層、柵格層和孔層。選擇Design Layer Stack Manager：顯示板層管理器Layer Stack Manager 對話框。你可以在板層管理器中添加層、刪除層、設(shè)層的參數(shù)，如銅厚和非電參數(shù)都會用在信號完整分析中。點(diǎn)擊OK關(guān)閉對話框。2022/8/1

13、747簡單了解！選擇Design Layer Stack Manager：顯示板層管理器Layer Stack Manager 對話框。3、設(shè)計(jì)檢查規(guī)則當(dāng)在PCB編輯器中工作時，如放置導(dǎo)線、移動元件、或自動布線，PCB編輯器將一直監(jiān)視每一個操作并檢查設(shè)計(jì)是否仍然滿足設(shè)計(jì)規(guī)則。設(shè)計(jì)規(guī)則分為10個類別，并進(jìn)一步分為設(shè)計(jì)類型。設(shè)計(jì)規(guī)則覆蓋了電氣、布線、制造、放置、信號完整要求。重點(diǎn)關(guān)注，其它默認(rèn)！3、設(shè)計(jì)檢查規(guī)則PCB為當(dāng)前文檔時，從菜單選擇Design Rules PCB Rules and Constraints Editor 對話框出現(xiàn)。每一類規(guī)則都顯示在對話框的設(shè)計(jì)規(guī)則面板（左手邊）。雙擊R

14、outing類展開后可以看見有關(guān)布線的規(guī)則。然后雙擊Width顯示寬度規(guī)則為有效。在每個規(guī)則上點(diǎn)擊后，右邊頂部單元顯示規(guī)則范圍（你所要的這個規(guī)則的目標(biāo)），底部單元顯示規(guī)則的約束特性。這些規(guī)則都是默認(rèn)值，或已經(jīng)由板向?qū)г趧?chuàng)建新的PCB文檔時設(shè)置。 如：點(diǎn)擊Width_1規(guī)則顯示它的約束特性和范圍。這個規(guī)則應(yīng)用到整個板。不同網(wǎng)絡(luò)或?qū)ο罂煞謩e設(shè)置不同規(guī)則。例如，整個板所有的導(dǎo)線都必須是某個寬度，而對接地網(wǎng)絡(luò)需要另一個寬度（這個規(guī)則忽略前一個規(guī)則），在接地網(wǎng)絡(luò)上的特殊連接卻需要第三個寬度約束規(guī)則（這個規(guī)則忽略前兩個規(guī)則）。規(guī)則依優(yōu)先權(quán)順序顯示。2022/8/1750電氣規(guī)則：最小線間距？有短路？有沒連

15、的網(wǎng)絡(luò)或連接？布線規(guī)則：線寬？布線規(guī)則？有無優(yōu)先網(wǎng)絡(luò)？線拐彎？過孔尺寸？規(guī)則適用范圍規(guī)則的具體約束特性。這些規(guī)則都是默認(rèn)值，或已經(jīng)由板向?qū)г趧?chuàng)建新的PCB文檔時設(shè)置。 2022/8/1751線寬最大？最??？首選？2022/8/1752布線層：頂層走水平線，底層走垂直線。2022/8/1753導(dǎo)線拐彎處理2022/8/1754當(dāng)你用手工布線或使用自動布線器時，所有的導(dǎo)線均為12mils，除了GND 和12V的導(dǎo)線為25mils!Width右擊并選擇New Rule，點(diǎn)Width_1，在名稱欄12V或GND。點(diǎn)擊Net。點(diǎn)擊All下拉表，選12V點(diǎn)Advanced (Query)，點(diǎn)Query B

16、uilder。 點(diǎn)Or鈕。點(diǎn)下邊PCB Functions類的Membership Checks，雙擊Name單元的InNet。 在Query單元新加的InNet( )的括號中間點(diǎn)一下，在PCB Objects List 類點(diǎn)擊Nets，雙擊GND。Query單元變?yōu)镮nNet(12V) or InNet(GND)。 點(diǎn)擊Check Syntax，點(diǎn)OK。 下邊改為25mil。并當(dāng)你選擇Design Rules面板的其它規(guī)則或關(guān)閉對話框時將予以保存。OK!線寬規(guī)則可分別設(shè)置！ 如普通導(dǎo)線和GND 和12V改時先大后小這個規(guī)則忽略前一個規(guī)則width_14、在PCB中放置元件移動鼠標(biāo)拖動元件，進(jìn)

17、行元件布局：移動旋轉(zhuǎn)排列 拖動時，注意飛線是怎樣與元件連接的，必要時，元件和文字可按X、Y、或SPACEBAR將其旋轉(zhuǎn)90，然后將其定位在板子的邊界以內(nèi)。布局好壞直接影響布通率，所以要反復(fù)斟酌。原則：抗干擾，走線短尺寸小，正確，整齊，均勻美觀。必要時，可使用Protel DXP強(qiáng)大的批量編輯功能來隱藏元件型號（值）。元件可按X、Y、或SPACEBAR將其旋轉(zhuǎn)方向，減少飛線交叉，好走線5、布線自動布線根據(jù)設(shè)置的RULE，運(yùn)行自動布線，Place Interactive Routing。手動布線 根據(jù)信號的特性，電流大小，抗干擾度，RULE設(shè)置等原則進(jìn)行手工布線。不滿意，Tools Un-Rout

18、e All可取消板的布線。 不滿意，Tools Un-Route All可取消板的布線。 滿意，OK 6、檢查PCB板確認(rèn)Design Board Layers，確認(rèn)System Colors 單元的DRC Error Markers 選項(xiàng)旁的Show按鈕被勾選，這樣DRC error markers才會顯示出來。綠色表示有錯誤 Tools Design Rule Check。在Design Rule Checker 對話框已經(jīng)框出了on-line和一組DRC選項(xiàng)。點(diǎn)一個類查看其所有原規(guī)則。 保留所有選項(xiàng)為默認(rèn)值，點(diǎn)擊Run Design Rule Check按鈕。DRC將運(yùn)行，其結(jié)果將顯示在

19、Messages面板。 查看錯誤列表。它列出了在PCB設(shè)計(jì)中存在的所有規(guī)則違反。 雙擊Messages面板中一個錯誤跳轉(zhuǎn)到它在PCB中的位置。 是否勾選2022/8/1761Tools Design Rule Check。2022/8/1762注意：為使改動在原理圖和印制板圖中同步進(jìn)行，不管在那邊改什么內(nèi)容，都可更新到另一邊：原理圖 to（更新） 印制板圖 Design Update PCB 印制板圖 to（更新） 原理圖 Design Update Schematics 2022/8/17637、加淚滴，覆銅，標(biāo)注，GERBER文件輸出加淚滴：ToolsTeardrops覆銅：盡可能多的覆地銅放文字標(biāo)注：placestring查看PCB尺寸，固定孔，定位孔，光學(xué)定位點(diǎn)等位置尺寸是否正確輸出文件（GERBER，BOM，鉆孔，元器件坐標(biāo)文件，元器件位置圖）注意事項(xiàng)高度