模型機實驗報告

1、HUNAN UNIVERSITY課程實驗報告題 目： 模型機 學生姓名 學生學號 專業(yè)班級 思考題：給定一個復合運算式子以及指令碼IR7.5與八位BUS總線對應情況。要求寫出七條指令新的指令碼并寫出復合運算執(zhí)行mif文件。修改模型機電路調試程序以實現(xiàn)復合運算。例：已知A=55H，B=8AH，C=F0H；IR7.5對應BUS8,BUS1,BUS3；寫出(Aplus/B)(/(/CplusB)的mif文件，并在模擬機上實現(xiàn)。答：模擬機電路修改如下：存儲器預設指令重設：RAM地址內容00H04HLDA01H26HB02H80HCOM03H01HSTA04H24H存儲數(shù)據(jù)/B 05H04HLDA06H

2、21HA07H81HADD08H24H/B 09H01HSTA0AH25H存儲數(shù)據(jù)A+/B 0BH04HLDA0CH23HC0DH80HCOM0EH01HSTA0FH26H存儲數(shù)據(jù)/C 10H04HLDA11H22HB12H81HADD13H26H/C14H01HSTA15H27H存儲數(shù)據(jù)/CplusB16H04HLDA17H27H/CplusB18H80HCOM19H01HSTA1AH24H存儲數(shù)據(jù)/(/CplusB) 1BH04HLDA1CH28H/(/CplusB)1DH81HADD1EH25HA+/B 1FH01HSTA20H29H(Aplus/B)(/(/CplusB)計算結果：(A

3、+/B)(/(/C+B)=42HMicrocomputer.vhd代碼中進程ct1，ct2，ct3，ct4功能劃分依據(jù)是什么？ct1：微序列控制器下址跳轉。ct2：實現(xiàn)各種指令，主要集中在實現(xiàn)從存儲器或者寄存器釋放數(shù)據(jù)到總線上。ct3：完成各種指令，從總線上裝載數(shù)據(jù)到相應的存儲器或者寄存器中。ct4：生成下址，判斷下址生成方式，根據(jù)不太那個的方式生成下址。Microcomputer.vhd代碼中如何定義并初始化RAM？type ram is array(0 to 37)of std_logic_vector(7 downto 0); -38*8ramsignalram8:ram:=(x”20”

4、, x”1e”, x”80”, x”40”, x”20”, x”20”, x”1d”, x”c0”, x”20”, x”40”, x”21”, x”20”, x”1f”, x”80”, x”40”, x”22”, x”20”, x”1e”, x”c0”, x”22”, x”80”, x”e0”, x”21”, x”40”, x”23”, x”60”, x”23”, x”a0”, x”00”, x”55”, x”8a”, x”f0”,others=x”00”) initialize ram4Microcomputer.vhd代碼中bus_reg_t2=ram8(conv_integer(ar)與

5、ram8(conv_integer(ar)=r5的含義什么？將ram8存儲器中對應于ar中地址單元的數(shù)據(jù)取出來放到bus_reg_t2寄存器中。將r5寄存器中的數(shù)據(jù)裝載到ram8存儲器對應于ar中地址單元中。Microcomputer.vhd代碼中bus_reg_t2= r5；ram8(conv_integer(ar)=r5可否修改成bus_reg_t2= r5；ram8(conv_integer(ar)= bus_reg_t2？為什么？可以這樣修改，但是不修改更能體現(xiàn)CPU設計的方式。Microcomputer.vhd代碼中bus_reg，bus_reg_t2，bus_reg_t3屬于bus

6、_reg同類的Signal，用途是什么？Bus_reg：一個時序周期后總線上的數(shù)據(jù)。Bus_reg_t2：記錄t2時刻總線上的中間數(shù)據(jù)。Bus_reg_t3：記錄t3時刻總線上的中間數(shù)據(jù)。Microcomputer.vhd代碼中mpc，mpc_t2,，mpc_t3，mpc_t4屬于mpc同類的Signal，用途是什么？Mpc：一個時序周期后微序列控制器的下址。Mpc_t2：記錄絕對地址尋址方式的下址。Mpc_t3：記錄t3時刻的下址，和Mpc_t2相同。Mpc_t4：記錄t4時刻的下址，和mpc_t3相同，同時如果是映射尋址，則修改下址。Microcomputer.vhd代碼中mpc_t2與b

7、us_reg_2信號賦值=有什么值得注意的？Mpc_t2是5位的，bus_reg_t2是8位。Mpc_t2是直接賦值，bus_reg_t2是通過其他的信號量賦值。Microcomputer.vhd代碼中ct2進程中mpc_t2=mpc，ct3進程中有mpc_t3=mpc_t2，ct4進程有mpc_t4=mpc_t3，共同起什么作用？請在代碼中尋找另一個相似例子？保證在mpc出錯時，能及時停在mpc當前地址狀態(tài)，保持前面運行的狀態(tài)，不會擾亂cpu前面的運行結果。T2：bus_reg_t2=bus_reg_t2T3：bus_reg_t3=bus_reg_t2T4：bus_reg=bus_reg_t

8、3實驗日志剛開始做第一個總線數(shù)據(jù)傳輸實驗的時候，照著書做一做就可以完成。做預算期實驗時名明白了這個實驗還是有一定難度的，但是獲益匪淺。剛開始對運算器內部根本不知道是怎樣一回事，通過做這個實驗，明白了計算機中的運算器是怎樣工作的，尤其是知道了不同的運算需要進行不同的編碼。而且需要通過總線才能將數(shù)據(jù)傳到相應的寄存器中，同時寄存器需要裝載信號與輸出信號控制，這樣就不會發(fā)生數(shù)據(jù)在總線上的沖突。存儲器實驗明白了怎樣實現(xiàn)置數(shù)產生地址與計數(shù)產生地址，其中實驗中最難理解的就是，從中讀數(shù)的操作，很多次都將這兩者弄混，結果數(shù)據(jù)發(fā)生混亂。對于運算器實驗和存儲器實驗，因為剛開始像省事，所以都沒有實現(xiàn)下載操作，到會來做數(shù)據(jù)通路的時候就真正后悔了。數(shù)據(jù)通路時延最難的并不是仿真，只要將運算器和存儲器結合起來就好了，但是下載是難點，不僅要考慮到管腳不夠的問題，這一個問題花了很長時間相伴方法去解決。下載操作中