計(jì)算機(jī)接口原理定義

1、1計(jì)算機(jī)系統(tǒng)組成：計(jì)算機(jī)系統(tǒng)由硬件和軟件兩大部分組成。硬件是指物理上存在的各種設(shè)備，如顯示器，機(jī)箱，鍵盤，鼠標(biāo)，硬盤和打印機(jī)等， 是計(jì)算機(jī)進(jìn)行工作的物質(zhì)基礎(chǔ)。軟件是指在硬件系統(tǒng)上運(yùn)行的各種程序，數(shù)據(jù)及有關(guān)資料。一個(gè)完整的計(jì)算機(jī)系統(tǒng)不僅應(yīng)該具備齊全的基本硬件結(jié)構(gòu)，還必須配備功能齊全的基 本軟件系統(tǒng)，后者是為了充分發(fā)揮基本硬件結(jié)構(gòu)中各部分的功能和方便用戶使用計(jì)算機(jī)而編 制的各種程序，一般稱為計(jì)算機(jī)的軟件系統(tǒng)。微型計(jì)算機(jī)的特點(diǎn)和主要性能指標(biāo)有那些除具有運(yùn)算速度快、計(jì)算精度高、有記憶能力和邏輯判斷能力、可自動(dòng)連續(xù)工作等基本 特點(diǎn)以外，還具有功能強(qiáng)、可靠性高、價(jià)格低廉、結(jié)構(gòu)靈活、適應(yīng)性強(qiáng)、體積小、重量輕

2、、 功耗低、使用和維護(hù)方便等。微型計(jì)算機(jī)的性能指標(biāo)與系統(tǒng)結(jié)構(gòu)、指令系統(tǒng)、硬件組成、外部設(shè)備以及軟件配備等有關(guān)。常用的微型計(jì)算機(jī)性能指標(biāo)主要有：字長(zhǎng)、主頻、內(nèi)存容量、指令數(shù)、基本指令執(zhí)行時(shí) 間、可靠性、兼容性、性能價(jià)格比等。2系統(tǒng)總線的構(gòu)成：系統(tǒng)總線是CPU與其他部件之間傳送數(shù)據(jù)，地址和控制信息的公共通道。各個(gè)部件直接 用系統(tǒng)總線相連，信號(hào)通過總線相互傳送。根據(jù)傳送的內(nèi)容的不同可分為如下3種總線：1 ):數(shù)據(jù)總線(data bus, DB)用于CPU與主存儲(chǔ)器，CPU與I/O接口之間傳送 數(shù)據(jù)。數(shù)據(jù)總線一般為雙向總線，其寬度等于計(jì)算機(jī)的字長(zhǎng)。2):地址總線(address bus, AB )用于

3、CPU訪問主存儲(chǔ)器和外部設(shè)備時(shí)傳送相關(guān)的地 址信號(hào)，在計(jì)算機(jī)中，存儲(chǔ)器，輸入/輸出設(shè)備等都有各自的地址，地址總線的寬度決定了CPU的尋址能力。3)控制總線(control bus, CB)用于傳送或接受 CPU與主存儲(chǔ)器及外部設(shè)備之間的控 制信號(hào)或狀態(tài)信號(hào)?？刂菩盘?hào)通過控制總線通往各個(gè)設(shè)備，使這些設(shè)備完成指定的操作。狀態(tài)信號(hào)是各個(gè)設(shè)備發(fā)送到 CPU的信號(hào)。3不同進(jìn)制之間的轉(zhuǎn)換及帶符號(hào)位的原碼，反碼，補(bǔ)碼的表示及轉(zhuǎn)換：計(jì)算機(jī)中的數(shù)據(jù)分為數(shù)值型數(shù)據(jù)和非數(shù)值型數(shù)據(jù)兩類，前者用來表示數(shù)量的大小， 能夠進(jìn)行算術(shù)運(yùn)算等處理操做，后者是字符編碼，在計(jì)算機(jī)中用來描述某種特定的信息。數(shù)值數(shù)據(jù)經(jīng)常用二進(jìn)制、十進(jìn)制

4、、八進(jìn)制和十六進(jìn)制；字符數(shù)據(jù)使用ASCII碼；表示十進(jìn)制數(shù)字用BCD碼。十進(jìn)制整數(shù)轉(zhuǎn)為二進(jìn)制數(shù)：除 2倒取整方法，十進(jìn)制小數(shù)轉(zhuǎn)為二進(jìn)制數(shù)：乘 2順取整方法十進(jìn)制整數(shù)轉(zhuǎn)為十六進(jìn)制數(shù) ：除16倒取余的方法十進(jìn)制小數(shù)轉(zhuǎn)為十六進(jìn)制數(shù)：乘16順取整的方法二進(jìn)制到十進(jìn)制：將二進(jìn)制數(shù)按權(quán)展開即可二進(jìn)制到八進(jìn)制：將 3位二進(jìn)制一組對(duì)應(yīng) 1位八進(jìn)制數(shù)碼八進(jìn)制到二進(jìn)制：將 1位八進(jìn)制數(shù)碼對(duì)應(yīng) 3位二進(jìn)制數(shù)碼十六進(jìn)制與二進(jìn)制間轉(zhuǎn)換與八進(jìn)制與二進(jìn)制間轉(zhuǎn)換類似，只是比例關(guān)系為1位十六進(jìn)制數(shù)碼對(duì)應(yīng)4位二進(jìn)制數(shù)碼.原碼：正數(shù)的符號(hào)位為 0,負(fù)數(shù)的符號(hào)位為1,原碼表示的整數(shù)范圍是-(2人(n-1) -1)+ (2A (n-1

5、) -1),八位二進(jìn)制原碼表示的范圍是-127+127,十六位二進(jìn)制原碼的表示范圍是-3276732767.。反碼：對(duì)帶符號(hào)數(shù)來說，正數(shù)的反碼與其原碼相同，負(fù)數(shù)的反碼為其原碼除符號(hào)位以外的各位按位取反。補(bǔ)碼：正數(shù)的補(bǔ)碼與其原碼相同，負(fù)數(shù)的補(bǔ)碼為其反碼在最低位加1。補(bǔ)碼表示的整數(shù)范圍是-(2人(n-1)+ (2人(n-1) -1), 8進(jìn)制補(bǔ)碼的整數(shù)范圍是 -128+127, 16進(jìn)制補(bǔ)碼的整 數(shù)范圍是-32768+32767.典型微處理器典型微處理器的主要性能指標(biāo)：1)主頻，外頻，倍頻2)內(nèi)存總線速度3)擴(kuò)展總線速度4)地址總線寬度5)數(shù)據(jù)總線寬度6)高速緩存Intel8086微處理器的內(nèi)，外

6、部結(jié)構(gòu)特性：8086CPU具有 20條地址線，可直接尋址1MB 容量的內(nèi)存空間，在訪問 I/O端口時(shí)，使用地址線16條，最多可尋址64K 個(gè)I/O端口。8086微處理器是典型的16位微處理器，HMOS工藝制造，集成了 2.9萬只晶體管，使用單 一的+5V電源，有16根數(shù)據(jù)線和20根地址線；通過其16位的內(nèi)部數(shù)據(jù)通路與設(shè)置指令預(yù) 取隊(duì)列的流水線結(jié)構(gòu)結(jié)合起來而獲得較高的性能。8086微處理器內(nèi)部安排了兩個(gè)邏輯單元，即執(zhí)行部件EU和總線接口部件 BIU。EU主要負(fù)責(zé)指令譯碼、執(zhí)行和數(shù)據(jù)運(yùn)算，包括計(jì)算有效地址；BIU主要完成計(jì)算物理地址、從內(nèi)存中取指令、實(shí)現(xiàn)指令規(guī)定的讀 /寫存儲(chǔ)器或外部設(shè)備等信息傳輸

7、類操作8086CPU中的指令隊(duì)列的作用是預(yù)取指令 ，其長(zhǎng)度是 6字節(jié)CPU有14個(gè)內(nèi)部寄存器，可分為 3大類：通用寄存器、控制寄存器和段寄存器。通用寄存器是一種面向寄存器的體系結(jié)構(gòu)，操作數(shù)可以直接存放在這些寄存器中，既可減少訪問存儲(chǔ)器的次數(shù)，又可縮短程序的長(zhǎng)度，提高了數(shù)據(jù)處理速度，占用內(nèi)存空間少。控制寄存器包括指令指針寄存器IP和標(biāo)志寄存器FLAG : IP用來指示當(dāng)前指令在代碼段的偏移位置；FLAG用于反映指令執(zhí)行結(jié)果或控制指令執(zhí)行的形式。為了實(shí)現(xiàn)尋址1MB存儲(chǔ)器空間，8086CPU將1MB的存儲(chǔ)空間分成若干個(gè)邏輯段進(jìn)行管理，4個(gè)16位的段寄存器來存放每一個(gè)邏輯段的段起始地址。8086的標(biāo)志

8、寄存器分為 6個(gè) 狀態(tài)_標(biāo)志位和 3個(gè) 捽制 標(biāo)志位，它們各自的含義和 作用是什么？標(biāo)志寄存器各標(biāo)志位的含義和作用如下表：表2-1標(biāo)志寄存器FLAG中標(biāo)志位的含義和作用標(biāo)志位含義作用CF進(jìn)位標(biāo)志CF=1,指令執(zhí)行結(jié)果在最高位上產(chǎn)生一個(gè)進(jìn)位或借位；CF=0,則無進(jìn)位或借位產(chǎn)生PF奇偶標(biāo)志PF=1,結(jié)果低8位含偶數(shù)個(gè)1; PF=0,表示結(jié)果低8位含奇數(shù)個(gè)1AF輔助進(jìn)位標(biāo)志AF=1 ,運(yùn)算結(jié)果的低4位產(chǎn)生了一個(gè)進(jìn)位或借位；AF=0 ,則無此進(jìn)位或借位ZF零標(biāo)志ZF=1 ,運(yùn)算結(jié)果為零；ZF=0,則運(yùn)算結(jié)果不為零SF符號(hào)標(biāo)志SF=1 ,運(yùn)算結(jié)果為負(fù)數(shù)；SF=0,則結(jié)果為正數(shù)OF溢出標(biāo)志OF=1,帶符號(hào)

9、數(shù)在進(jìn)行運(yùn)算時(shí)產(chǎn)生了溢出；OF=0,則無溢出TF陷阱標(biāo)志TF=1 , 8086CPU處于單步工作方式； TF=0, 8086CPU正常執(zhí)行程序IF中斷允許標(biāo)志IF=1 ,允許CPU接受外部從INTR引腳上發(fā)來的可屏蔽中斷請(qǐng)求信號(hào)；IF=0 ,則禁止接受可屏蔽中斷請(qǐng)求DF方向標(biāo)志DF=1 ,字符串操作指令按遞減的順序?qū)ψ址M(jìn)行處理；DF=0,字符串操作指令按遞增的順序進(jìn)行處理8086的存儲(chǔ)器采用 奇偶存儲(chǔ)體 結(jié)構(gòu)，數(shù)據(jù)在內(nèi)存中的存放規(guī)定是低字節(jié)存放在低地址中，高字節(jié)存放在高地址中，以低地址為字的地址，規(guī)則字是指低字節(jié)地址為偶地址的字，非規(guī)則字是指 低字節(jié)的地址為奇地址的字。尋址方式與指令系統(tǒng)指

10、令系統(tǒng)：計(jì)算機(jī)所能執(zhí)行的全部指令系統(tǒng)，指令系統(tǒng)四級(jí)計(jì)算機(jī)硬件與軟件之間的橋 梁，是匯編語言程序設(shè)計(jì)的基礎(chǔ)。機(jī)器指令：指令以二進(jìn)制編碼的形式放在存儲(chǔ)器中，用二進(jìn)制編碼形式表示的指令稱為機(jī)器指令。CPU可以直接識(shí)別機(jī)器指令。計(jì)算機(jī)中的指令由操作碼字段和操作數(shù)字段組成。操作碼：要完成的操作。操作數(shù)：參與操作的對(duì)象。尋址：尋找操作數(shù)或操作數(shù)地址的過程。尋址方式：指令中給出的找到操作數(shù)或操作數(shù)地址采用的方式。8086指令系統(tǒng)的尋址方式：8086指令系統(tǒng)的尋址方式主要有立即數(shù)尋址、寄存器尋址、存儲(chǔ)器尋址和I/O端口尋址。其中，存儲(chǔ)器尋址可進(jìn)一步分為直接尋址、寄存器間接尋址、寄存器相對(duì)尋址、基址變址尋址、相

11、對(duì)基址變址尋址；I/O端口指令I(lǐng)N和OUT使用的端口尋址方式有直接尋址和間 接尋址。、尋址方式：邏輯地址：表示為段地址：偏移地址，書寫程序時(shí)用到，一個(gè)存儲(chǔ)單元可對(duì)應(yīng)出多個(gè)邏輯地址；偏移地址：是某一存儲(chǔ)單元距離所在邏輯段的開始地址的字節(jié)個(gè)數(shù)。有效地址：是指令中計(jì)算出的要訪問的存儲(chǔ)單元的偏移地址。物理地址：是 CPU訪問存儲(chǔ)器時(shí)用到的 20位地址，是存儲(chǔ)單元的唯一的編號(hào)。物理地址計(jì)算公式：物理地址=段地址X 10H+有效地址（或偏移地址）物理地址：PA= (DS) * 10H + EAMOV AX , 21H立即尋址，源操作數(shù)直接放在指令中MOV AX , BX寄存器尋址，源操作數(shù)放在寄存器 BX

12、中MOV AX , 1000H直接尋址，EA = 1000H , PA = (DS) X10H+EA = 2000H X 10H + 1000H = 21000HMOV AX , VAL直接尋址，EA = V AL = 0050H , PA = (DS) X10H + EA = 2000Hx 10H + 0050H = 20050HMOV AX , BX寄存器間接尋址，EA = (BX) = 0100H , PA = (DS) X10H+EA = 2000H X10H+ 0100H =20100HMOV AX , ES: BX寄存器間接尋址，EA = (BX) = 0100H , PA = (

13、ES) X10H+EA = 2100Hx 10H + 0100H =21100HMOV AX , BP寄存器間接尋址，EA = (BP) = 0010H ,PA =(SS)X 10H+ EA = 1500H X 10H + 0010H = 15010HMOV AX , SI寄存器間接尋址，EA = (SI) = 00A0H , PA = (DS) X 10H + EA = 2000H X10H + 00A0H =200A0HMOV AX , BX+10相對(duì)寄存器尋址，EA = (BX) +10D = 0100H +000AH= 010AH , PA = (DS) X10H + EA =2000

14、H X 10H + 010AH = 2010AHMOV AX , VALBX相對(duì)寄存器尋址，EA = (BX) + VAL= 0100H +0050H= 0150H , PA = (DS) X10H + EA =2000H X 10H + 0150H = 20150HMOV AX , BXSI基址變址尋址， EA = (BX) + (SI) = 0100H + 00A0H = 01A0H , PA = (DS) X10H+EA =2000H X 10H + 01A0H = 201A0HMOV AX , VALBXSI相對(duì)基址變址尋址，EA = (BX) + (SI) + VAL= 0100H

15、+ 00A0H + 0050H = 01F0H , PA=(DS) X10H+EA = 2000Hx 10H + 01F0H = 201F0H8086指令系統(tǒng)：MOV傳送指令：把原操作數(shù)src傳送到目的操作數(shù) dst,目的操作數(shù)不允許用立即數(shù)尋址，也不允許CS寄存器，源操作數(shù)和目的操作數(shù)和目的操作數(shù)不能同時(shí)為存儲(chǔ)器操作數(shù)，兩個(gè)段 寄存器之間不允許直接傳送數(shù)據(jù)。PUSH/POP堆棧操作數(shù)： 入棧指令格式：PUSH srcSP ( SP) -2 (SP) ( src) 出棧指令格式：POP detdst ( (SP)(SP) ( SP) +2算術(shù)運(yùn)算類指令：ADD dst , src 字/字節(jié)加法

16、指令A(yù)DC dst, src 字/字節(jié)帶進(jìn)位加法INC dst字/字節(jié)加1SUB dst, src 減法(字節(jié)/字)SBBdst, src帶借位減法(字節(jié)/字)CMPdst, src 比較MUL src 不帶符號(hào)位乘法(字節(jié)/字)IMUL src 帶符號(hào)位乘法(字節(jié)/字)DIV src不帶符號(hào)位除法(字節(jié)/字)IDIV src 帶符號(hào)位除法(字節(jié)/字)CBW字節(jié)擴(kuò)展CWD字?jǐn)U展匯編語言匯編語言源程序應(yīng)該由若干個(gè)邏輯段組成，可以有若干個(gè)數(shù)據(jù)段、 代碼段、堆棧段和附加數(shù)據(jù)段，至少要有一個(gè)代碼段。各段的作用如下：(1)代碼段用來存放程序和常數(shù)。(2)數(shù)據(jù)段用于數(shù)據(jù)的保存。(3)堆棧段用于保護(hù)數(shù)據(jù)，尤

17、其在子程序調(diào)用、中斷過程中進(jìn)行現(xiàn)場(chǎng)信息保護(hù)。(4)附加數(shù)據(jù)段用于數(shù)據(jù)的保存。語句標(biāo)號(hào)和變量應(yīng)具備的 3種屬性：段屬性、偏移屬性和類型屬性。宏與子程序兩者的相同之處在于都是用來處理在編程過程中多次使用的功能程序的方法，兩者均能簡(jiǎn)化源程序。兩者的區(qū)別在于：(1)宏調(diào)用通過宏指令名進(jìn)行，匯編時(shí)，隨時(shí)調(diào)用隨時(shí)展開，并不簡(jiǎn)化目標(biāo)程序；子程序調(diào)用是在程序執(zhí)行期間執(zhí)行CALL指令，代碼只在目標(biāo)程序中出現(xiàn)一次，所以也簡(jiǎn)化了目標(biāo)程序。(2)宏調(diào)用時(shí)的參數(shù)由匯編程序通過實(shí)參轉(zhuǎn)換成形參的方式傳遞，具有很大的靈活性。宏定義中允許設(shè)置若干形式參數(shù)代替數(shù)值、指令、寄存器、各種字符串等。宏調(diào)用時(shí)可用程序所需要的實(shí)際參數(shù)來替

18、換，使編程人員感覺非常靈活；而子程序的參數(shù)傳遞要麻煩得多。(3)宏調(diào)用在匯編時(shí)完成， 不需要額外的時(shí)間開銷；子程序調(diào)用和子程序返回都需要時(shí)間，還涉及堆棧操作。故若優(yōu)先考慮速度，用宏指令；若優(yōu)先考慮存儲(chǔ)空間，用子程序?？偩€技術(shù)微機(jī)總線一般有內(nèi)部總線，系統(tǒng)總線和外部總線。內(nèi)部總線是微機(jī)內(nèi)部各外圍之間的總線，用于芯片一級(jí)的互聯(lián)，系統(tǒng)總線是微機(jī)中各插件板與系統(tǒng)板之間的總線，用于插件板一級(jí)的互聯(lián)，外部總線是微機(jī)和外部設(shè)備之間的總線，微機(jī)作為一種設(shè)備通過該總線和其他設(shè)備進(jìn)行信息與數(shù)據(jù)交換，用于設(shè)備一級(jí)的互聯(lián)?？偩€性能及標(biāo)準(zhǔn)總線的特性1）機(jī)械特性2）電氣特性3）功能特性4） 時(shí)間特性總線的性能指標(biāo)：1）總線

19、寬度：指可以同時(shí)傳送的二進(jìn)制數(shù)據(jù)的位數(shù)，即數(shù)據(jù)總線的根數(shù)，EISA總線寬度為16位，PCI為32位，PCI 2可達(dá)64位。（2）數(shù)據(jù)傳輸率 Mb/s：又稱總線帶寬，是指在單位時(shí)間內(nèi)總線上可傳送的數(shù)據(jù)總量，用每秒最大傳送數(shù)據(jù)量衡量。數(shù)據(jù)傳輸率=總線頻率* （總線寬度/8位）（3）總線頻率（4）時(shí)鐘同步/異步（5）總線復(fù)用（6）總線控制方法；（7）擴(kuò)展板尺寸；（8）其它指標(biāo)等。系統(tǒng)總線：ISA總線：ISA總線的數(shù)據(jù)傳送速率最快為8MB/S ,地址總線寬度為 24位，可以支持16 MB的內(nèi)存?？偩€中的地址、數(shù)據(jù)線采用非多路復(fù)用形式，使系統(tǒng)的擴(kuò)展設(shè)計(jì)更為簡(jiǎn)便，可供選擇的ISA插件卡品種也較多。 前62

20、引腳的信號(hào)分為地址線、數(shù)據(jù)線、控制線、狀態(tài)線、輔助線與電源等 5類，新增加的 36引腳插槽信號(hào)擴(kuò)展了數(shù)據(jù)線、地址線、存儲(chǔ)器和I/O設(shè)備的讀寫控制線、中斷和DMA控 制線、電源和地線等。ISA總線由 舊M公司推出，已經(jīng)成為8位和16位數(shù)據(jù)傳輸總線的工業(yè)標(biāo)準(zhǔn)是早期比較有代 表性的總線。PCI總線：1）線性突發(fā)傳輸；（2）支持總線主控方式和同步操作； （3）獨(dú)立于處理器；（4）即 插即用；（5）適合于各種機(jī)型；（6）多總線共存；（7）預(yù)留發(fā)展空間；（8）數(shù)據(jù)線和地址線 復(fù)用結(jié)構(gòu)，節(jié)約線路空間，降低設(shè)計(jì)成本。PCI總線結(jié)構(gòu)與ISA總線結(jié)構(gòu)的不同：典型PCI系統(tǒng)允許在一個(gè)總線中插入32個(gè)物理部件，每一個(gè)

21、物理部件可含有最多8個(gè)不同的功能部件。處理器與 RAM位于主機(jī)總線上，具有 64位數(shù)據(jù)通道和更寬以及更高的運(yùn)行 速度。指令和數(shù)據(jù)在 CPU和RAM之間快速流動(dòng)，然后把數(shù)據(jù)交給PCI總線。PCI負(fù)責(zé)將數(shù)據(jù)交給PCI擴(kuò)展卡或設(shè)備。驅(qū)動(dòng) PCI總線的全部控制由 PCI橋?qū)崿F(xiàn)。ISA總線構(gòu)成的微機(jī)系統(tǒng)中，內(nèi)存速度較快時(shí)通常采用將內(nèi)存移出ISA總線并轉(zhuǎn)移到自己的專用總線一內(nèi)存總線上的體系結(jié)構(gòu)。ISA總線以擴(kuò)展插槽形式對(duì)外開放，磁盤控制器、顯示卡、聲卡、打印機(jī)等接口卡均可插在8MHz、8/16位ISA總線插槽上，以實(shí)現(xiàn) ISA支持的各種外設(shè)與CPU的通信。USB總線：特點(diǎn)：使用方便，速度加快，連接靈活，獨(dú)

22、立供電，支持多媒體USB總線的特性：電氣特性，機(jī)械特性，USB提供的四種數(shù)據(jù)傳輸類型。（1）控制傳輸方式：雙向傳輸，傳輸?shù)氖强刂菩盘?hào)。（2）同步傳輸方式：提供確定帶寬和時(shí)間間隔。（3）中斷傳輸方式：用于定時(shí)查詢?cè)O(shè)備是否有中斷數(shù)據(jù)要傳輸。（4）批量傳輸方式：應(yīng)用在大量傳輸和接收數(shù)據(jù)上，同時(shí)又沒有帶寬和時(shí)間間隔的要求IEEE 1394 總線：IEEE 1394是一種新型的高速串行總線。特點(diǎn)：可達(dá)到較高的傳輸速率；總線采用同步傳輸模式和異步傳輸模式；可實(shí)現(xiàn)即插即用并支持熱插拔等。它的應(yīng)用范圍主要是那些帶寬要求超過100KB/S的硬盤和視頻外設(shè)。IEEE 1394總線通過一根1394橋接器與計(jì)算機(jī)的外

23、部設(shè)備相連，把各設(shè)備當(dāng)作寄存器或內(nèi) 存，采用內(nèi)存編址方法，因而可以進(jìn)行處理器到內(nèi)存的直接傳輸?？偩€周期：8086CPU經(jīng)外部總線對(duì)存儲(chǔ)器或I/O端口進(jìn)行一次信息的輸入或輸出過程所需要的時(shí)間，稱為總線周期。 8086CPU的讀/寫總線周期通常包括 T1、T2、T3、T4狀態(tài)4個(gè)時(shí)鐘周 期。在高速的CPU與慢速的存儲(chǔ)器或I/O接口交換信息時(shí)，為了防止丟失數(shù)據(jù)，會(huì)由存儲(chǔ)器或 外設(shè)通過READY信號(hào)線，在總線周期的T3和T4之間插入1個(gè)或多個(gè)必要的等待狀態(tài) TW , 用來進(jìn)行必要的時(shí)間補(bǔ)償。在BIU不執(zhí)行任何操作的兩個(gè)總線周期之間會(huì)出現(xiàn)空閑狀態(tài)TI存儲(chǔ)器系統(tǒng)：存儲(chǔ)器的分類：1）按存儲(chǔ)介質(zhì)：半導(dǎo)體存儲(chǔ)器

24、，磁表面存儲(chǔ)器，光表面存儲(chǔ)器2）按讀/寫功能：只讀存儲(chǔ)器（ROM）,隨機(jī)存儲(chǔ)器（RAM ）3）按作用分類：主存儲(chǔ)器，輔助存儲(chǔ)器，高速緩存存儲(chǔ)器存儲(chǔ)器的常用性能指標(biāo)：存儲(chǔ)容量，存取速度，價(jià)格，隨機(jī)存取存儲(chǔ)器（RAM ）:動(dòng)態(tài)RAM是利用電容存儲(chǔ)電荷的原理來保存信息的，由于電容會(huì)泄漏放電，所以，為保持 電容中的電荷不丟失，必須對(duì)動(dòng)態(tài)RAM不斷進(jìn)行刷新。DRAM的刷新常采用兩種方法： 一是利用專門的 DRAM控制器實(shí)現(xiàn)刷新控制， 如Intel 8203 控制器；二是在每個(gè) DRAM芯片上集成刷新控制電路，使存儲(chǔ)器件自身完成刷新，如 Intel 2186/2187。存儲(chǔ)器的擴(kuò)展與尋址：若用4KX1位白

25、RAM芯片組成16Kx 8位的存儲(chǔ)器，需要多少芯片？A19A0地址線中哪些參與片內(nèi)尋址？哪些作為芯片組的片選信號(hào)？【解答】（16KX8位）/（4KX1位）=32片每8片一組，分成4組。每組的存儲(chǔ)容量為 4KB = 212B,片內(nèi)尋址需要12位地址線，即 A11A0; 4組芯片可用2位地址線進(jìn)行區(qū)分， 即可用A13A12做片選信號(hào)，A19A14可浮 空或做其他用途。4.11若用2114芯片組成2KB RAM ,地址范圍為 3000H37FFH ,問地址線應(yīng)如何連接？（假設(shè)CPU有16條地址線、8條數(shù)據(jù)線）【解答】2114芯片單片容量為1KX4位，組成2KX8位RAM需要：（2KX8 位）/ （1

26、KX4 位）=4 片每2片一組，分成2組。每組的存儲(chǔ)容量為 1KB = 210B ,片內(nèi)尋址需要10位地址線。對(duì)應(yīng) 的地址范圍為 3000H-37FFH = 00000B - 11111B ,可見,CPU的16條地址線中 A9A0用于 片內(nèi)尋址，A10用做片選信號(hào)，A13A12接高電平，A15A14、A11接地。高速緩存：Cache存儲(chǔ)空間較小而存取速度很高，位于CPU和主存之間，用來存放 CPU頻繁使用的指令和數(shù)據(jù)，可以減少存儲(chǔ)器的訪問時(shí)間，所以能提高整個(gè)處理機(jī)的性能。輸入輸出接口技術(shù)：I/O端口的編址方式：I/O端口有兩種編址方式：統(tǒng)一編址方式是將I/O端口與內(nèi)存單元統(tǒng)一起來進(jìn)行編號(hào)。該方

27、式優(yōu)點(diǎn)是不需要專門的I/O指令，對(duì)I/O端口操作的指令類型多；缺點(diǎn)是端口要占用部分存儲(chǔ)器的地址空間，不容 易區(qū)分是訪問存儲(chǔ)器還是外部設(shè)備。獨(dú)立編址的端口單獨(dú)構(gòu)成 I/O地址空間，不占用存儲(chǔ)器地址。 優(yōu)點(diǎn)是地址空間獨(dú)立，控 制電路和地址譯碼電路簡(jiǎn)單， 采用專用的I/O指令，使得端口操作的指令在形式上與存儲(chǔ)器 操作指令有明顯區(qū)別，程序容易閱讀；缺點(diǎn)是指令類別少，一般只能進(jìn)行傳送操作。輸入/輸出的數(shù)據(jù)傳送方式：無條件傳送方式主要用于對(duì)簡(jiǎn)單外設(shè)進(jìn)行操作，或者外設(shè)的定時(shí)是固定的或已知的場(chǎng) 合。條件傳送方式主要用于不能保證輸入設(shè)備總是準(zhǔn)備好了數(shù)據(jù)或者輸出設(shè)備已經(jīng)處在可 以接收數(shù)據(jù)的狀態(tài)。中斷控制方式主要用

28、于需要提高CPU利用率和進(jìn)行實(shí)時(shí)數(shù)據(jù)處理的情況。DMA控制方式主要用于快速完成大批的數(shù)據(jù)交換任務(wù)?？删幊藾MA控制器8237A8237A DMA控制器的兩種工作狀態(tài)及其工作特點(diǎn)：一種是系統(tǒng)總線的主控者，這是它工作的主方式。在取代CPU控制DMA傳送時(shí)，它應(yīng)提供存儲(chǔ)器的地址和必要的讀寫控制信號(hào)，數(shù)據(jù)是在I/O設(shè)備與存儲(chǔ)器之間通過數(shù)據(jù)總線直接傳遞；另一種是在成為主控者之前，必須由CPU對(duì)它編程以確定通道的選擇、數(shù)據(jù)傳送的模式、存儲(chǔ)器區(qū)域首地址、傳送總字節(jié)數(shù)等。在 DMA傳送之后，也有可能由 CPU讀 取DMA控制器的狀態(tài)。這時(shí)8237A如同一般I/O端口設(shè)備一樣，是系統(tǒng)總線的從設(shè)備，這 是8237

29、A工作的從方式。8237A進(jìn)行DMA數(shù)據(jù)傳送時(shí)的傳送方式：?jiǎn)巫止?jié)傳送方式、數(shù)據(jù)塊傳送方式、請(qǐng)求傳送方式、級(jí)聯(lián)方式。8237A有四個(gè)獨(dú)立的DMA通道，每個(gè)通道都各有 4個(gè)16位的寄存器：基地址寄存器， 基字節(jié)寄存器，當(dāng)前地址寄存器和當(dāng)前字節(jié)寄存器。另外，8237A內(nèi)部還有這4個(gè)通道共用的工作方式寄存器，命令寄存器，狀態(tài)寄存器，請(qǐng)求寄存器，屏蔽寄存器和暫存寄存器等。 中斷技術(shù)：中斷：中斷是指CPU在正常執(zhí)行程序時(shí)，由于內(nèi)部 /外部時(shí)間或程序的預(yù)先安排引起CPU暫時(shí)終止執(zhí)行現(xiàn)行程序，轉(zhuǎn)而去執(zhí)行請(qǐng)求 CPU為其服務(wù)的服務(wù)程序， 待該服務(wù)程序執(zhí)行完畢，又能自動(dòng)返回到被中斷的程序繼續(xù)執(zhí)行的過程。常見的中斷

30、源有：一般的輸入 /輸出設(shè)備請(qǐng)求中斷；實(shí)時(shí)時(shí)鐘請(qǐng)求中斷；故障源；數(shù)據(jù) 通道中斷和軟件中斷。CPU響應(yīng)中斷的條件：若為非屏蔽中斷請(qǐng)求，則CPU執(zhí)行完現(xiàn)行指令后，就立即響應(yīng)中斷。CPU若要響應(yīng)可屏蔽中斷請(qǐng)求，必須滿足以下三個(gè)條件： 無總線請(qǐng)求； CPU 允許中斷； CPU執(zhí)行完現(xiàn)行指令。微機(jī)系統(tǒng)的中斷處理過程：(1)中斷請(qǐng)求：外設(shè)需要進(jìn)行中斷處理時(shí)，向CPU提出中斷請(qǐng)求。(2)中斷響應(yīng)：CPU執(zhí)行完現(xiàn)行指令后，就立即響應(yīng)非屏蔽中斷請(qǐng)求?？善帘沃袛嗾?qǐng) 求，CPU若要響應(yīng)必須滿足三個(gè)條件。(3)中斷處理：保護(hù)現(xiàn)場(chǎng)、開中斷、中斷服務(wù)。(4)中斷返回：CPU執(zhí)彳T IRET中斷返回指令時(shí)，自動(dòng)把斷點(diǎn)地址從堆棧中彈出到CS和IP中，原來的標(biāo)志寄存器內(nèi)容彈回Flags,恢復(fù)到原來的斷點(diǎn)繼續(xù)執(zhí)行程序。軟件中斷和硬件中斷的特點(diǎn)和兩者的主要區(qū)別是：硬件中斷由外部硬件產(chǎn)生，是由CPU外部中斷