計(jì)算機(jī)組成原理-課件匯總?cè)珪娮咏贪竿暾嬲n件(最新)

1、計(jì)算機(jī)組成原理概述一、計(jì)算機(jī)體系結(jié)構(gòu)1、計(jì)算機(jī)體系結(jié)構(gòu)概述 組成原理研究以何種方式實(shí)現(xiàn)體系結(jié)構(gòu)中定義的相關(guān)屬性，從這個(gè)角度來看，體系結(jié)構(gòu)描述的是機(jī)器邏輯上的外部特性，而組成原理則具體刻畫如何從物理上進(jìn)行內(nèi)部實(shí)現(xiàn)。 計(jì)算機(jī)體系結(jié)構(gòu)是程序員所看到的計(jì)算機(jī)屬性，它對(duì)普通用戶是透明的，主要指機(jī)器的邏輯結(jié)構(gòu)和功能特征。體系結(jié)構(gòu)是一個(gè)抽象的概念，程序員站在系統(tǒng)的不同層級(jí)上，面對(duì)的體系結(jié)構(gòu)的屬性也不相同。體系結(jié)構(gòu)涉及的機(jī)器屬性主要包括以下：(1)機(jī)內(nèi)數(shù)據(jù)表示：硬件能直接辨識(shí)和操作的數(shù)據(jù)類型和格式；(2)指令系統(tǒng)：機(jī)器指令的操作類型、格式，尋址種類、地址運(yùn)算，各種通用及專用寄存器的定義、數(shù)量和使用規(guī)則；(3)

2、運(yùn)算系統(tǒng)：運(yùn)算類型(算術(shù)、移位、邏輯)，不同數(shù)據(jù)格式運(yùn)算法則(定點(diǎn)數(shù)、浮點(diǎn)數(shù))；(4)存儲(chǔ)系統(tǒng)：多級(jí)存儲(chǔ)，存儲(chǔ)體系結(jié)構(gòu)，緩沖組織形式，存儲(chǔ)編址方式，訪存越界保護(hù)策略等；(5)中斷系統(tǒng)：中斷類型、中斷優(yōu)先級(jí)，中斷判優(yōu)方式，中斷相應(yīng)與屏蔽處理等；(6)控制系統(tǒng)：控制方式(微指令、硬布線)，流水線執(zhí)行方式；(7)輸入輸出系統(tǒng)：IO控制方式(中斷、DMA、通道機(jī)等)、IO聯(lián)絡(luò)方式(同步、異步等)；馮.諾依曼體系結(jié)構(gòu)-“存儲(chǔ)程序”理論以運(yùn)算器為中心的馮.諾依曼結(jié)構(gòu)以存儲(chǔ)器為中心的現(xiàn)代計(jì)算機(jī)結(jié)構(gòu)2、計(jì)算機(jī)體系結(jié)構(gòu)分類 (1) Flynn分類法 SISD結(jié)構(gòu)的計(jì)算機(jī) SIMD結(jié)構(gòu)的計(jì)算機(jī) MIMD結(jié)構(gòu)的計(jì)算

3、機(jī)(2) 馮式分類法 華裔科學(xué)家馮澤云提出用最大并行度來對(duì)計(jì)算機(jī)體系結(jié)構(gòu)進(jìn)行分類，最大并行度Pm是指計(jì)算機(jī)系統(tǒng)在單位時(shí)間內(nèi)能夠處理的最大的二進(jìn)制位數(shù)。字串位串型(WSBS：Word Serial Bit Serial) 字并位串型(WPBS：Word Parallel Bit Serial) 字串位并型(WSBP：Word Serial Bit Parallel) 字并位并型(WPBP：Word Parallel Bit Parallel) 依照性能對(duì)計(jì)算機(jī)系統(tǒng)進(jìn)行分類，隨著技術(shù)的發(fā)展會(huì)有較大的變化。Flynn從指令流數(shù)據(jù)流的角度，將計(jì)算機(jī)分成SISD、SIMD、MISD和MIMD，較好的囊括

4、了從單機(jī)系統(tǒng)，到多機(jī)并行系統(tǒng)等體系結(jié)構(gòu)發(fā)展進(jìn)程中出現(xiàn)的各種類型計(jì)算機(jī)，是目前業(yè)界較為認(rèn)可的一種分類標(biāo)準(zhǔn)。運(yùn)算器控制器內(nèi)存儲(chǔ)器輸入設(shè)備輸出設(shè)備二、計(jì)算機(jī)硬件組成1、基本組成模塊 運(yùn)算器結(jié)構(gòu) 控制器結(jié)構(gòu) 存儲(chǔ)器結(jié)構(gòu)謝謝大家！計(jì)算機(jī)組成原理概述(續(xù))2、硬件性能評(píng)價(jià)指標(biāo)(1) 字長(zhǎng) 字長(zhǎng)描述了計(jì)算機(jī)的處理能力，指的是機(jī)器能夠并行處理的二進(jìn)制位數(shù)，常被提到的概念有機(jī)器字長(zhǎng)，存儲(chǔ)字長(zhǎng)，指令字長(zhǎng)等。(2) 執(zhí)行速度 不同指令的執(zhí)行周期各不相同，計(jì)算機(jī)運(yùn)算速度通常用平均運(yùn)算速度來描述。 MIPS：每秒鐘所能執(zhí)行的指令條數(shù)； CPI：?jiǎn)螚l指令執(zhí)行所需時(shí)鐘周期數(shù)。(3) 存儲(chǔ)容量 內(nèi)存可以同時(shí)容納更多的程序和數(shù)

5、據(jù)，避免了反復(fù)讀寫硬盤造成的延遲增加，但容量的擴(kuò)張也會(huì)帶來負(fù)載、功耗、制造成本等方面的增加，降低了系統(tǒng)的可用性。(4) IO速度 機(jī)器整體性能的增強(qiáng)不能僅僅依靠主機(jī)器件速度的提升，IO設(shè)備的速度必須同步提高，才能保持信息交互的流暢性，不至于形成很大的速度瓶頸。三、計(jì)算機(jī)軟件系統(tǒng) 1、軟件發(fā)展歷程 程序設(shè)計(jì)時(shí)期 行業(yè)化發(fā)展時(shí)期 工程化發(fā)展時(shí)期 2、軟件分類 系統(tǒng)軟件：系統(tǒng)軟件是將不同層次、功能的軟件集合在一起，監(jiān)控和反應(yīng)計(jì)算機(jī)系統(tǒng)狀態(tài)，管理和協(xié)調(diào)系統(tǒng)中各種硬件工作，系統(tǒng)軟件讓系統(tǒng)的底層運(yùn)作對(duì)普通用戶和程序設(shè)計(jì)者透明。 應(yīng)用軟件：應(yīng)用軟件涵蓋的范圍比較廣，它涉及各個(gè)領(lǐng)域具體的應(yīng)用，應(yīng)用軟件中又有通

6、用型和定制型兩種。 其他使用模式軟件：共享軟件是當(dāng)前很常見的一種軟件類型，它采用“先試用再購買”的形式，減少營銷成本，進(jìn)行軟件使用推廣。自由軟件是一種促進(jìn)軟件發(fā)展與技術(shù)革新的模式，允許軟件自由復(fù)制，自由傳播，修改源代碼。軟件行業(yè)國際化趨勢(shì)軟硬結(jié)合更加緊密專業(yè)人才需求增大移動(dòng)技術(shù)與軟件行業(yè)深度融合3、 軟件行業(yè)發(fā)展趨勢(shì)四、計(jì)算機(jī)應(yīng)用領(lǐng)域 1、傳統(tǒng)應(yīng)用領(lǐng)域 科學(xué)計(jì)算 數(shù)據(jù)處理 過程控制 2、延伸應(yīng)用領(lǐng)域 計(jì)算機(jī)輔助應(yīng)用 網(wǎng)絡(luò)相關(guān)應(yīng)用 虛擬現(xiàn)實(shí) 人工智能 辦公和娛樂五、計(jì)算機(jī)技術(shù)發(fā)展展望 1、 發(fā)展趨勢(shì) (1)超級(jí)化 “天河二號(hào)”超級(jí)計(jì)算機(jī)“神威太湖之光”超級(jí)計(jì)算機(jī)(2) 微型化 微型計(jì)算機(jī)M3(3

7、) 網(wǎng)絡(luò)化(4) 智能化2、新型計(jì)算機(jī)技術(shù) 量子計(jì)算機(jī) 光子計(jì)算機(jī) 生物計(jì)算機(jī) 納米計(jì)算機(jī)謝謝大家！總線結(jié)構(gòu)一、常見的總線體系結(jié)構(gòu) 總線(Bus)是計(jì)算機(jī)各種功能部件之間傳送信息的公共通道，一組總線由若干根導(dǎo)線組成，計(jì)算機(jī)硬件系統(tǒng)由總線串聯(lián)而成，主機(jī)中的CPU與內(nèi)存通過總線直接相連，外圍設(shè)備則通過接口電路連接到總線，完成與主機(jī)的通訊。 Intel P45主板1、 單總線結(jié)構(gòu)優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，通信便捷，易于擴(kuò)充；缺點(diǎn)： 總線上掛接的設(shè)備很多時(shí)，總線長(zhǎng)度增加，會(huì)帶來一定的延遲，而這個(gè)延遲決定了設(shè)備協(xié)調(diào)總線使用所花費(fèi)的時(shí)間； 當(dāng)聚集的請(qǐng)求接近總線容量時(shí)，會(huì)形成傳輸瓶頸，尤其對(duì)高速部件而言帶來的影響會(huì)更

8、大。 單總線結(jié)構(gòu)2 、 雙總線結(jié)構(gòu) 面向CPU的雙總線結(jié)構(gòu) 面向存儲(chǔ)器的雙總線結(jié)構(gòu)3、 三總線結(jié)構(gòu) DMA是現(xiàn)代計(jì)算機(jī)IO控制的一項(xiàng)重要技術(shù)，它允許內(nèi)存和不同速度的外設(shè)進(jìn)行信息交換，極大提升了他們之間成組數(shù)據(jù)傳送速度，并且不會(huì)給CPU 帶來大量的中斷處理負(fù)擔(dān)，降低了IO事務(wù)對(duì)CPU時(shí)鐘周期的占有率。4 、多總線結(jié)構(gòu) 將速度相近的部件與設(shè)備連于同一類性能的總線，充分發(fā)揮總線效能，從總體上提高系統(tǒng)性能，現(xiàn)代的計(jì)算機(jī)系統(tǒng)大都使用層次結(jié)構(gòu)的多總線。二、現(xiàn)代計(jì)算機(jī)總線結(jié)構(gòu)1、 CPU Bus： CPU總線，是PC系統(tǒng)中最快的總線，也是芯片組與主板的核心，這條總線主要由CPU使用，用來與高速緩存、主存和北

9、橋之間傳送信息。CPU先由前端總線FSB(Front Side Bus)連接到北橋芯片，再通過存儲(chǔ)總線訪問內(nèi)存。2 、 PCI /PCI-E Bus PCI總線結(jié)構(gòu)3、 Expansion Bus 總線“橋”結(jié)構(gòu)框架謝謝大家！總線特性與性能參數(shù)一、總線特性 標(biāo)準(zhǔn)化是產(chǎn)品規(guī)?；a(chǎn)之前必須開展的工作，以保證各產(chǎn)商生產(chǎn)的產(chǎn)品間能相互兼容，正常使用。 PCI-SIG組織主要成員1、 機(jī)械特性 規(guī)定了模塊插件的機(jī)械尺寸，總線插卡、插座的規(guī)格與位置，引腳的寬度、角度、間距等方面的具體參數(shù)，它能夠保證不同產(chǎn)商生產(chǎn)的部件間能物理上能正常連接。2 、電氣特性 規(guī)定了總線信號(hào)的有效邏輯電平，噪音容限及負(fù)載能力等

10、，任一種總線電氣規(guī)范都定義了該總線標(biāo)準(zhǔn)下所有元件、系統(tǒng)擴(kuò)展板的電氣性能和約束。3 、功能特性 給出各總線信號(hào)的名稱及功能定義，在設(shè)計(jì)主板的總線插座和接口卡的插頭引腳時(shí)需嚴(yán)格遵循功能特性的約定。4、時(shí)序特性 對(duì)總線信號(hào)的動(dòng)作過程以及時(shí)序關(guān)系進(jìn)行說明，通俗的說就是規(guī)定了為完成某項(xiàng)任務(wù)需依照怎樣步驟來執(zhí)行，這些步驟在執(zhí)行時(shí)間和彼此順序上都有嚴(yán)格的限定。二、總線分類1 、 按總線所處的位置分類2、 按總線傳輸信號(hào)類型分類數(shù)據(jù)總線 地址總線 控制/狀態(tài)總線 三態(tài)總線3、 按信號(hào)傳輸方式分類4 、 按時(shí)鐘控制信號(hào)分類三、總線性能評(píng)測(cè)1、總線寬度：數(shù)據(jù)線的根數(shù)，即通過總線進(jìn)行一次數(shù)據(jù)傳送包含的二進(jìn)制位數(shù)，它

11、標(biāo)識(shí)了 并行傳輸能力的強(qiáng)弱。2、總線頻率：前端總線的速度指的是CPU和北橋芯片間總線的速度，它標(biāo)明了CPU和外界數(shù)據(jù)傳輸?shù)乃俣取?、總線帶寬(標(biāo)準(zhǔn)傳輸率/最大數(shù)據(jù)傳輸率)：?jiǎn)挝粫r(shí)間內(nèi)(每秒)在總線上能傳輸?shù)淖畲笮畔⒘?，單位Bps，它是衡量總線性能的最主要參數(shù)之一。4、信號(hào)線復(fù)用情況：總線復(fù)用可以有效的減少信號(hào)線的數(shù)量，簡(jiǎn)化電路設(shè)計(jì)，縮小芯片封裝尺寸。5、總線請(qǐng)求判優(yōu)方式：集中式仲裁/分布式仲裁。6、通信控制方式：同步通信/異步通信。謝謝大家！總線時(shí)序一、系統(tǒng)總線周期的概念 系統(tǒng)總線周期是指通過總線完成一次存儲(chǔ)器或I/O端口操作所需要的時(shí)間，根據(jù)通訊雙方工作速率的差異程度，一個(gè)總線周期由若干個(gè)時(shí)

12、鐘周期組成。 以四個(gè)時(shí)鐘周期構(gòu)成的總線周期為例： T1狀態(tài) ：主設(shè)備給出地址信號(hào)，指明本次總線操作的從屬對(duì)象及其具體位置-存儲(chǔ)器單元地址或I/O接口地址。這一步實(shí)際上是確定了接下來的操作數(shù)據(jù)會(huì)從哪里來，或是到哪里去。 T2狀態(tài)：主設(shè)備向從設(shè)備發(fā)出讀/寫控制信號(hào)，明確操作意圖，指出以主設(shè)備為參照，信息究竟是來還是去。 T3狀態(tài)：鎖存地址信號(hào)，將數(shù)據(jù)信號(hào)送上AD復(fù)用總線，此時(shí)接收方即可從總線上復(fù)制數(shù)據(jù)到自己內(nèi)部寄存器。 T4狀態(tài)：完成數(shù)據(jù)傳送，撤銷所有信號(hào)，結(jié)束總線周期?？偩€周期類型：1、存儲(chǔ)器讀/寫總線周期：通過總線完成對(duì)存儲(chǔ)器一次讀寫所需占用的時(shí)間；2、I/O讀寫總線周期：通過總線完成對(duì)IO設(shè)

13、備一次讀寫所需占用的時(shí)間；3、中斷響應(yīng)總線周期：CPU響應(yīng)可屏蔽中斷引發(fā)的總線周期，CPU在同意處理設(shè)備的中斷申請(qǐng)后，需要設(shè)備提供中斷向量，以便找到中斷處理程序的入口地址。二、總線讀寫周期 總線周期類型 不同對(duì)象的總線讀寫控制 8086標(biāo)準(zhǔn)總線讀周期時(shí)序 插入Tw時(shí)鐘周期的總線讀時(shí)序 讀寫是對(duì)總線的最基本的兩項(xiàng)操作，是按固定的微程序程式來完成的，其稱為時(shí)序，有了時(shí)序總線通信才能“有章可循”。機(jī)器在每個(gè)時(shí)鐘周期內(nèi)完成多少任務(wù)是固定的，與周期的長(zhǎng)短沒有關(guān)系，因此提高總線工作頻率就可以在單位時(shí)間內(nèi)獲取更多的總線周期，當(dāng)然也就能達(dá)到更高的帶寬，總線通信的參與方速度差的大小決定了會(huì)采用怎樣的通信控制方式

14、，也會(huì)影響總線的傳輸率。謝謝大家！總線判優(yōu)控制一、總線主/從設(shè)備 總線上在某個(gè)時(shí)刻只可能有一個(gè)設(shè)備擁有總線控制權(quán)，可以發(fā)起傳輸操作，擁有總線控制權(quán)的設(shè)備稱為總線主設(shè)備(Master)，相對(duì)應(yīng)的被主設(shè)備尋址及控制的設(shè)備則稱為從屬設(shè)備(Slave)，它只能響應(yīng)主設(shè)備的總線操作。 主設(shè)備控制和支配總線，向從設(shè)備發(fā)出命令指定數(shù)據(jù)的傳送方式和傳送地址信息。每次總線操作只能有一個(gè)主設(shè)備，但可以有多個(gè)從設(shè)備，除CPU模塊外，DMA控制器、IO功能模塊都可以向總線控制器提出總線控制請(qǐng)求，成為總線主設(shè)備，存儲(chǔ)器模塊只能作為從屬設(shè)備存在，響應(yīng)主設(shè)備的操作命令。1、鏈?zhǔn)讲樵兎绞?鏈?zhǔn)讲樵兎绞接布?shí)現(xiàn)起來也較為簡(jiǎn)單，

15、只需要三根信號(hào)線就可以實(shí)現(xiàn)一定順序的優(yōu)先級(jí)判定，設(shè)備擴(kuò)充比較方便，整個(gè)電路對(duì)查詢鏈故障的敏感度很高?？刂破髅看味紡摹版湕l”的頭部開始查詢，處在“鏈條”末端的部件就很難獲得總線控制權(quán)。二、集中式判優(yōu)方法2、 計(jì)數(shù)器定時(shí)查詢方式 每一輪的計(jì)數(shù)可以設(shè)置從“0”開始，這與鏈?zhǔn)讲樵兎绞皆趯?shí)現(xiàn)效果上并沒有不同；也可以設(shè)置成從上一輪的截止值開始，這時(shí)系統(tǒng)中各設(shè)備都有相同的幾率獲取控制權(quán)。3、 獨(dú)立請(qǐng)求方式 獨(dú)立請(qǐng)求方式進(jìn)行查詢匹配，是集中判優(yōu)三種方式中相應(yīng)速度最快的一種；它的優(yōu)先權(quán)設(shè)置更加靈活，可以用預(yù)先設(shè)定的優(yōu)先級(jí)，或通過命令或程序修改設(shè)備優(yōu)先級(jí)，還可以單獨(dú)對(duì)某個(gè)請(qǐng)求設(shè)置屏蔽，不接受來自無效設(shè)備的申請(qǐng)。謝

16、謝大家！總線通信控制一、總線傳輸過程與模式1、總線傳輸過程 總線控制權(quán)申請(qǐng)階段 尋址階段 數(shù)據(jù)傳輸階段 傳輸結(jié)束階段2、總線傳輸模式 單字節(jié)傳輸模式 突發(fā)數(shù)據(jù)傳輸模式二、總線通信控制方式 1、同步方式 總線同步通信也叫總線定時(shí)方式， 總線上的部件進(jìn)行通信時(shí)，用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步，雙方必須在時(shí)鐘周期CLK內(nèi)完成約定的動(dòng)作。 同步控制數(shù)據(jù)輸入 同步控制數(shù)據(jù)輸出面向數(shù)據(jù)塊的同步格式面向位的同步格式 主/從設(shè)備的動(dòng)作都是基于公共時(shí)鐘，因此部件什么時(shí)候發(fā)送或接收信息都由統(tǒng)一的時(shí)鐘規(guī)定，由于收發(fā)雙發(fā)的步調(diào)一致，沒有相互等待的現(xiàn)象，因此同步通信在單位時(shí)間內(nèi)可以傳送更大量的數(shù)據(jù)。 同步通信要求通信雙方

17、工作在相同的頻率下，但在計(jì)算機(jī)系統(tǒng)中不可能所有的部件或設(shè)備都使用同一頻率，因此在設(shè)計(jì)公共時(shí)鐘時(shí)，要以系統(tǒng)中設(shè)備使用的最小頻率為基準(zhǔn)，也就是要以最慢的設(shè)備作為參照。 同步傳輸對(duì)通信部件間的距離也是有要求的，遠(yuǎn)距離的總線傳輸會(huì)導(dǎo)致信號(hào)延遲，使同步發(fā)生“漂移”現(xiàn)象。2、異步控制 異步通信采用“請(qǐng)求-應(yīng)答”的方式讓通信進(jìn)行的時(shí)機(jī)選擇性更大，主設(shè)備可以隨時(shí)發(fā)起通信進(jìn)程，而只要等到對(duì)方的“允許”應(yīng)答信號(hào)，即表示雙方“握手”成功，數(shù)據(jù)傳遞操作就能隨即展開。 異步控制的三種方式異步通信格式3、半同步控制 半同步通信集中了同步通信和異步通信的有點(diǎn)，收發(fā)雙方的通信也是基于統(tǒng)一的時(shí)鐘標(biāo)準(zhǔn)；同時(shí)，半同步通信也允許速度

18、不同的設(shè)備間進(jìn)行通信，為此增設(shè)了一條WAIT信號(hào)線。4、分離式控制 分離式通信是一種控制相對(duì)復(fù)雜的通信方式，在微型計(jì)算機(jī)系統(tǒng)中很少采用這種方式。分離式通信中，模塊在準(zhǔn)備數(shù)據(jù)的過程中不占用總線，是總線可以接受其他模塊的請(qǐng)求；.總線被占用時(shí)都在做有效工作，不存在空閑等待時(shí)間，在占用期內(nèi)充分地利用了總線，實(shí)現(xiàn)了在多個(gè)主、從模塊間進(jìn)行交叉重疊并行式傳送，這對(duì)大型計(jì)算機(jī)是極為重要的。謝謝大家！存儲(chǔ)體系與分類一、存儲(chǔ)體系結(jié)構(gòu)1、存儲(chǔ)層次 以存儲(chǔ)器為中心的體系結(jié)構(gòu)梯形存儲(chǔ)層次 各類存儲(chǔ)器性能比較2、兩級(jí)存儲(chǔ)結(jié)構(gòu)Cache-主存結(jié)構(gòu)：利用Cache緩解主存與CPU之間速度匹配問題。主存-輔存結(jié)構(gòu)：從邏輯上大幅

19、擴(kuò)充了內(nèi)存空間，解決了在運(yùn)行大型程序時(shí)內(nèi)存空間不足的問題。二、存儲(chǔ)分類1、 按構(gòu)成介質(zhì)分類 磁表面存儲(chǔ)器 磁芯存儲(chǔ)器光存儲(chǔ)器(1)半導(dǎo)體存儲(chǔ)器：雙極型存儲(chǔ)器 MOS型存儲(chǔ)器(2)磁存儲(chǔ)器(3)光存儲(chǔ)器2、 按存取方式分類(1)隨機(jī)存取存儲(chǔ)器RAM：存儲(chǔ)單元的內(nèi)容可按需隨意取出或存入，且存取速度與存儲(chǔ)單元的位置無關(guān)。(2)只讀存儲(chǔ)器ROM：工作過程中只能讀出，不能像RAM那樣方便的存入數(shù)據(jù)，但ROM性能穩(wěn)定 ，斷電后其間數(shù)據(jù)也不會(huì)丟失，常用于存儲(chǔ)各種固定程序和數(shù)據(jù)。(3)順序存儲(chǔ)器：對(duì)該存儲(chǔ)器進(jìn)行訪問時(shí)，需按照信息的物理位置前后順序依次進(jìn)行。3、 按在系統(tǒng)中的地位分類謝謝大家！內(nèi)存結(jié)構(gòu)與性能一、

20、內(nèi)存結(jié)構(gòu)1、內(nèi)存條外形PCB基板元器件與觸點(diǎn)存儲(chǔ)芯片SPD芯片2、內(nèi)存邏輯結(jié)構(gòu) 內(nèi)存邏輯結(jié)構(gòu)圖 內(nèi)存芯片結(jié)構(gòu)圖3、內(nèi)存單元物理結(jié)構(gòu)DRAM基本單元結(jié)構(gòu) DRAM工作原理圖 一個(gè)晶體管和一個(gè)電容器就可以構(gòu)成最基本的內(nèi)存單元，電容器的存儲(chǔ)狀態(tài)決定了單元中的信息是1還是0，單個(gè)電容器可以存儲(chǔ)一定量的電荷，一個(gè)充電的電容器在數(shù)字電子中被認(rèn)為是邏輯上的1，而“空”的電容器則是0。 在進(jìn)行讀操作時(shí)，字線為高電平時(shí)使T導(dǎo)通，若電容C上存儲(chǔ)有電荷，則會(huì)經(jīng)過T管在數(shù)據(jù)線上產(chǎn)生電流，可視為讀出數(shù)據(jù)“1”，若C上沒有電荷時(shí)，數(shù)據(jù)線上就不會(huì)出現(xiàn)電流，這是就認(rèn)為讀出數(shù)據(jù)“0”。寫操作也類似。 DRAM行列分時(shí)譯碼方式

21、DRAM采用分時(shí)傳送地址碼的方法，獲取一個(gè)內(nèi)存單元的數(shù)據(jù)，要進(jìn)行兩次地址信號(hào)傳輸，第一次發(fā)送行地址RAS信號(hào)，將存儲(chǔ)矩陣中一行數(shù)據(jù)放入緩沖區(qū)，第二次發(fā)送列地址CAS，再從行緩沖區(qū)中獲取指定單元號(hào)的數(shù)據(jù)并通過數(shù)據(jù)線傳出。地址復(fù)用方式削減了地址管腳的數(shù)量，能夠有效減小芯片封裝體積，但分時(shí)傳輸，會(huì)造成存儲(chǔ)訪問一定的延遲。 DRAM工作過程示例謝謝大家！內(nèi)存結(jié)構(gòu)與性能(續(xù))4、內(nèi)存地址結(jié)構(gòu) 按字進(jìn)行存儲(chǔ)尋址時(shí)，字地址的表示會(huì)因機(jī)器不同而有所差別，PDP-11中，一個(gè)字由兩個(gè)字節(jié)構(gòu)成，用低位字節(jié)的地址表示字的地址，而IBM-370中則由四個(gè)字節(jié)構(gòu)成一個(gè)字，字地址與高位字節(jié)地址一致。二、內(nèi)存性能參數(shù)1、容

22、量 內(nèi)存容量都是2的正整數(shù)次冪，該正整數(shù)即是在芯片內(nèi)尋址的地址線根數(shù)。2、速度 存取時(shí)間MAT：從啟動(dòng)存儲(chǔ)操作開始，到完成該操作所需經(jīng)歷的時(shí)間，存取時(shí)間分為讀出時(shí)間和寫入時(shí)間。 存取周期MCT：對(duì)存儲(chǔ)器進(jìn)行連續(xù)兩次存取操作所需要的最小時(shí)間間隔，由于存儲(chǔ)器在一次存取操作后需要一定的恢復(fù)時(shí)間，通常存取周期長(zhǎng)短會(huì)大于存取時(shí)間。3、延遲 DRAM在工作過程中會(huì)存在三個(gè)階段的延遲。近年來，在訪存延遲問題上一直在進(jìn)行優(yōu)化，但效果不明顯，延遲時(shí)間下降的幅度并不大。4、帶寬 帶寬是指單位時(shí)間內(nèi)存儲(chǔ)器支持的最大數(shù)據(jù)傳輸量。 DDR系列內(nèi)存性能比較 SDRAM內(nèi)存帶寬比較謝謝大家！存儲(chǔ)刷新與存儲(chǔ)譯碼一、DRAM刷

23、新方式1 、 集中刷新 在刷新周期內(nèi)，集中一段時(shí)間對(duì)存儲(chǔ)矩陣進(jìn)行逐行刷新，集中刷新的時(shí)機(jī)一般選擇在刷新周期的末端。2 、 分散刷新 分散方式完成對(duì)存儲(chǔ)體刷新所需要的時(shí)間和集中方式是一樣的，只不過它們?cè)谒⑿聲r(shí)機(jī)的選擇上有所不同，分散方式將刷新操作分散到各個(gè)存取周期中進(jìn)行。3、 異步刷新 異步方式也是將行刷新操作分散到整個(gè)刷新周期中去，與分散刷新不一樣，它并未進(jìn)行存取周期的擴(kuò)展，而是最大程度的利用了刷新時(shí)間間隔，破除了“死時(shí)間區(qū)”成片出現(xiàn)的情況。二、存儲(chǔ)譯碼 地址線對(duì)于存儲(chǔ)器則是單向輸入的，它的任意組合都會(huì)唯一標(biāo)識(shí)一個(gè)存儲(chǔ)單元，當(dāng)存儲(chǔ)器由多個(gè)存儲(chǔ)顆粒組成時(shí)，還需要將部分地址線通過譯碼器進(jìn)行譯碼，產(chǎn)

24、生片選信號(hào)，接入到各顆粒的片選端。 1、單譯碼方式2、雙譯碼方式謝謝大家！SRAM結(jié)構(gòu)與讀寫時(shí)序一、SRAM結(jié)構(gòu)1、基本存儲(chǔ)單元結(jié)構(gòu) 與DRAM由電容存儲(chǔ)數(shù)據(jù)不同，SRAM采用由MOS管組成的觸發(fā)器來構(gòu)建基本存儲(chǔ)單元，虛線框住的6個(gè)雙穩(wěn)態(tài)MOS管組合在一起可以完成對(duì)一個(gè)二進(jìn)制位的存儲(chǔ)。2、SRAM 2114外部結(jié)構(gòu)2114外部結(jié)構(gòu)圖 2114工作原理圖二、SRAM讀寫時(shí)序1、SRAM 2114讀時(shí)序地址信號(hào)有效片選信號(hào)有效數(shù)據(jù)信號(hào)有效撤銷信號(hào)撤銷地址信號(hào) 讀周期tRC由兩部分時(shí)間構(gòu)成，讀出時(shí)間tA和數(shù)據(jù)維持時(shí)間tOTD。2、SRAM 2114寫時(shí)序 存儲(chǔ)器寫周期指的是將外部數(shù)據(jù)通過總線送入指定

25、存儲(chǔ)單元，它包括滯后時(shí)間tAW，寫入時(shí)間tW和恢復(fù)時(shí)間tWR。三、SRAM和DRAM性能比較1、速度：SRAM采用雙穩(wěn)態(tài)MOS管組成觸發(fā)器電路，相比較用電容存儲(chǔ)電荷的DRAM，速度優(yōu)勢(shì)明顯。2、集成度：集成度指在單位面積的基片上能夠容納的基本存儲(chǔ)單元數(shù)量，DRAM基本單元只要一個(gè)晶體管和一個(gè)電容器即可，而要搭建SRAM基本單元電路則需要46個(gè)MOS管，其集成度也就會(huì)低很多。3、封裝尺寸：DRAM采用分時(shí)傳送行列地址信號(hào)的方式，可以將地址管腳的數(shù)量壓縮一半。4、功耗：DRAM基本單元構(gòu)成簡(jiǎn)單，因此功耗更小，發(fā)熱量更低，穩(wěn)定性更強(qiáng)。5、數(shù)據(jù)保持：DRAM由于自身采用電容存儲(chǔ)電荷，需配備刷新電路，周

26、期性補(bǔ)充電荷，這樣也會(huì)消耗一部分功率，而SRAM則不需要進(jìn)行數(shù)據(jù)再生操作。6、位價(jià)格：價(jià)格與成本成正比例關(guān)系，DRAM價(jià)格優(yōu)勢(shì)更為明顯，適合商業(yè)應(yīng)用推廣。謝謝大家！存儲(chǔ)擴(kuò)展與連接一、存儲(chǔ)擴(kuò)展1 、 位擴(kuò)展 位擴(kuò)展可以增加存儲(chǔ)字長(zhǎng)，將多個(gè)芯片采用位擴(kuò)展方式構(gòu)建存儲(chǔ)器需遵循以下規(guī)則：同一字空間的片選邏輯和讀寫控制都連在一起，統(tǒng)一控制；存儲(chǔ)空間與芯片的地址空間一致，即在擴(kuò)展之后，存儲(chǔ)單元的數(shù)量并沒有發(fā)生變化；不同位空間的數(shù)據(jù)線連接到對(duì)應(yīng)的數(shù)據(jù)總線上。 2片Intel 2114位擴(kuò)展形成 1K8bits存儲(chǔ)模塊2 、 字?jǐn)U展字?jǐn)U展可以在不改變存儲(chǔ)字長(zhǎng)的前提下，增加存儲(chǔ)空間的大小，字?jǐn)U展需遵循以下規(guī)則：

27、同一字空間芯片的片選端連接在一起；同一位空間的數(shù)據(jù)線在一起，并連接到對(duì)應(yīng)的數(shù)據(jù)總線上；根據(jù)各存儲(chǔ)芯片的地址空間范圍設(shè)計(jì)該芯片所需的片選信號(hào)，通常系統(tǒng)地址總線會(huì)被分成兩個(gè)部分，低位地址線進(jìn)入芯片內(nèi)部尋址，確定存儲(chǔ)單元，高位地址線通常會(huì)通過譯碼器產(chǎn)生片選信號(hào)。各參與構(gòu)建芯片的讀寫控制邏輯連接在一起，由于連接到不同片選端的芯片不會(huì)同時(shí)工作，因此讀寫連在一起可以簡(jiǎn)化電路設(shè)計(jì)。 4片1K8bits芯片字?jǐn)U展形成4K8bits存儲(chǔ)模塊3 、 字位擴(kuò)展8片4K4bits芯片字位擴(kuò)展形成16K8bits存儲(chǔ)模塊二、存儲(chǔ)連接1、 連接信號(hào)類型(1)地址線的連接 通常，CPU的低位地址線與芯片地址管腳連接，高位地

28、址線在存儲(chǔ)擴(kuò)展時(shí)使用，如用作片選信號(hào)。(2)數(shù)據(jù)線的連接 CPU的數(shù)據(jù)線根數(shù)與存儲(chǔ)芯片的數(shù)據(jù)引腳數(shù)量也不一定相等，需要通過位擴(kuò)展使得它們兩者之間相等。(3)控制線的連接 控制包括片選控制和讀寫控制。 芯片只有在它的片選端被置有效電平時(shí)才工作，可以將地址線直接用作片選，當(dāng)需要的片選信號(hào)較多時(shí)，一般采用譯碼器來完成。 在設(shè)計(jì)CPU與存儲(chǔ)器連接電路時(shí)，會(huì)將所有芯片的讀寫控制端都連接到系統(tǒng)讀寫控制線上，這樣可以簡(jiǎn)化電路實(shí)現(xiàn)，且不影響相關(guān)功能。2、 連接需考慮的問題(1) 芯片選擇 在選片過程中，要考慮芯片容量、存儲(chǔ)目標(biāo)需求、時(shí)序匹配等問題。芯片選型應(yīng)遵循的原則是：用盡可能少的芯片完成存儲(chǔ)目標(biāo)的構(gòu)建，簡(jiǎn)

29、化電路實(shí)現(xiàn)，減輕總線負(fù)載。(2) CPU總線的負(fù)載能力 當(dāng)CPU和大容量的存儲(chǔ)器相連時(shí)，需要在總線上增加驅(qū)動(dòng)器來提升CPU總線的驅(qū)動(dòng)和負(fù)載能力。(3) 時(shí)序配合問題 選用存儲(chǔ)芯片時(shí)，要盡可能的減小它與CPU間的速度差，避免在總線周期里插入過多的Tw等待周期來解決速度不匹配的問題。(4)地址分配和片選問題 片選的使用和地址空間有直接關(guān)系，需要根據(jù)各芯片的地址范圍來確定它所使用的片選。謝謝大家！存儲(chǔ)校驗(yàn)(海明校驗(yàn))一、海明校驗(yàn)碼基礎(chǔ) 1、數(shù)據(jù)碼和校驗(yàn)碼的數(shù)量關(guān)系 假設(shè)為k個(gè)數(shù)據(jù)位設(shè)置r個(gè)校驗(yàn)位，則校驗(yàn)位能表示2r個(gè)狀態(tài)，可用其中的一個(gè)狀態(tài)指出 “沒有發(fā)生錯(cuò)誤”，用其余的2 r -1個(gè)狀態(tài)指出有錯(cuò)誤

30、發(fā)生在某一位。 2rk+r+12、校驗(yàn)碼的位置 校驗(yàn)碼出現(xiàn)在 2 的冪次方位置，即 1,2,4,8,2r-1等位置。 3、校驗(yàn)對(duì)應(yīng)關(guān)系二、海明校驗(yàn)過程 校驗(yàn)位和它負(fù)責(zé)校驗(yàn)的數(shù)據(jù)位在一起構(gòu)成了一個(gè)組，在各組內(nèi)設(shè)置校驗(yàn)碼時(shí)，需遵循奇配原則或偶配原則中的一個(gè)。例1：按偶配原則，為數(shù)據(jù)1100設(shè)置相應(yīng)的海明校驗(yàn)碼。按偶配原則，數(shù)據(jù)串1100對(duì)應(yīng)的海明碼是0111100例2：已知接收到采用偶配原則海明校驗(yàn)的二進(jìn)制序列0100111，試問該序列在傳輸過程中是否發(fā)生錯(cuò)誤，如有錯(cuò)誤，發(fā)生在哪一位？ 偶配原則下，G1、G2、G3的取值都應(yīng)該是0，但實(shí)際計(jì)算出的結(jié)果G1=0，G2=G3=1，明顯可以得出，只有D2

31、出錯(cuò)，才會(huì)導(dǎo)致G2、G3兩組出錯(cuò)，但G1不會(huì)出錯(cuò)，而G3、G2、G1組合剛好為110，指示第6位出錯(cuò)。謝謝大家！Cache-DRAM存儲(chǔ)體系一、Cache的意義與作用 機(jī)器工作時(shí)，如果把即將要訪問的信息預(yù)先存入 Cache 中，訪問存儲(chǔ)系統(tǒng)時(shí)，優(yōu)先訪問 Cache，如果要訪問的信息剛好在 Cache，稱為訪問命中，否則，稱為不命中，再到內(nèi)存中調(diào)取所需的指令或數(shù)據(jù)。 “時(shí)空局部性”原理，是 Cache 設(shè)置的理論依據(jù)。 CPU 可以對(duì) Cache 進(jìn)行直接讀寫，由于Cache 的存取速率快，使得 CPU 不再需要長(zhǎng)時(shí)間等待，其利用率大幅提高，整個(gè)系統(tǒng)的性能也會(huì)因此提升。 由于機(jī)器工作時(shí)，使用頻率

32、高的指令或數(shù)據(jù)相對(duì)較少，從功耗和成本等方面考慮，沒有必要將Cache 的容量設(shè)置得過大。Cache內(nèi)存地址映射1、Cache、內(nèi)存地址結(jié)構(gòu)內(nèi)存空間分塊與塊內(nèi)地址結(jié)構(gòu) Cache空間分塊與塊內(nèi)地址結(jié)構(gòu)2、地址映射方式 (1)直接映射 主存的一個(gè)字塊只能映像到 Cache 的一個(gè)確定的字塊中。映射關(guān)系為 i=j mod C其中 i 為映射到的 Cache 塊號(hào)，j 是要映射的內(nèi)存塊號(hào)，C 是 Cache 塊的數(shù)量。（2）全相聯(lián)映射 全相聯(lián)映射是指主存中任一塊都可以映射到 Cache 中任一塊的方式。 全相聯(lián)映射方式的優(yōu)點(diǎn)是 Cache 的空間利用率高，但缺點(diǎn)是相聯(lián)存儲(chǔ)器龐大，比較電路復(fù)雜，因此只適

33、合于小容量的 Cache 使用。（3）組相聯(lián)映射 直接映射和全相聯(lián)映射之間的優(yōu)缺點(diǎn)是互補(bǔ)的，綜合它們的優(yōu)點(diǎn)， 組相聯(lián)映射策略能使主存的某塊能夠映射到 Cache的特定組中的任意一塊。 k = jmod Q其中，k 為 Cache 組號(hào)，j 是內(nèi)存塊號(hào)。謝謝大家！Cache-DRAM存儲(chǔ)體系(續(xù))三、Cache 工作機(jī)制1、Cache 命中率 在 CPU 工作的一段時(shí)間里，設(shè) Nc表示在 Cache 中進(jìn)行存取的次數(shù)，Nm表示在主存完成存取的次數(shù)，命中率 h 為： 若 tc 表示命中時(shí) Cache 的訪問時(shí)間，tm表示未命中時(shí)主存的訪問時(shí)間，則存儲(chǔ)系統(tǒng)的平均訪問時(shí)間 ta為：Cache的效率e是

34、指Cache在內(nèi)存緩存體系中發(fā)揮的作用有多大，通常用時(shí)間比例來描述： 通過分析發(fā)現(xiàn)，Cache 能在存儲(chǔ)體系中發(fā)揮非常重要的作用，使得存儲(chǔ)訪問時(shí)間大幅壓縮。當(dāng)內(nèi)存和 Cache容量相等時(shí)，命中率達(dá)到 100%。但并不是 Cache 容量越大，存儲(chǔ)系統(tǒng)的效率就越高，反而可能會(huì)下降，因?yàn)槌俣韧?，還要考慮硬件成本、功耗等因素。2、Cache 字塊置換（1）近期最少使用（LRU）算法（2）最低頻率（LFU）算法（3）先進(jìn)先出（FIFO）算法3、內(nèi)存緩存數(shù)據(jù)一致性（1）寫回法（write-back）：當(dāng) CPU 在訪問 Cache 過程中發(fā)生了寫行為時(shí)，不同時(shí)修改主存中的對(duì)應(yīng)部分，只當(dāng)被修改字塊要被置

35、換出去時(shí)才寫回主存。（2）寫直達(dá)法（write-through）：當(dāng) Cache 訪問命中時(shí)，Cache 與主存需同時(shí)進(jìn)行寫操作，相比較于寫回法，寫直達(dá)法顯然及時(shí)地保持了緩沖與主存的內(nèi)容一致性。（3）寫一次法（write-once）：寫命中和寫未命中的處理與寫回法基本相同，只是第一次寫命中時(shí)要同時(shí)寫入主存，他綜合了了寫回法與寫直達(dá)法的策略。謝謝大家！輔助存儲(chǔ)器一、硬磁盤存儲(chǔ)器1、硬盤結(jié)構(gòu)與性能 溫徹斯特結(jié)構(gòu)：機(jī)械硬盤的磁頭并不與盤片接觸，通過盤片高速旋轉(zhuǎn)產(chǎn)生的流動(dòng)風(fēng)托起磁頭，磁頭被安裝在一個(gè)能沿盤片徑向運(yùn)動(dòng)的臂桿上，隨著臂桿的搖動(dòng)讀寫盤片上不同的磁道。 硬盤的參數(shù)通常稱為 CHS 參數(shù)，即柱面

36、數(shù)（Cylinder）、磁頭數(shù)（Head）和扇區(qū)數(shù)（Sector）。此外，還有扇區(qū)和簇也可當(dāng)做參數(shù)用來描述硬盤。2、硬盤性能參數(shù)（1）容量 存儲(chǔ)容量 磁頭數(shù)磁道（柱面）數(shù)每道扇區(qū)數(shù)每扇區(qū)字節(jié)數(shù)（2）轉(zhuǎn)速 硬盤內(nèi)電機(jī)主軸的旋轉(zhuǎn)速度，用一分鐘內(nèi)能完成的最大轉(zhuǎn)數(shù)來描述（3）平均訪問時(shí)間 它由尋道時(shí)間、旋轉(zhuǎn)延遲（又稱潛伏期）和數(shù)據(jù)傳輸時(shí)間三部分構(gòu)成 （4）硬盤緩存 緩存有三個(gè)作用：一是預(yù)讀取；二是對(duì)寫入的數(shù)據(jù)進(jìn)行緩存；三是臨時(shí)存儲(chǔ)最近訪問過的數(shù)據(jù) （5）數(shù)據(jù)傳輸率 硬盤讀寫數(shù)據(jù)的速度，分為內(nèi)部數(shù)據(jù)傳輸率和外部數(shù)據(jù)傳輸率兩種3、硬盤讀寫原理 硬盤讀寫依據(jù)的是基本電磁法則，電流通過磁頭時(shí)，磁體生成可以保存

37、在介質(zhì)中的磁場(chǎng)，驅(qū)動(dòng)寫入數(shù)據(jù)。磁頭通過介質(zhì)表面驅(qū)動(dòng)讀取數(shù)據(jù)，由于磁頭在磁場(chǎng)中會(huì)出現(xiàn)電流變化，它會(huì)產(chǎn)生微弱電流指示信號(hào)中是否出現(xiàn)在磁通變換區(qū)里。4、磁記錄方式歸零制（Return to Zero，RZ）不歸零制（No Return to Zero，NRZ）不歸零“1”制（NRZ1）調(diào)相制調(diào)頻制改進(jìn)的調(diào)頻制編碼方式優(yōu)劣的衡量標(biāo)準(zhǔn)最主要的兩項(xiàng)指標(biāo)即是編碼效率和自同步能力。二、磁盤陣列RAID1、RAID的特點(diǎn) (1)成本低，功耗小，傳輸速率高 (2)提供容錯(cuò)功能 (3)同樣的容量下，價(jià)格要低許多2、RAID的層級(jí) RAID0RAID7 此外，還有 RAID 10，RAID 30，RAID 50 等級(jí)

38、別RAID0磁盤陣列RAID1磁盤陣列RAID2磁盤陣列RAID3磁盤陣列RAID4磁盤陣列RAID5磁盤陣列RAID6磁盤陣列RAID7磁盤陣列謝謝大家！I/O接口概述一、接口的概念與作用1、接口的概念與設(shè)置的意義 I/O 接口是位于系統(tǒng)與外設(shè)間的、能夠協(xié)助完成數(shù)據(jù)傳送和傳送控制任務(wù)的那部分電路。2、I/O 接口要解決的問題 (1)速度匹配問題 (2)信號(hào)電平和驅(qū)動(dòng)能力問題 (3)信號(hào)形式匹配問題 (4)信息格式問題 (5)時(shí)序匹配問題3、I/O 接口的功能 數(shù)據(jù)鎖存與緩沖 設(shè)備尋址 信號(hào)類型轉(zhuǎn)換 電平轉(zhuǎn)換 控制邏輯與設(shè)備狀態(tài)信息4、I/O 接口的類型 按數(shù)據(jù)傳送方式：串行接口 、并行接口

39、按主機(jī)訪問 I/O 設(shè)備的控制方式：程序查詢式接口、程序中斷接口、DMA接口、通道接口 按功能選擇的靈活性：可編程接口、不可編程接口 按通用性分類：通用接口、專用接口 按應(yīng)用來分類：運(yùn)行輔助接口、用戶交互接口、傳感接口、控制接口二、I/O 端口尋址方式1、存儲(chǔ)器映像的 I/O 尋址方式 又稱為 I/O 端口與內(nèi)存單元統(tǒng)一編址，是把每個(gè) I/O 端口都當(dāng)作一個(gè)存儲(chǔ)單元看待，I/O 端口與存儲(chǔ)器單元在同一個(gè)地址空間中進(jìn)行編址。優(yōu)點(diǎn)：用訪存的方法來訪問 I/O 端口，指令種類、尋址方式多樣，因此靈活性強(qiáng)。用于內(nèi)存操作的指令都可以用于外設(shè)，不再需要專門的 I/O 指令。I/O 控制信號(hào)也可與存儲(chǔ)器的控制信號(hào)共用，較為方便。 缺點(diǎn)：外設(shè)占用了一部分地址空間，減少了內(nèi)存可用的地址空間。2、I/O 端口單獨(dú)尋址方式優(yōu)點(diǎn)：I/O 端口的地址空間獨(dú)立，不占用存儲(chǔ)器地址空間。地址線較少，且尋址速度相對(duì)較快；專門 I/O 指令的使用，使編制的程序清晰，便于理解和檢查。缺點(diǎn)： I/O 指令較少，訪問端口的手段遠(yuǎn)不如訪問存儲(chǔ)器的手段豐富，導(dǎo)致程序設(shè)計(jì)的靈活性較差；需要存儲(chǔ)器和 I/O 端口兩套控制邏輯，增加了控制邏輯的復(fù)雜性。謝謝大家！I/O控制方式一、無條件傳送控制 無條件傳送就又稱為同步傳送方式，是一種最簡(jiǎn)單的程序