重大復(fù)試重慶數(shù)電

1、4.1組合邏輯電路的結(jié)構(gòu)和特點(diǎn)4.2組合邏輯電路的分析方法4.3組合邏輯電路的穩(wěn)態(tài)波形圖4.4組合邏輯電路的設(shè)計方法*4.5 組合邏輯電路的競爭冒險 第4章 組合邏輯電路的分析和設(shè)計方法 數(shù)字電路分組合電路和時序電路兩大類。=1=1Y3A3A2Y2A1Y14.1 組合邏輯電路的結(jié)構(gòu)和特點(diǎn) 組合邏輯電路: 任一時刻的輸出狀態(tài)僅取決于該時刻各輸入狀態(tài)組合的數(shù)字電路。A3A2A1Y3Y2Y1000000001001010011011010100110101111110101111100 由真值表知，電路將輸入二進(jìn)制碼A3A2A1 轉(zhuǎn)換輸出循環(huán)碼Y3 Y2 Y1。即任何時刻，輸入一組二進(jìn)制碼，輸出便是

2、該組碼對應(yīng)的循環(huán)碼，而與時間變量無關(guān)。組合電路任一時刻的輸出狀態(tài)僅取決于該時刻各輸入的狀態(tài)組合，而與時間變量無關(guān)。組合電路的結(jié)構(gòu)和特點(diǎn) 組合電路是由邏輯門（表示的數(shù)字器件）和電子元件組成的電路，電路中沒有反饋，沒有記憶元件；多輸入多輸出組合邏輯電路方框圖組合邏輯電路A1A2AnY1Y2Ym輸入變量輸出變量同一功能電路有多種形式： 與或組合邏輯電路Y 1 1 & &1AB & & & &YB 與非與非組合邏輯電路Aend4.2組合邏輯電路的分析方法分析流程 ： 給定邏輯圖寫輸出表達(dá)式化簡列真值表電路功能例4.1 試分析組合電路的邏輯功能。A & & & &Z1BCZ2Z3Y解：1) 由電路逐級寫

3、出表達(dá)式：2)化簡1234 由真值表可知， 當(dāng)輸入變量A、B、C中多數(shù)為1 時，輸出為1；否則，輸出為0。3)列出真值表ABCY000000100100011110001011110111114)說明電路的功能電路為多數(shù)判決電路。多級時，等效變換后再寫表達(dá)式。BAY=AB&BAY=A+B&BA1BA&BA1互為等效等效變換簡記法：與變或，或變與；有圈去圈，無圈加圈。BA1小圓圈表示“反” 圖(a)圖(b)BA1BA&圖(c)圖(d)例4.2 寫出三級與非門組成的邏輯電路的表達(dá)式。解：(b)CA&BY123&11等效變換(a)CA&BY123&end4.3組合邏輯電路的穩(wěn)態(tài)波形圖 2.按時間順序

4、，將每一個取值組合代入電路的最簡邏輯函數(shù)表達(dá)式計算,畫出輸出變量的波形圖。波形圖繪制步驟：1.根據(jù)輸入信號確定每個輸入取值組合的時間區(qū)域；例4.2 已知電路和輸入信號的波形，試畫出輸出信號Y的波形。CBAY0t0t1t2t3t4t5t6t7t8000100110解： 由圖看出，電路任一時刻的輸出狀態(tài)僅決定于該時刻各輸入狀態(tài)的組合，而與時間順序無關(guān)。通常，在波形圖中不畫出時間軸。A & & & &Z1BCZ2Z3Y000end4.4 組合邏輯電路的設(shè)計方法 設(shè)計的基本任務(wù)就是求出滿足功能要求的最佳邏輯電路。設(shè)計流程：實(shí)際邏輯問題 列真值表化簡轉(zhuǎn)換 畫邏輯圖電路驗(yàn)證5）電路驗(yàn)證。（理論設(shè)計過程中，

5、將省略電路驗(yàn)證） 4）畫出邏輯圖； 3）變換表達(dá)式；2）化簡；1）分析設(shè)計要求，建立真值表；解：1) 列真值表ABCDY00000000100010000110010000101001100011101000010010非十進(jìn)制數(shù)碼101011011111001110111110111111 例4.3 試用與非門設(shè)計一個8421 BCD碼檢測電路。功能：當(dāng)電路的輸入不是8421 BCD碼時，輸出為1；否則，輸出為0。2）化簡邏輯函數(shù)0001111000011111101CDAB8421 BCD非8421 BCD3）變換表達(dá)式；按題意采用與非門，邏輯函數(shù)應(yīng)變換為與非與非式： 4）畫出邏輯圖； 8

6、421 BCD 碼檢測電路 & & &BYCA 又因?yàn)槎M(jìn)制算術(shù)運(yùn)算或二進(jìn)制代碼的處理結(jié)果仍為二進(jìn)制數(shù)或二進(jìn)制代碼. 由于二進(jìn)制數(shù)或二進(jìn)制代碼的每一位僅能取值0或1，與邏輯值0或1對應(yīng)，說明二進(jìn)制數(shù)或二進(jìn)制代碼的每一位均可表示為邏輯變量。 所以，二進(jìn)制信息的各種處理均可表達(dá)為邏輯函數(shù)，從而可用數(shù)字電路實(shí)現(xiàn)二進(jìn)制信息的處理。end4.5 組合邏輯電路的競爭冒險1. 競爭冒險VIHminVIHminY（b） A 同一信號經(jīng)過不同路徑傳輸?shù)介T電路的不同輸入端而使門的輸出產(chǎn)生偏離穩(wěn)態(tài)值的現(xiàn)象稱為競爭冒險。 例：（1）不考慮門電路傳輸時間時（2）考慮G1門傳輸時間tpt時1&YA（a） AG1G2 如果

7、A從邏輯0跳變至邏輯1，在非門的傳輸延遲時間tPd內(nèi)出現(xiàn) =1，使輸出Y=A =11=1，偏離穩(wěn)態(tài)值0。AA 競爭冒險脈沖寬度為納秒級。當(dāng)工作頻率小于1兆赫時，它基本不影響電路的功能。 但工作頻率高（大于10兆赫）時，必須考慮考慮競爭冒險對電路的影響。2. 競爭冒險的判斷 例4.4 設(shè)電路的輸出邏輯函數(shù)為 ,該電路是否產(chǎn)生競爭冒險。 在函數(shù)式中若某個因子以原變量和反變量出現(xiàn)，消去其他因子后，僅留下該因子，即出現(xiàn)：（1）代數(shù)法電路將產(chǎn)生競爭冒險。解：當(dāng)B=0,C=0時， ，電路產(chǎn)生競爭冒險。當(dāng)A=0,B=0時， ，電路也產(chǎn)生競爭冒險。 例4.5設(shè)電路的輸出邏輯函數(shù)為 ，試判斷該電路是否產(chǎn)生競爭冒險。解：當(dāng)A=C=1時，電路產(chǎn)生競爭冒險。（2） 圖形法存在兩個卡諾圈相切，電路必然存在冒險。 因?yàn)橄嗲械膫€卡諾圈中，一個含有原變量，另一個含有該變量的反。 例：00 01 11 1010BCA1111公式法解：當(dāng)A=，C=1時，電路將產(chǎn)生競爭冒險。圖形法解：兩圈相切3. 競爭冒險的消除消除邏輯競爭冒險常用的方法: 增加冗余項(xiàng)和并聯(lián)電容。增加冗余項(xiàng)在邏輯函數(shù)中增加冗余項(xiàng)，避免出現(xiàn) Y=A或 Y=A+例如，產(chǎn)生競爭冒險的函數(shù):增加冗余