周期與頻率的測量作業(yè)與思考課件

1、周期與頻率的測量電子測量的重點知識本科內(nèi)容梗概什么是被測信號的周期？如何測量信號的周期？測量信號周期的基本鏈路環(huán)節(jié)；典型的測量信號周期的邏輯結(jié)構(gòu)；測量被測信號頻率的基本思想；如何產(chǎn)生基準(zhǔn)時間片？典型的測量信號頻率的邏輯結(jié)構(gòu)；關(guān)與周期的測量被測信號的相同特征的重復(fù)間隔；例如：信號的上升沿、下降沿；利用計數(shù)器，在參考時鐘驅(qū)動下，測量兩次特征重復(fù)之間的時間；關(guān)鍵的信號路徑：放大整形脈沖同步測量結(jié)果的處理；測量周期的信號路徑放大：目的是將較微弱的信號放大到足夠的擺幅，便于后繼邏輯電路處理；一般采用集成運放構(gòu)造電路；整形：目的是將擺幅足夠的信號，進行變化沿的“陡峭”，使其變成脈沖信號特征，滿足現(xiàn)代數(shù)字電

2、路對信號變化沿的要求；一般采用施密特觸發(fā)器；脈沖同步的原理與實現(xiàn)信號變化沿與計數(shù)參考時鐘之間沒有固定的相位關(guān)系，需要同步邏輯的處理，使其變化沿與參考時鐘同相；才能使得計數(shù)器準(zhǔn)確的測量兩次上升沿或下降沿之間的時間間隔。仿真結(jié)果脈沖沿檢測邏輯上升沿檢測；下降沿檢測；信號的周期特征提?。蝗貦z測與分離濾波+脈沖沿分離同步2分頻測量電平長度=測周期計數(shù)器的行為級描述很簡單So Ease & So Clear高級方法上升沿將當(dāng)前計數(shù)結(jié)果累加；上升沿復(fù)位計數(shù)器，開始新的測量；小狀態(tài)機，連續(xù)累加2K個周期的測量結(jié)果，取測量結(jié)果的平均值；整體邏輯結(jié)構(gòu)仿真結(jié)果（19+16+18+27）/4=20頻率的測量方法頻

3、率：單位時間內(nèi)的重復(fù)次數(shù)；測量頻率：固定時間段內(nèi)的計數(shù)器操作；信號頻率的分類：普通頻率范圍1Hz300MHz；低頻率范圍：300MHz; 器件特性的支持4.2.2 石英晶體振蕩器電子計數(shù)器內(nèi)部時間、頻率基準(zhǔn)采用石英晶體振蕩器（簡稱“晶振”）為基準(zhǔn)信號源?；趬弘娦?yīng)產(chǎn)生穩(wěn)定的頻率輸出。但是晶振頻率易受溫度影響（其頻率-溫度特性曲線有拐點，在拐點處最平坦），普通晶體頻率準(zhǔn)確度為10-5。采用溫度補償或恒溫措施（恒定在拐點處的溫度）可得到高穩(wěn)定、高準(zhǔn)確的頻率輸出。下圖為恒溫晶振的組成。1）組成認(rèn)識有源晶體Silicon OscillatorsPLL in a Typical FPGA Chip4）

4、時基產(chǎn)生電路功能：產(chǎn)生測頻時的“門控信號”（多檔閘門時間可選）及時間測量時的“時標(biāo)”信號（多檔可選）。實現(xiàn)：由內(nèi)部晶體振蕩器（也可外接），通過倍頻或分頻得到。再通過門控雙穩(wěn)態(tài)觸發(fā)器得到“門控信號”。如，若fc=1MHz,經(jīng)106分頻后，可得到fs=1Hz(周期Ts=1s)的時基信號，經(jīng)過門控雙穩(wěn)態(tài)電路得到寬度為Ts=1s的門控信號。4）時基產(chǎn)生電路要求：標(biāo)準(zhǔn)性： “門控信號”和“時標(biāo)”作為計數(shù)器頻率和時間測量的本地工作基準(zhǔn)，應(yīng)當(dāng)具有高穩(wěn)定度和高準(zhǔn)確度。多值性：為了適應(yīng)計數(shù)器較寬的測量范圍，要求“閘門時間”和“時標(biāo)”可多檔選擇。常用“閘門時間”（選通脈寬）有：1ms、10ms、100ms、1s、

5、10s。常用的“時標(biāo)”（產(chǎn)生選通脈沖的參考時鐘）有：10ns、100ns、1us、10us、100us、1ms。利用FPGA測量頻率短時基“捕捉”瞬態(tài)頻率變化；長時基測量平均頻率；時基不一定是選通脈寬定時器（計數(shù)周期固定的計數(shù)器）；同步邏輯利用脈沖傳遞狀態(tài)信息；兩個同步脈沖構(gòu)成時基巧妙利用Basic_Trig脈沖Basic_trig的上升沿取樣（鎖存）計數(shù)結(jié)果；Basic_trig的高電平對計數(shù)器異步復(fù)位；Basic_trig為觸發(fā)器輸出，沒有毛刺，上述操作不會出現(xiàn)誤動作。邏輯結(jié)構(gòu)仿真結(jié)果分析仿真結(jié)果深度分析階段小結(jié)測量頻率中涉及到兩個時鐘：1、產(chǎn)生“時基”的本地參考時鐘fc；2、被測信號的頻

6、率fx；測量頻率必須產(chǎn)生時基；時基的長度可以折算成本地參考時鐘下的計數(shù)器計數(shù)長度；時基不一定是“長”選通電平，也可以是同步脈沖；繼續(xù)深入觀察與思考被測頻率表達式；Bsic_trig還能干什么？加個乘法器試試看看結(jié)果誰動了我的小數(shù)點定點數(shù)的運算規(guī)則可以降低芯片功耗么？設(shè)法減少內(nèi)部邏輯狀態(tài)的翻轉(zhuǎn)頻率。Basic_trig觸發(fā)一個小狀態(tài)機；乘法器加裝時鐘使能信號；變了模樣結(jié)果并沒有變新的問題又出現(xiàn)了！可以改善細(xì)微頻率變化的“捕獲”能力么？如何改善？可以做到工作參數(shù)可編程么？如何做到可編程？可以做到自動換量程么？如何實現(xiàn)上述功能？看看修改后的邏輯用事實說話定點數(shù)運算二進制位權(quán)二進制編碼代表多大的數(shù)值定

7、點數(shù)運算定點數(shù)就是小數(shù)點位置固定的數(shù)位置固定：約定之后，不能隨意變化；數(shù)：通常是指二進制編碼； 1010,1110,0010,1010整數(shù)部分：12bit小數(shù)部分：4bit定點數(shù)運算小數(shù)點位置不同，含義不同 1010,1110,0010,1010表示：12bit整數(shù)：0-4095（000H-FFFH） 4bit小數(shù)：1/1615/16整數(shù)部分：12bit小數(shù)部分：4bit定點數(shù)運算1010,1110,0010,1010整數(shù)部分：4bit小數(shù)部分：12bit表示：4bit整數(shù)：0-15（0H-FH） 12bit小數(shù)：1/40964095/4096定點數(shù)運算移位 1010, 原數(shù)10100，左移位

8、一位：放大2倍 0101，右移位一位：縮小2倍定點數(shù)運算加法兩個二進制數(shù)相加，結(jié)果長度為：二者中整數(shù)部分最長的那個數(shù)再增加一位，小數(shù)部分保留最長的位數(shù)：0,1010,1110,1100,1000,0010,1010定點數(shù)運算加法可以這樣理解：兩個全“1”的數(shù)相加，最長不會超過最大值的2倍，因此只有在整數(shù)部分最大的數(shù)據(jù)左邊在拓展一位，預(yù)算結(jié)果就不會溢出。0,1010,1110,1100,1000,0010,1010定點數(shù)運算減法碼制變化后進行加法運算（參考教材）；先比較大小，判斷符號，再調(diào)用加法指令大減??；人來確定運算屬性，計算機不能確定運算屬性；原、反、補運算用到了再去學(xué)！定點數(shù)運算乘法兩個定

9、點數(shù)相乘，結(jié)果為：兩個數(shù)的整數(shù)部分總長度的整數(shù)部分與兩個數(shù)小數(shù)部分總長度的小數(shù)部分。從左（最高位)到右16bit整數(shù)部分，16bit小數(shù)部分定點數(shù)運算乘法可以這樣理解：兩個全“1”的數(shù)相乘，整數(shù)部分相當(dāng)于將對方整數(shù)左移自己的長度；小數(shù)部分相當(dāng)于將對方的小數(shù)部分右移自己的長度，因此，運算結(jié)果需要二者的長度總和的位數(shù)，才不會出現(xiàn)削去誤差。任意10進制數(shù)換算目的：將任意給定的10進制數(shù)據(jù)，變換成指定精度的二進制定點數(shù)。例如：1.25變成整數(shù)和小數(shù)都為4bit的二進制編碼：0001.0100如果：1.23456變成17bit小數(shù)精度的二進制呢？暈菜！任意10進制數(shù)換算竅門1.23456變成17bit小數(shù)精度的二進制任意10進制數(shù)換算竅門暈菜！任意10進制數(shù)換算竅門Windows計算器！只能算整數(shù)！郁悶！任意10進制數(shù)換算竅門把小數(shù)部分放大成整數(shù)不就行了么！到底咋整囁！，為什么呢？1.23456變成17bit小數(shù)精度的二進制任意10進制數(shù)換算竅門總結(jié)：整數(shù)部分利用計算器直接變換；小