DSP原理與應(yīng)第二章

1、DSP原理與應(yīng)第二章DSP原理與應(yīng)第二章第2章 TMS320C54x的硬件結(jié)構(gòu)知識要點 內(nèi)外部總線結(jié)構(gòu) CPU結(jié)構(gòu) 內(nèi)部存儲器結(jié)構(gòu) 第2章 TMS320C54x的硬件結(jié)構(gòu)知識要點 第2章 TMS320C54x的硬件結(jié)構(gòu)2.1 C54x的基本結(jié)構(gòu) 2.2 C54x的內(nèi)部總線結(jié)構(gòu) 2.3 C54x的中央處理器 2.4 C54x的存儲空間結(jié)構(gòu)第2章 TMS320C54x的硬件結(jié)構(gòu)2.1 C54x第2章 TMS320C54x的硬件結(jié)構(gòu) 2.1 C54x的基本結(jié)構(gòu) TMS320C54x（簡稱C54x）是TI公司為實現(xiàn)低功耗、高速實時信號處理而專門設(shè)計的16位定點數(shù)字信號處理器，采用改進的哈佛結(jié)構(gòu)，具有高

2、度的操作靈活性和運行速度，適應(yīng)于遠程通信等實時嵌入式應(yīng)用的需要，現(xiàn)已廣泛地應(yīng)用于無線電通信系統(tǒng)中。 第2章 TMS320C54x的硬件結(jié)構(gòu) 2.1 C54x的第2章 TMS320C54x的硬件結(jié)構(gòu) 2.1 C54x的基本結(jié)構(gòu) 1. C54x的主要優(yōu)點 圍繞1組程序總線、3組數(shù)據(jù)總線和4組地址總線而建立的改進哈佛結(jié)構(gòu)，提高了系統(tǒng)的多功能性和操作的靈活性。 具有高度并行性和專用硬件邏輯的CPU設(shè)計，提高了芯片的性能。 具有完善的尋址方式和高度專業(yè)化指令系統(tǒng),更適應(yīng)于快速算法的實現(xiàn)和高級語言編程的優(yōu)化。 第2章 TMS320C54x的硬件結(jié)構(gòu) 2.1 C54x的第2章 TMS320C54x的硬件結(jié)構(gòu)

3、 2.1 C54x的基本結(jié)構(gòu) 1. C54x的主要優(yōu)點 圍繞1組程序總線、3組數(shù)據(jù)總線和4組地址總線而建立的改進哈佛結(jié)構(gòu)，提高了系統(tǒng)的多功能性和操作的靈活性。 具有高度并行性和專用硬件邏輯的CPU設(shè)計，提高了芯片的性能。 具有完善的尋址方式和高度專業(yè)化指令系統(tǒng),更適應(yīng)于快速算法的實現(xiàn)和高級語言編程的優(yōu)化。 模塊化結(jié)構(gòu)設(shè)計，使派生器件得到了更快的發(fā)展。 采用先進的IC集成電路制造工藝，降低了芯片的功耗,提高了芯片的性能。 采用先進的靜態(tài)設(shè)計技術(shù)，進一步降低了功耗，使芯片具有更強的應(yīng)用能力。 第2章 TMS320C54x的硬件結(jié)構(gòu) 2.1 C54x的第2章 TMS320C54x的硬件結(jié)構(gòu) 2. C

4、54x的內(nèi)部結(jié)構(gòu) TMS320C54x的組成 中央處理器CPU I/O功能擴展接口 內(nèi)部總線控制 特殊功能寄存器 數(shù)據(jù)存儲器RAM 程序存儲器ROM 串行口主機通信接口HPI 定時系統(tǒng) 中斷系統(tǒng)第2章 TMS320C54x的硬件結(jié)構(gòu) 2. C54x的內(nèi)第2章 TMS320C54x的硬件結(jié)構(gòu) 2. C54x的內(nèi)部結(jié)構(gòu) TMS320C54x的硬件結(jié)構(gòu)圖 PAGEN DAGEN 特殊功能 寄存器系統(tǒng)控制程序地址生成器數(shù)據(jù)地址生成器 CPU乘法累加器算術(shù)/邏輯運算單元桶 形移位器比較器外部存儲器接口外部設(shè)備接口程序存儲器數(shù)據(jù)存儲器串行口并行口定時器計數(shù)器中斷系統(tǒng)控制接口PABPBCABCBDABDBE

5、ABEB第2章 TMS320C54x的硬件結(jié)構(gòu) 2. C54x的內(nèi)第2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 中央處理器CPU 采用了流水線指令執(zhí)行結(jié)構(gòu)和相應(yīng)的并行處理結(jié)構(gòu)，可在一個周期內(nèi)對數(shù)據(jù)進行高速的算術(shù)運算和邏輯運算。 內(nèi)部總線結(jié)構(gòu) 由一組程序總線、三組數(shù)據(jù)總線和四組地址總線組成，可在一個指令周期內(nèi)產(chǎn)生兩個數(shù)據(jù)存儲地址，實現(xiàn)流水線并行數(shù)據(jù)處理。第2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 第2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 特殊功能寄存器 共有26個特殊功能寄存器，位于具有特殊功能的RAM區(qū)。主要用來對片內(nèi)各功能模塊進行管理、控制、監(jiān)

6、視。 數(shù)據(jù)存儲器RAM 片內(nèi)數(shù)據(jù)存儲器 雙尋址數(shù)據(jù)寄存器DARAM (單指令周期內(nèi)二次操作)單尋址數(shù)據(jù)寄存器SARAM(單指令周期內(nèi)一次操作)第2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 第2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 程序存儲器ROM 可由ROM和RAM配置而成，即程序空間可以定義在ROM上，也可以定義在RAM中。 當需要高速運行的程序時，可將片外ROM中的程序調(diào)入到片內(nèi)RAM中，以提高程序的運行速度，降低對外部ROM的速度要求，增強系統(tǒng)的整體抗干擾性能。 第2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 第2章 TMS320C54x的硬件

7、結(jié)構(gòu) 3. 各部分的功能 I/O口 BIO：主要用來監(jiān)測外部設(shè)備的工作狀態(tài)； XF：用來給外部設(shè)備發(fā)送信號。 C54x芯片還配有主機接口（HPI）、同步串行口和64K字I/O空間。 HPI和串行口可以通過設(shè)置，用作通用I/O。 64K字的I/O空間可通過外加緩沖器或鎖存電路，配合外部I/O讀寫控制時序構(gòu)成片外外設(shè)的控制電路。 C54x共有兩個通用I/O引腳（BIO和XF）。 第2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 第2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 串行口 不同型號的C54x芯片，所配置的串行口功能不同?？煞譃?種： 單通道同步串行口SP 帶緩沖器單

8、通道同步串行口BSP 并行帶緩沖器多通道同步串行口McBSP 時分多通道帶緩沖器串行口TMD第2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 第2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 主機接口HPI HPI是一個與主機通信的并行接口，主要用于DSP與其它總線或CPU進行通信。信息可通過C54x的片內(nèi)存儲器與主機進行數(shù)據(jù)交換。 不同型號的器件配置不同HPI口，可分為： 8位標準HPI接口 8位增強型HPI接口 16位增強型HPI接口 第2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 第2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 定時器 定時器是

9、一個軟件可編程的計數(shù)器，用來產(chǎn)生定時中斷。 可通過設(shè)置特定的狀態(tài)來控制定時器的停止、恢復(fù)、復(fù)位和禁止。 第2章 TMS320C54x的硬件結(jié)構(gòu) 3. 各部分的功能 第2章 TMS320C54x的硬件結(jié)構(gòu) 中斷系統(tǒng) C54x的中斷系統(tǒng)具有硬件中斷和軟件中斷。 硬件中斷： 軟件中斷： 由外圍設(shè)備信號引起的中斷。 分為： 片外外設(shè)引起的硬件中斷； 片內(nèi)外設(shè)引起的硬件中斷。 由程序指令所引起的中斷。 可屏蔽中斷： 非屏蔽中斷： SINT15SINT0。 包括所有的軟件中斷和兩個外部 中斷管理優(yōu)先級： 1116個固定級。 硬件中斷RS、NMI。第2章 TMS320C54x的硬件結(jié)構(gòu) 中斷系第2章 TMS

10、320C54x的硬件結(jié)構(gòu) 2.2 C54x的內(nèi)部總線結(jié)構(gòu) TMS320C54x的結(jié)構(gòu)是以8組16位總線為核心，形成了支持高速指令執(zhí)行的硬件基礎(chǔ)。 總線結(jié)構(gòu) 1組程序總線PB3組數(shù)據(jù)總線CB、DB、EB4組地址總線PAB、CAB、DAB、EAB 第2章 TMS320C54x的硬件結(jié)構(gòu) 2.2 C54x的DSP原理與應(yīng)第二章第2章 TMS320C54x的硬件結(jié)構(gòu)1程序總線PB 主要用來傳送取自程序存儲器的指令代碼和立即操作數(shù)。 PB總線既可以將程序空間的操作數(shù)據(jù)(如系數(shù)表)送至數(shù)據(jù)空間的目標地址中，以實現(xiàn)數(shù)據(jù)移動，也可以將程序空間的操作數(shù)據(jù)傳送乘法器和加法器中，以便執(zhí)行乘法-累加操作。 第2章 T

11、MS320C54x的硬件結(jié)構(gòu)1程序總線PB 第2章 TMS320C54x的硬件結(jié)構(gòu)2數(shù)據(jù)總線CB 、DB和EB 3條數(shù)據(jù)總線分別與不同功能的內(nèi)部單元相連接。 如：CPU、程序地址產(chǎn)生邏輯PAGEN、數(shù)據(jù)地址產(chǎn)生邏輯 DAGEN、片內(nèi)外設(shè)和數(shù)據(jù)存儲器等。 CB和DB用來傳送從數(shù)據(jù)存儲器讀出的數(shù)據(jù)； EB用來傳送寫入存儲器的數(shù)據(jù)。 數(shù)據(jù)地址產(chǎn)生器DAGEN 程序地址產(chǎn)生器PAGEN3地址總線PAB、CAB、DAB和EAB 用來提供執(zhí)行指令所需的地址。第2章 TMS320C54x的硬件結(jié)構(gòu)2數(shù)據(jù)總線CB 、D第2章 TMS320C54x的硬件結(jié)構(gòu)4各總線連接設(shè)備 PB:當用于程序指向的操作數(shù)傳輸時輸

12、出至乘法-累加器當進行程序命令讀取時傳輸至控制系統(tǒng)接口PAB:與程序地址產(chǎn)生器相連，接收程序地址信息CB:專用于片內(nèi)數(shù)據(jù)存儲器的數(shù)據(jù)傳輸，把數(shù)據(jù)輸出至乘法-累加器、算術(shù)邏輯運算單元以及桶型移位單元CAB:與數(shù)據(jù)地址產(chǎn)生器相連，接收數(shù)據(jù)地址信息DB:除與CB傳輸相同內(nèi)容外，同時還負責向存儲器寫入地址信息，而外接存儲器的數(shù)據(jù)信息也通過它進行讀取。DAB:當參與片內(nèi)數(shù)據(jù)傳輸時，功能與CAB一致；當參與外設(shè)數(shù)據(jù)傳輸時則向地址產(chǎn)生器輸入讀入信息的地址信息。EB:負責向存儲器和地址產(chǎn)生器寫入信息包括程序指令和數(shù)據(jù)內(nèi)容及地址EAB:當寫入片內(nèi)，則接受數(shù)據(jù)地址產(chǎn)生器的信息，當向外部寫入，則向地址產(chǎn)生器輸送寫入

13、的地址信息第2章 TMS320C54x的硬件結(jié)構(gòu)4各總線連接設(shè)備 P第2章 TMS320C54x的硬件結(jié)構(gòu)C54x讀/寫操作占用總線情況讀/寫方式地址總線程序總線數(shù)據(jù)總線PABCABDABEABPBCBDBEB程序讀程序?qū)憜螖?shù)據(jù)讀雙數(shù)據(jù)讀32位長數(shù)據(jù)讀(hw)(lw)(hw)(lw)單數(shù)據(jù)寫數(shù)據(jù)讀/數(shù)據(jù)寫雙/單數(shù)據(jù)讀外設(shè)讀外設(shè)寫C54x讀/寫操作占用總線情況第2章 TMS320C54x的硬件結(jié)構(gòu)C54x讀/寫操作占第2章 TMS320C54x的硬件結(jié)構(gòu) 2.3 C54x的中央處理器CPU CPU是DSP器件的核心部件，它的性能直接關(guān)系到DSP器件的性能。 C54x的CPU采用了流水線指令執(zhí)行結(jié)

14、構(gòu)和相應(yīng)的并行結(jié)構(gòu)設(shè)計，使其能在一個指令周期內(nèi)，高速地完成多項算術(shù)運算。 第2章 TMS320C54x的硬件結(jié)構(gòu) 2.3 C54x的DSP原理與應(yīng)第二章第2章 TMS320C54x的硬件結(jié)構(gòu)CPU包括下列基本部件： 40位算術(shù)邏輯運算單元ALU； 2個40位的累加器A和B； 支持-1631位移位范圍的桶形移位寄存器； 能完成乘法-加法運算的乘法累加器MAC； 16位暫存寄存器T； 16位轉(zhuǎn)移寄存器TRN； 比較、選擇、存儲單元CSSU； 指數(shù)譯碼器； CPU狀態(tài)和控制寄存器。 第2章 TMS320C54x的硬件結(jié)構(gòu)CPU包括下列基本部件第2章 TMS320C54x的硬件結(jié)構(gòu)2.3.1 算術(shù)邏輯

15、運算單元ALU C54x使用40位的算術(shù)邏輯運算單元和2個40位累加器，可完成寬范圍的算術(shù)邏輯運算。 C54x的大多數(shù)算術(shù)邏輯運算指令都是單周期指令，其運算結(jié)果通常自動送入目的累加器A或B。但在執(zhí)行存儲器到存儲器的算術(shù)邏輯運算指令時（如ADDM、ANDM、ORM和XORM），其運算結(jié)果則存入指令指定的目的存儲器。 第2章 TMS320C54x的硬件結(jié)構(gòu)2.3.1 算術(shù)邏輯運第2章 TMS320C54x的硬件結(jié)構(gòu)ALU的功能框圖 MUXABALU符號ctr符號ctrMUXMUXCB15CB0DB15DB0MAC輸出SXMSXMOVMC16CZA/ZBTCXYAMUBBACTDSOVA/OVB桶形

16、移位器輸出第2章 TMS320C54x的硬件結(jié)構(gòu)ALU的功能框圖 MU第2章 TMS320C54x的硬件結(jié)構(gòu)1ALU的輸入和輸出 根據(jù)輸入源的不同，ALU采用不同的輸入方式。(1) ALU的X輸入源 來自桶形移位寄存器輸出的操作數(shù)； 來自數(shù)據(jù)總線DB中的操作數(shù)。(2) ALU的Y輸入源 來自累加器A中的數(shù)據(jù)； 來自累加器B中的數(shù)據(jù)； 來自數(shù)據(jù)總線CB中的操作數(shù)； 來自T寄存器中的操作數(shù)。第2章 TMS320C54x的硬件結(jié)構(gòu)1ALU的輸入和輸出第2章 TMS320C54x的硬件結(jié)構(gòu)(3) ALU輸入數(shù)據(jù)的預(yù)處理 當16位數(shù)據(jù)存儲器操作數(shù)通過數(shù)據(jù)總線DB或CB輸入時，ALU將采用兩種方式對操作數(shù)

17、進行預(yù)處理。 若數(shù)據(jù)存儲器的16位操作數(shù)在低16位時，則 當SXM=0時，高24位 ( 3916位 ) 用0填充； 當SXM=1時，高24位 ( 3916位 ) 擴展為符號位。 若數(shù)據(jù)存儲器的16位操作數(shù)在高16位時，則 當SXM=0時，3932位和150位用0填充； 當SXM=1時，3932位擴展為符號位，150位置0。第2章 TMS320C54x的硬件結(jié)構(gòu)(3) ALU輸入數(shù)據(jù)第2章 TMS320C54x的硬件結(jié)構(gòu)(4) ALU的輸出 ALU的輸出為40位運算結(jié)果，通常被送至累加器A或B。 第2章 TMS320C54x的硬件結(jié)構(gòu)(4) ALU的輸出第2章 TMS320C54x的硬件結(jié)構(gòu)2溢

18、出處理 ALU的飽和邏輯可以對運算結(jié)果進行溢出處理。當發(fā)生溢出時，將運算結(jié)果調(diào)整為最大正數(shù)（正向溢出）或最小負數(shù)（負向溢出）。 當運算結(jié)果發(fā)生溢出時： 若OVM=0，則對ALU的運算結(jié)果不作任何調(diào)整，直接送入累加器；第2章 TMS320C54x的硬件結(jié)構(gòu)2溢出處理 第2章 TMS320C54x的硬件結(jié)構(gòu) 若OVM=1，則對ALU的運行結(jié)果進行調(diào)整。 當正向溢出時，將32位最大正數(shù)00 7FFFFFFFH裝入累加器； 當負向溢出時，將32位最小負數(shù)FF 80000000H裝入累加器。 狀態(tài)寄存器ST0中與目標累加器相關(guān)的溢出標志OVA或OVB被置1。第2章 TMS320C54x的硬件結(jié)構(gòu) 若OV

19、M=第2章 TMS320C54x的硬件結(jié)構(gòu)3進位位C ALU有一個與運算結(jié)果有關(guān)的進位位C，位于ST0的11位。進位位C受大多數(shù)ALU操作指令的影響，包括算術(shù)操作、循環(huán)操作和移位操作。 進位位C的功能： 用來指明是否有進位發(fā)生； 用來支持擴展精度的算術(shù)運算； 可作為分支、調(diào)用、返回和條件操作的執(zhí)行 條件。第2章 TMS320C54x的硬件結(jié)構(gòu)3進位位C 第2章 TMS320C54x的硬件結(jié)構(gòu)注意： 進位位C不受裝載累加器操作、邏輯操作、 非算術(shù)運算和控制指令的影響； 可通過寄存器操作指令RSBX和SSBX對 其進行置位和復(fù)位。第2章 TMS320C54x的硬件結(jié)構(gòu)注意： 進位位C不受第2章 T

20、MS320C54x的硬件結(jié)構(gòu)4雙16位算術(shù)運算 若要將ST1中的C16置位，則ALU進行雙16位算術(shù)運算，即在一個機器周期內(nèi)完成兩個16位數(shù)的算術(shù)運算，進行兩次16位加法或兩次16位減法運算。 5其他控制位 除SXM、OVM、C、C16、OVA、OVB外，ALU還有兩個控制位。 TC測試/控制標志，位于ST0的12位； ZA/ZB累加器結(jié)果為0標志位。 第2章 TMS320C54x的硬件結(jié)構(gòu)4雙16位算術(shù)運算 第2章 TMS320C54x的硬件結(jié)構(gòu)2.3.2 累加器A和B C54x芯片有兩個獨立的40位累加器A和B，可以作為ALU或MAC的目標寄存器，存放運算結(jié)果，也可以作為ALU或MAC的一

21、個輸入。 在執(zhí)行并行指令（LD|MAC）和一些特殊指令（MIN和MAX）時，兩個累加器中的一個用于裝載數(shù)據(jù)，而另一個用于完成運算。 第2章 TMS320C54x的硬件結(jié)構(gòu)2.3.2 累加器A和第2章 TMS320C54x的硬件結(jié)構(gòu)1. 累加器結(jié)構(gòu)39 3231 1615 0累加器AAGAHAL保護位39 32高階位31 16低階位15 0累加器BBGBHBL保護位高階位低階位BGAG保護位：AG、BG 3932，作為算術(shù)計算時的數(shù)據(jù)位余量，以防止迭代運算中的溢出。 BGAGBHAH高階位：AH、BH 3116；BHAHBLAL低階位：AL、 BL 150。 BLAL第2章 TMS320C54x

22、的硬件結(jié)構(gòu)1. 累加器結(jié)構(gòu)39 第2章 TMS320C54x的硬件結(jié)構(gòu)2.帶移位的累加器存儲操作 使用STH、STL、STLM、SACCD等指令或并行存儲指令，可以把累加器中的內(nèi)容保存到數(shù)據(jù)存儲器中。 使用STH、SACCD和并行存儲指令存儲累加器內(nèi)容先將累加器內(nèi)容移位，再將高16位存入存儲器。右移存儲：AG(BG)右移AH(BH)，AH(BH)存入存儲器；左移存儲：AL(BL)左移AH(BH)，AH(BH)存入存儲器。第2章 TMS320C54x的硬件結(jié)構(gòu)2.帶移位的累加器存儲第2章 TMS320C54x的硬件結(jié)構(gòu) 使用STL指令存儲累加器內(nèi)容先將累加器內(nèi)容移位，再將低16位存入存儲器。右移

23、存儲，AH(BH)右移AL(BL)，AL(BL)存入存儲器； 左移存儲，用0左移AL(BL)，AL(BL)存入存儲器。 注意： 移位操作是在存儲累加器內(nèi)容的過程中 同時完成的； 移位操作是在移位寄存器中完成的，累 加器的內(nèi)容保持不變。第2章 TMS320C54x的硬件結(jié)構(gòu) 使用STL指令存儲第2章 TMS320C54x的硬件結(jié)構(gòu)2.3.3 桶形移位寄存器 TMS320C54x的40位桶形移位寄存器主要用于累加器或數(shù)據(jù)區(qū)操作數(shù)的定標。它能將輸入數(shù)據(jù)進行031位的左移和016位的右移。所移動的位數(shù)可由ST1中的ASM或被指定的暫存器T決定。 第2章 TMS320C54x的硬件結(jié)構(gòu)2.3.3 桶形移

24、位寄第2章 TMS320C54x的硬件結(jié)構(gòu) 1. 組成框圖MUX符號控制SC移位寄存器(-1631)寫選擇MSW/LSWDB15DB0CB15CB0EB15EB0測試位TcALUCSSUSXMABTASM(40)指令寄存器立即數(shù)-1615015 多路選擇器MUXMUXMUXMUX 符號控制SC符號控制SC符號控制SC 移位寄存器移位寄存器(-1631)移位寄存器(-1631)移位寄存器(-1631)移位寄存器(-1631) 寫選擇電路 寫選擇MSW/LSW寫選擇MSW/LSW寫選擇MSW/LSW 多路選擇器MUX 用來選擇輸入數(shù)據(jù)。 用于對輸入數(shù)據(jù)進行符號位擴展。 移位寄存器 用來對輸入的數(shù)據(jù)

25、進行定標和移位。 寫選擇電路 用來選擇最高有效字和最低有效字。 第2章 TMS320C54x的硬件結(jié)構(gòu) 1. 組成框圖MUX第2章 TMS320C54x的硬件結(jié)構(gòu)2桶形移位寄存器的輸入 取自DB數(shù)據(jù)總線的16位 輸入數(shù)據(jù)；取自DB和CB擴展數(shù)據(jù)總 線的32位輸入數(shù)據(jù)； 來自累加器A或B的40位 輸入數(shù)據(jù)。3桶形移位寄存器的輸出 輸出至ALU的一個輸入端 ； 經(jīng)寫MSW/LSW選擇電路 輸出至EB總線。 MUX符號控制SC移位寄存器(-1631)寫選擇MSW/LSWDB15DB0CB15CB0EB15EB0測試位TcALUCSSUSXMABTASM(40)指令寄存器立即數(shù)-1615015DB15

26、DB0DB15DB0DB15DB0DB15DB0CB15CB0DB15DB0CB15CB0DB15DB0CB15CB0AAABBBALUALUALUEB15EB0EB15EB0EB15EB0第2章 TMS320C54x的硬件結(jié)構(gòu)2桶形移位寄存器的輸?shù)?章 TMS320C54x的硬件結(jié)構(gòu)4桶形移位寄存器的功能 主要用于格式化操作，為輸入的數(shù)據(jù)定標 。 在ALU運算之前，對輸入數(shù)據(jù)進行數(shù)據(jù)定標； 對累加器進行算術(shù)或邏輯移位； 對累加器進行歸一化處理； 在累加器的內(nèi)容存入數(shù)據(jù)存儲器之前，對存儲數(shù) 據(jù)進行定標。 第2章 TMS320C54x的硬件結(jié)構(gòu)4桶形移位寄存器的功第2章 TMS320C54x的硬

27、件結(jié)構(gòu)5桶形移位寄存器的操作(1) 控制操作數(shù)的符號位擴展 根據(jù)SXM位控制操作數(shù)進行符號位的擴展。 若操作數(shù)為有符號數(shù)，則 當SXM=1時，完成符號位擴展； 當SXM=0時，禁止符號位擴展。 若操作數(shù)為無符號數(shù)，則不考慮SXM位，不執(zhí)行符號位的擴展。 如：LDU、ADDS和SUBS指令，操作數(shù)為無符號數(shù)，不進行符號位擴展。第2章 TMS320C54x的硬件結(jié)構(gòu)5桶形移位寄存器的操第2章 TMS320C54x的硬件結(jié)構(gòu)(2) 控制操作數(shù)的移位 根據(jù)指令中的移位數(shù)，控制操作數(shù)進行移位操作。移位數(shù)用二進制補碼表示，正值時完成左移，負值時完成右移。 移位數(shù)的形式： 5位立即數(shù)，取值范圍：-1615；

28、 ST1中的ASM位，取值范圍：-1615； 暫存器T中的低6位數(shù)值，取值范圍：-1631。 這種移位操作能使CPU完成數(shù)據(jù)的定標、位提取、擴展算術(shù)和溢出保護等操作。 第2章 TMS320C54x的硬件結(jié)構(gòu)(2) 控制操作數(shù)的移第2章 TMS320C54x的硬件結(jié)構(gòu)(3) 控制操作數(shù)完成帶測試位的移位 根據(jù)ROLTC指令，控制操作數(shù)完成帶測試位的循環(huán)左移。(4)完成MSW和LSW的寫選擇 MSW/LSW單元根據(jù)CSSU信號，選擇移位后的信號鎖存，并輸出至EB總線。 第2章 TMS320C54x的硬件結(jié)構(gòu)(3) 控制操作數(shù)完成第2章 TMS320C54x的硬件結(jié)構(gòu)2.3.4 乘法-累加單元MAC

29、 C54x的乘法-累加單元MAC是由乘法器、加法器、符號控制、小數(shù)控制、零檢測器、舍入器、飽和邏輯和暫存器幾部分組成。 MAC單元具有強大的乘法-累加運算功能，可在一個流水線周期內(nèi)完成1次乘法運算和1次加法運算。在數(shù)字濾波（FIR和IIR濾波）以及自相關(guān)等運算中，使用乘法-累加運算指令可以大大提高系統(tǒng)的運算速度。 第2章 TMS320C54x的硬件結(jié)構(gòu)2.3.4 乘法-累加第2章 TMS320C54x的硬件結(jié)構(gòu)零檢測舍入器飽和邏輯取整40位加法器MUXXM YM乘法器(17 17)符號控制符號控制X MUXY MUXTDB15DB0CB15CB0PB15PB0YAXAOVMOVA/OVBZA/

30、ZB至A/BFRCTAB0來自A來自BPACDADT乘法-累加單元功能框圖 第2章 TMS320C54x的硬件結(jié)構(gòu)零檢測舍入器飽和邏輯取第2章 TMS320C54x的硬件結(jié)構(gòu)1. 乘法器 MAC單元包含一個1717位硬件乘法器，可完成有符號數(shù)和無符號數(shù)的乘法運算。 （1）乘法器的輸入 XM輸入： YM輸入： 取自數(shù)據(jù)總線DB的數(shù)據(jù)存儲器操作數(shù)； 來自暫存器T的操作數(shù)； 來自累加器A的3216位操作數(shù)。 來自數(shù)據(jù)總線DB的數(shù)據(jù)存儲器操作數(shù)； 來自數(shù)據(jù)總線CB的數(shù)據(jù)存儲器操作數(shù)； 來自程序總線PB的程序存儲器操作數(shù)； 來自累加器A的3216位操作數(shù)。第2章 TMS320C54x的硬件結(jié)構(gòu)1. 乘法

31、器 M第2章 TMS320C54x的硬件結(jié)構(gòu)（2）乘法器的輸出 乘法器的輸出經(jīng)小數(shù)控制電路接至加法器的XA輸入端。 （3）乘法器的操作 MAC單元的乘法器能進行有符號數(shù)、無符號數(shù)以及有符號數(shù)與無符號數(shù)的乘法運算。第2章 TMS320C54x的硬件結(jié)構(gòu)（2）乘法器的輸出（3第2章 TMS320C54x的硬件結(jié)構(gòu) 根據(jù)操作數(shù)的不同情況需進行以下處理： 若是兩個有符號數(shù)相乘，則在進行乘法運算之前，先對兩個16位乘數(shù)進行符號位擴展，形成17位有符號數(shù)后再進行相乘。 擴展的方法：在每個乘數(shù)的最高位前增加一個符號位，其值由乘數(shù)的最高位決定，即正數(shù)為0，負數(shù)為1。 第2章 TMS320C54x的硬件結(jié)構(gòu) 根

32、據(jù)操作第2章 TMS320C54x的硬件結(jié)構(gòu) 若是兩個無符號數(shù)相乘，則在兩個16位乘數(shù)的最高位前面添加“0”，擴展為17位乘數(shù)后再進行乘運算。 若是有符號數(shù)與無符號數(shù)相乘，則有符號數(shù)在最高位前添加1個符號位，其值由最高位決定，而無符號數(shù)在最高位前面添加“0”，然后兩個操作數(shù)相乘。 第2章 TMS320C54x的硬件結(jié)構(gòu) 若是兩個無第2章 TMS320C54x的硬件結(jié)構(gòu) 由于乘法器在進行兩個16位二進制補碼相乘時會產(chǎn)生兩個符號位，為提高運算精度，在狀態(tài)寄存器ST1中設(shè)置了小數(shù)方式控制位FRCT。 當FRCT=1時，乘法結(jié)果左移一位，消去多余的符號位，相應(yīng)的定標值加1。 第2章 TMS320C54

33、x的硬件結(jié)構(gòu) 由于乘法器在進第2章 TMS320C54x的硬件結(jié)構(gòu)2. 專用加法器 在MAC單元中，專用加法器用來完成乘積項的累加運算。 專用加法器加法器零檢測器舍入器溢出/飽和邏輯電路 舍入器：用來對運算結(jié)果進行舍入處理，即將目標累加器中的內(nèi)容加上215，然后將累加器的低16位清零。 第2章 TMS320C54x的硬件結(jié)構(gòu)2. 專用加法器 第2章 TMS320C54x的硬件結(jié)構(gòu)（1）加法器的輸入 XA輸入：來自乘法器的輸出。 YA輸入： 來自累加器A的操作數(shù)； 來自累加器B的操作數(shù)。（2）加法器的輸出 輸出經(jīng)零檢測器、舍入器和溢出/飽和邏輯電路后，將產(chǎn)生的狀態(tài)標志送入狀態(tài)寄存器，并將運算結(jié)果

34、送入累加器A或B。 第2章 TMS320C54x的硬件結(jié)構(gòu)（1）加法器的輸入第2章 TMS320C54x的硬件結(jié)構(gòu)2.3.5 比較、選擇和存儲單元CSSU C54x的比較、選擇和存儲單元（CSSU）是一個特殊用途的硬件電路，專門用來完成Viterbi算法中的加法/比較/選擇（ACS）操作。 CSSU單元主要完成累加器的高階位與低階位之間最大值的比較，即選擇累加器中較大的字，并存儲在數(shù)據(jù)存儲器中。 第2章 TMS320C54x的硬件結(jié)構(gòu)2.3.5 比較、選擇第2章 TMS320C54x的硬件結(jié)構(gòu)比較電路COMP狀態(tài)轉(zhuǎn)移寄存器TRN 狀態(tài)比較寄存器TC MUXCOMPTRNTCCCSUABMSW/

35、LSW選擇EB15EB0來自桶形移位器多路選擇器MUXMUXMUXCOMPCOMPTRNTRNTCTC第2章 TMS320C54x的硬件結(jié)構(gòu)比較電路COMP狀態(tài)轉(zhuǎn)第2章 TMS320C54x的硬件結(jié)構(gòu) 比較電路COMP將累加器A或B的高階位與低階位進行比較； 比較結(jié)果分別送入TRN和TC中，記錄比較結(jié)果以便程序調(diào)試； 比較結(jié)果輸出至寫選擇電路，選擇較大的數(shù)據(jù)； 將選擇的數(shù)據(jù)通過總線EB存入指定的存儲單元。 工作過程： 第2章 TMS320C54x的硬件結(jié)構(gòu) 比較電路COMP第2章 TMS320C54x的硬件結(jié)構(gòu)2.3.6 指數(shù)編碼器EXP 指數(shù)編碼器是一個用于支持指數(shù)運算指令的專用硬件，可以在

36、單周期內(nèi)執(zhí)行EXP指令，求累加器中數(shù)的指數(shù)值。 指數(shù)編碼器EXP累加器A 累加器B T寄存器 指數(shù)值=冗余符號位-8 第2章 TMS320C54x的硬件結(jié)構(gòu)2.3.6 指數(shù)編碼器第2章 TMS320C54x的硬件結(jié)構(gòu)2.3.7 CPU狀態(tài)和控制寄存器 C54x提供三個16位寄存器來作為CPU狀態(tài)和控制寄存器，它們分別為： 狀態(tài)寄存器0（ST0） 狀態(tài)寄存器1（ST1） 工作方式狀態(tài)寄存器（PMST） ST0和ST1主要包含各種工作條件和工作方式的狀態(tài)； PMST包含存儲器的設(shè)置狀態(tài)和其他控制信息。 第2章 TMS320C54x的硬件結(jié)構(gòu)2.3.7 CPU狀態(tài)第2章 TMS320C54x的硬件結(jié)

37、構(gòu) 由于這些寄存器都是存儲器映像寄存器，因此可以很方便地對它們進行如下數(shù)據(jù)操作： 將它們快速地存放到數(shù)據(jù)存儲器； 由數(shù)據(jù)存儲器對它們進行加載； 用子程序或中斷服務(wù)程序保存和恢復(fù) 處理器的狀態(tài)。 第2章 TMS320C54x的硬件結(jié)構(gòu) 由于這些寄存器第2章 TMS320C54x的硬件結(jié)構(gòu)1狀態(tài)寄存器0（ST0） 主要反映處理器的尋址要求和計算機的運行狀態(tài)。 ST0的結(jié)構(gòu)：15 1312111098 0ST0：ARPTCCOVAOVBDPARPARP：輔助寄存器指針。 用來選擇使用單操作數(shù)間接尋址時的 輔助寄存器AR0AR7。ARPTCTC：測試/控制標志。 用來保存ALU測試操作的結(jié)果。TCCC

38、：進位標志位。 用來保存ALU加減運算時所產(chǎn)生的進/借位。COVBOVAOVA/B：累加器A/B的溢出標志。 用來反映A/B是否產(chǎn)生溢出。OVBOVADPDP：數(shù)據(jù)存儲器頁指針。 用來與指令中提供的7位地址結(jié)合形成1個 16位數(shù)據(jù)存儲器的地址。DP第2章 TMS320C54x的硬件結(jié)構(gòu)1狀態(tài)寄存器0（ST第2章 TMS320C54x的硬件結(jié)構(gòu)2狀態(tài)寄存器1 (ST1)1514131211109876540BRAFCPLXFHMINTM0OVMSXMC16FRCTCMPTASMBRAFCPLXFHMINTM0OVMSXMC16FRCTCMPTASMBRAF：塊重復(fù)操作標志位。 用來指示當前是否在

39、執(zhí)行塊重復(fù)操作。 BRAF=0 表示當前不進行重復(fù)塊操作； BRAF=1 表示當前正在進行塊重復(fù)操作。CPL：直接尋址編輯方式標志位； 用來指示直接尋址選用何種指針。 CPL=0 選用數(shù)據(jù)頁指針DP的直接尋址； CPL=1 選用堆棧指針SP的直接尋址。XF：外部XF引腳狀態(tài)控制位。 用來控制XF通用外部輸出引腳的狀態(tài)。 執(zhí)行SSBX XF=1 XF通用輸出引腳為1； 執(zhí)行RSBX XF=0 XF通用輸出引腳為0。HM：保持方式位；響應(yīng)HOLD信號時，指示 CPU是否繼續(xù)執(zhí)行內(nèi)部操作。 HM=0 CPU從內(nèi)部程序存儲器取指， 繼續(xù)執(zhí)行內(nèi)部操作。 HM=1 CPU停止內(nèi)部操作。 INTM：中斷方式

40、控制位； 用于屏蔽或開放所有可屏蔽中斷。 INTN=0 開放全部可屏蔽中斷； INTN=1 禁止所有可屏蔽中斷。0：保留位，未被使用，總是讀為0。 OVM：溢出方式控制位； 用來確定累加器溢出時，對累加器的加載方式。 OVM=0 將運算的溢出結(jié)果直接加載到累加器中； OVM=1 當正溢出時，將007FFFFFFFH加載累加器； 當負溢出時，將FF80000000H加載累加器。SXM：符號位擴展方式控制位；用來確定數(shù)據(jù) 在運算之前是否需要符號位擴展。 SXM=0 數(shù)據(jù)進入ALU之前禁止符號位擴展； SXM=1 數(shù)據(jù)進入ALU之前進行符號位擴展。C16：雙16位/雙精度算術(shù)運算方式控制位； 用來決

41、定ALU的算術(shù)運算方式。 C16=0 ALU工作在雙精度算術(shù)運算方式； C16=1 ALU工作在雙16位算術(shù)運算方式。FRCT：小數(shù)方式控制位； 用來確定乘法器的運算方式。 FRCT=1 乘法器的輸出左移一位， 消除多余的符號位。 CMPT：間接尋址輔助寄存器修正方式控制位； 用來決定ARP是否進行修正。 CMPT=0 在進行間接尋址單操作數(shù)時，不修正ARP； CMPT=1 在進行間接尋址單操作數(shù)時，修正ARP。ASM：累加器移位方式控制位。 為某些具有移位操作的指令設(shè)定一個從-1615范圍內(nèi)的移位值。BRAFCPLXFHMINTM0OVMSXMC16FRCTCMPTASM 主要反映處理器的尋

42、址要求、計算初始狀態(tài)的設(shè)置、I/O及中斷的控制等。第2章 TMS320C54x的硬件結(jié)構(gòu)2狀態(tài)寄存器1 (S第2章 TMS320C54x的硬件結(jié)構(gòu)3工作方式狀態(tài)寄存器PMSTSSTSMULCLKOFFDROMAVISOVLYMP/MCIPTR0123456157 主要設(shè)定和控制處理器的工作方式和存儲器的配置，反映處理器的工作狀態(tài)。中斷向量指針CPU工作方式選擇位RAM重復(fù)占位標志地址可見控制位數(shù)據(jù)ROM映射選擇位時鐘輸出選擇位乘法飽和方式位存儲飽和位第2章 TMS320C54x的硬件結(jié)構(gòu)3工作方式狀態(tài)寄存器第2章 TMS320C54x的硬件結(jié)構(gòu) IPTR：用來指示中斷向量所駐留的128字程序存

43、儲器的位置； MP/MC：用來確定是否允許使用片內(nèi)程序存儲器ROM OVLY：用來決定片內(nèi)雙尋址數(shù)據(jù)RAM是否映射到程序空間。 AVIS：用來決定是否可以從器件地址引腳線看到內(nèi)部程序空間地址線； DROM：用來決定片內(nèi)ROM是否可以映射到數(shù)據(jù)存儲空間； CLKOFF：用來決定時鐘輸出引腳CLKOUT是否有信號輸出； SMUL：用來決定乘法結(jié)果是否需要進行飽和處理； SST：用來決定累加器中的數(shù)據(jù)在存儲到存儲器之前，是否需要飽和處理。第2章 TMS320C54x的硬件結(jié)構(gòu) IPTR：用來指示中第2章 TMS320C54x的硬件結(jié)構(gòu) 2.4 C54x的存儲空間結(jié)構(gòu) C54x共有192K字的存儲空間

44、，分成3個相互獨立可選擇的存儲空間： 64K字（16位）的程序存儲空間； 64K字（16位）的數(shù)據(jù)存儲空間； 64K字（16位）的I/O空間。第2章 TMS320C54x的硬件結(jié)構(gòu) 2.4 C54x的第2章 TMS320C54x的硬件結(jié)構(gòu) 程序存儲空間：用來存放要執(zhí)行的指令和指令執(zhí)行中所需要的系數(shù)表(數(shù)學(xué)用表)； 數(shù)據(jù)存儲空間：用來存放執(zhí)行指令所需要的數(shù)據(jù)； I/O存儲空間：用來提供與外部存儲器映射的接口，可以作為外部數(shù)據(jù)存儲空間使用。第2章 TMS320C54x的硬件結(jié)構(gòu) 程序存儲空間：用來第2章 TMS320C54x的硬件結(jié)構(gòu) 所有C54x芯片都含有片內(nèi)RAM和ROM。 片內(nèi)RAMSARA

45、MDARAM 單尋址RAM 雙尋址RAMDARAM：由存儲器內(nèi)的一些分塊組成。 每個DARAM塊在單周期內(nèi)能被訪問2次 SARAM：由存儲器分塊組成。 每個SARAM塊在單周期內(nèi)只能被訪問1次第2章 TMS320C54x的硬件結(jié)構(gòu) 所有C54x第2章 TMS320C54x的硬件結(jié)構(gòu) 片內(nèi)ROM：主要存放固化程序和系數(shù)表。一般構(gòu)成程序存儲空間，也可以部分地映射在數(shù)據(jù)存儲空間。 DARAM和SARAM既可以被映射到數(shù)據(jù)存儲空間用來存儲數(shù)據(jù)，也可以映射到程序空間用來存儲程序代碼。 第2章 TMS320C54x的硬件結(jié)構(gòu) 片內(nèi)ROM：主第2章 TMS320C54x的硬件結(jié)構(gòu)片內(nèi)存儲器的優(yōu)點： 不需要插

46、入等待狀態(tài)； 與外部存儲器相比，成本低； 比外部存儲器功耗小。 第2章 TMS320C54x的硬件結(jié)構(gòu)片內(nèi)存儲器的優(yōu)點： 第2章 TMS320C54x的硬件結(jié)構(gòu)C54x片內(nèi)存儲器資源配置DSP存儲器C541C542C543C545C546C548C549C5402C5410C5416C5420ROM程 序程序/數(shù)據(jù)DARAMSARAM28K20K8K5K02K2K010K02K2k010K048K32K16K6K048K32K16K6K02K2K08K24K16K16K08K24K4K4K4K16K0 16K16K08K56K 16K16K064K64K 00032K168K 第2章 TMS3

47、20C54x的硬件結(jié)構(gòu)C54x片內(nèi)存儲器資第2章 TMS320C54x的硬件結(jié)構(gòu)2.4.1 存儲空間結(jié)構(gòu) C54x所有內(nèi)部和外部程序存儲器及內(nèi)部和外部數(shù)據(jù)存儲器分別統(tǒng)一編址。 內(nèi)部RAM總是映射到數(shù)據(jù)存儲空間，但也可映射到程序存儲空間。 ROM可以靈活地映射到程序存儲空間，同時也可以部分地映射到數(shù)據(jù)存儲空間。 存儲空間的任何一種存儲器都可以駐留在片內(nèi)或片外。 第2章 TMS320C54x的硬件結(jié)構(gòu)2.4.1 存儲空間結(jié)第2章 TMS320C54x的硬件結(jié)構(gòu)TMS320VC5402存儲器配置結(jié)構(gòu) 中斷矢量表(內(nèi)部存儲器)FF80HFFFFH保留FF00HFF7FH內(nèi)部ROMF000HFEFFH外

48、部存儲器4000HEFFFHOVLY=1 內(nèi)部DARAMOVLY=0 外部存儲器0080H3FFFHOVLY=1 保留 (0頁)OVLY=0 外部存儲器0000H007FH程序存儲空間地址MP/MC=0微計算機模式中斷矢量表(外部存儲器)FF80HFFFFHFF7FHROM外部存儲器4000HOVLY=1 內(nèi)部DARAMOVLY=0 外部存儲器0080H3FFFHOVLY=1 保留 (0頁)OVLY=0 外部存儲器0000H007FH程序存儲空間地址外部存儲器MP/MC=1微處理器模式數(shù)據(jù)存儲空間地址DROM控制的數(shù)據(jù)存儲空間 DROM=1 保留 FFFFHDROM=0 外部存儲器FF00HD

49、ROM=0 外部ROMDROM=1 內(nèi)部ROM F000HFEFFH外部存儲器4000HEFFFH內(nèi)部DARAM(16K16位)0080H3FFFH存儲器映像寄存器暫存寄存器0000H005FH0060H007FHDROM=1 保留 DROM=0 外部存儲器FF00HFFFFHDROM=1 內(nèi)部ROMDROM=0 外部存儲器F000HFEFFH外部存儲器4000HEFFFH內(nèi)部DARAM(16K16位字）0080H3FFFH暫存器SPRAM0060H007FH存儲器映像寄存器0000H005FH地址數(shù)據(jù)存儲空間第2章 TMS320C54x的硬件結(jié)構(gòu)TMS320VC540第2章 TMS320C5

50、4x的硬件結(jié)構(gòu)2.4.2 程序存儲空間 程序存儲空間用來存放要執(zhí)行的指令和執(zhí)行中所需的系數(shù)表。 C5402共有20條地址線，可尋址1M字的外部程序存儲器。它的內(nèi)部ROM和DARAM可通過軟件映射到程序空間。當存儲單元映射到程序空間時，CPU可自動地按程序存儲器對它們進行尋址。 如果程序地址生成器（PAGEN）產(chǎn)生的地址處于外部存儲器，CPU可自動地對外部存儲器尋址。 第2章 TMS320C54x的硬件結(jié)構(gòu)2.4.2 程序存儲空第2章 TMS320C54x的硬件結(jié)構(gòu)1程序存儲空間的配置 程序存儲空間可通過PMST寄存器的MP/MC和OVLY控制位來設(shè)置內(nèi)部存儲器的映射地址。 MP/MC控制位用來

51、決定程序存儲空間是否使用內(nèi)部存儲器。 當MP/ MC=0時，稱為微計算機模式。 4000HEFFFH程序存儲空間定義為外部存儲器； F000HFEFFH程序存儲空間定義為內(nèi)部ROM； FF00HFFFFH程序存儲空間定義為內(nèi)部存儲器。第2章 TMS320C54x的硬件結(jié)構(gòu)1程序存儲空間的配置第2章 TMS320C54x的硬件結(jié)構(gòu) 當MP/ MC=1時，稱為微處理器模式。 4000HFFFFH程序存儲空間定義為外部存儲器 。 OVLY控制位用來決定程序存儲空間是否使用內(nèi)部RAM。 當OVLY= 0時，程序存儲空間不使用內(nèi)部RAM。 0000H3FFFH全部定義為外部程序存儲空間，此時內(nèi)部RAM只

52、作為數(shù)據(jù)存儲器使用。第2章 TMS320C54x的硬件結(jié)構(gòu) 當MP/ 當OVLY= 1時，程序存儲空間使用內(nèi)部RAM。內(nèi)部RAM同時被映射到程序存儲空間和數(shù)據(jù)存儲空間。 0000H007FH保留，程序無法占用； 0080H3FFFH定義為內(nèi)部DARAM。 當OVLY= 1時，程序存儲空間使用內(nèi)部RAM。內(nèi)部第2章 TMS320C54x的硬件結(jié)構(gòu)微計算機模式： MP/ MC=0OVLY=10000H007FH 保留 0080H3FFFH 內(nèi)部DARAM 0000HEFFFH 外部存儲器 4000HEFFFH 外部存儲器F000HFEFFH 內(nèi)部ROMFF00HFF7FH 保留FF80HFFFFH

53、 中斷矢量表FF00HFF7FH 保留F000HFEFFH 內(nèi)部ROMOVLY=00000H007FHOVLY=1 保留OVLY=0 外部存儲器0080H3FFFHOVLY=1 內(nèi)部DARAMOVLY=0 外部存儲器4000HEFFFH外部存儲器F000HFEFFH內(nèi)部ROMFF00HFF7FH保留FF80HFFFFH中斷矢量表(內(nèi)部存儲器)地址程序存儲空間OVLY=1 保留0000H007FHOVLY=1 內(nèi)部DARAM0080H3FFFH外部存儲器4000HEFFFH內(nèi)部ROMF000HFEFFH保留FF00HFF7FH中斷矢量表(內(nèi)部存儲器)FF80HFFFFHOVLY=0 外部存儲器0

54、000H007FHOVLY=0 外部存儲器0080H3FFFHOVLY=0 外部存儲器4000HEFFFH保留FF00HFF7FH中斷矢量表(內(nèi)部存儲器)FF80HFFFFHFF80HFFFFH 中斷矢量表內(nèi)部ROMF000HFEFFH中斷矢量表(內(nèi)部存儲器)保留內(nèi)部ROM外部存儲器OVLY=1 內(nèi)部DARAMOVLY=0 外部存儲器OVLY=1 保留OVLY=0 外部存儲器內(nèi)部存儲器內(nèi)部存儲器第2章 TMS320C54x的硬件結(jié)構(gòu)微計算機模式： MP/第2章 TMS320C54x的硬件結(jié)構(gòu)微處理器模式： MP/ MC=1地址程序存儲空間0000H007FHOVLY=1 保留OVLY=0 外部

55、存儲器0080H3FFFHOVLY=1 內(nèi)部DARAMOVLY=0 外部存儲器4000H外部存儲器FF7FHFF80HFFFFH中斷矢量表(外部存儲器)OVLY=1： OVLY=1 保留OVLY=0 外部存儲器OVLY=1 保留0000H007FH0000H007FH 保留 OVLY=1 內(nèi)部DARAM0080H3FFFH0080H3FFFH 內(nèi)部DARAM 外部存儲器4000HFF7FH4000HFF7FH 外部存儲器中斷矢量表(外部存儲器)FF80HFFFFHFF80HFFFFH 中斷矢量表OVLY=0：外部存儲器4000HOVLY=1 保留OVLY=0 外部存儲器OVLY=0 外部存儲器

56、0000H007FHOVLY=0 外部存儲器0080H3FFFHFF7FH0000HFF7FH 外部存儲器中斷矢量表(外部存儲器)FF80HFFFFHFF80HFFFFH 中斷矢量表中斷矢量表(外部存儲器)外部存儲器OVLY=1 內(nèi)部SARAMOVLY=0 外部存儲器OVLY=1 內(nèi)部DARAMOVLY=0 外部存儲器OVLY=1 保留OVLY=0 外部存儲器第2章 TMS320C54x的硬件結(jié)構(gòu)微處理器模式： MP/第2章 TMS320C54x的硬件結(jié)構(gòu)2程序存儲空間的分頁擴展 在C54x系列芯片中，有些芯片采用分頁擴展的方法，使程序存儲空間可擴展到1M8M。 如：C5409和C5416可擴

57、展到8M。 C5402有20條外部程序地址總線，其程序 空間只能擴展到1M。 第2章 TMS320C54x的硬件結(jié)構(gòu)2程序存儲空間的分頁第2章 TMS320C54x的硬件結(jié)構(gòu)分頁擴展技術(shù)的特點： 有20或23條外部程序地址線，可尋址1M或8M存儲空間； 有1個額外的存儲器映像寄存器程序計數(shù)器擴展寄存器XPC； 有6條尋址擴展程序空間的指令，用于尋址擴展程序空間。第2章 TMS320C54x的硬件結(jié)構(gòu)分頁擴展技術(shù)的特點：第2章 TMS320C54x的硬件結(jié)構(gòu) 當OVLY=0時，內(nèi)部RAM不允許映射到程序空間，程序空間分成128頁，每頁64K。 XPC=127XPC=1XPC=0Page12764

58、K7F 0000H7F FFFFH02 0000H02 FFFFHPage164K01 0000H01 FFFFHPage064K00 0000H00 FFFFHXPC=2Page264K第2章 TMS320C54x的硬件結(jié)構(gòu) 當OVLY=第2章 TMS320C54x的硬件結(jié)構(gòu) 當OVLY=1時，片內(nèi)RAM允許映射到程序空間，程序存儲器的每一頁都由兩部分組成：32K字的公共塊和32K字的專用塊。 公共塊可由所有頁共享； 專用塊只能按指定的頁號尋址。 當MP/MC=0時，片內(nèi)ROM只能允許安排在第0頁的程序空間，不能映射到其它頁。 第2章 TMS320C54x的硬件結(jié)構(gòu) 當OVLY=第2章 TM

59、S320C54x的硬件結(jié)構(gòu) 公共塊：由所有頁共享 專用塊：按指定的頁號尋址 00 8000H00 FFFFHPage032K01 8000H01 FFFFHPage132K02 8000H02 FFFFHPage132K7F 8000H 7F FFFFHPage12732KXPC=0XPC=1XPC=2XPC=127XX 0000HXX 7FFFHPage032K(片內(nèi)RAM)XPC=XX第2章 TMS320C54x的硬件結(jié)構(gòu) 第2章 TMS320C54x的硬件結(jié)構(gòu) C5402共有20條外部程序地址總線，可尋址程序存儲空間為1M。整個程序存儲空間分成16頁，每頁共計64K字。 TMS320VC

60、5402擴展程序存儲空間結(jié)構(gòu)圖 第0頁64K字0 0000H0 FFFFHXPC = 0第1頁64K字1 0000H1 FFFFHXPC = 1第15頁64K字F 0000HF FFFFHXPC = 15第1頁低32K字（片外）1 7FFFH第1頁高32K字（片外）1 8000H第15頁低32K字（片外）F 7FFFH第15頁高32K字（片外）F 8000H 擴展程序存儲器的頁號由XPC寄存器設(shè)定，XPC映射到數(shù)據(jù)存儲器的001EH單元。硬件復(fù)位時，XPC被置0。 第2章 TMS320C54x的硬件結(jié)構(gòu) C5402第2章 TMS320C54x的硬件結(jié)構(gòu) 為了便于軟件進行頁切換，設(shè)置了6條影響X