基于FPGA的GPS時鐘解析技術(shù)

1、 基于FPGA的GPS時鐘解析技術(shù) 張明陽 馬鵬Summary 概述了FPGA特點和GPS同步時鐘裝置基本功能后，本文提出了以FPGA為核心單元的GPS時鐘解析系統(tǒng)，可高精度實時的解析GPS接收機發(fā)出的同步時間信息，并在GPS失步后實現(xiàn)秒脈沖累加計時，最后給出系統(tǒng)時序仿真結(jié)果。【Key】FPGA GPS 秒脈沖1 引言全球定位系統(tǒng)（GPS）作為新一代衛(wèi)星導(dǎo)航與定位系統(tǒng)，以其全球性、全天候、高精度、自動化、高效益等顯著特點，在我國大地測量、工程測量、水利電力、交通、資源勘探和航海等領(lǐng)域有著廣泛的應(yīng)用?？梢哉f，GPS技術(shù)現(xiàn)已融入了國民經(jīng)濟建設(shè)、國防建設(shè)和社會發(fā)展的各個應(yīng)用方面。FPGA是一種可編程

2、邏輯器件，片內(nèi)有大量邏輯門和觸發(fā)器，具有集成度高，運算速度快，編程簡易的特點，內(nèi)部程序并行運行，可同時處理不同任務(wù)。同時FPGA有大量軟核，可方便進行二次開發(fā)。本文在結(jié)合了FPGA的特點和GPS同步時鐘裝置具有的基本功能后，提出了基于FPGA的GPS時鐘解析系統(tǒng)，設(shè)計中以FPGA為核心單元，提高了系統(tǒng)解析效率，實現(xiàn)高速度的實時GPS時鐘解析。2 系統(tǒng)介紹基于FPGA的GPS時鐘解析系統(tǒng)采用“自頂向下”的設(shè)計方法，使用Verilog HDL語言編寫，其內(nèi)部設(shè)計邏輯框圖如圖1所示，由圖可知，系統(tǒng)主要由波特率產(chǎn)生器、UART接收器以及GPS模塊組成。2.1 波特率產(chǎn)生器波特率產(chǎn)生器模塊的作用是對FP

3、GA的系統(tǒng)工作時鐘進行分頻，從而為UART接收器提供工作時序，本文波特率發(fā)生器模塊輸出的時鐘頻率設(shè)為串口數(shù)據(jù)速率的16倍，同時在數(shù)據(jù)位中間位置時刻進行采樣，有效避免了誤碼操作。2.2 UART接收器UART接收器的作用是接收GPS接收機發(fā)出的包含時間信息的串口數(shù)據(jù)，并將接收到的串口數(shù)據(jù)按照ASCII碼的形式發(fā)送給GPS模塊，每當(dāng)接收完一個來自串口的字符（8位）數(shù)據(jù)時，就產(chǎn)生一個接收完成指示信號，GPS模塊根據(jù)接收完成指示信號將接收的字符數(shù)據(jù)存儲。UART接收模塊的好壞直接影響后續(xù)模塊能否正確解析數(shù)據(jù)。2.3 GPS模塊GPS模塊的主要任務(wù)是實時的校驗UART接收器發(fā)來的NMEA 0183 $G

4、PRMC語句格式，并當(dāng)語句格式符合標準時，實時解析出$GPRMC語句中時間信息。如圖所示，I/O控制模塊即負責(zé)語句格式的校驗，當(dāng)符合語句標準先將$GPRMC語句語句存儲于輸入緩存，再進行GPS解析，并對解析出的時間結(jié)果進行時鐘調(diào)整，調(diào)整為北京時間，并在原時鐘基礎(chǔ)上加1秒，將時鐘調(diào)整結(jié)果存儲于輸出緩存器中進行緩存。與此同時，GPS檢測模塊實時檢測GPS狀態(tài)，當(dāng)GPS未失步時，I/O控制模塊直接將輸出緩存器中將緩存的時間信息以秒脈沖為節(jié)拍輸出;當(dāng)檢測到GPS失步時，I/O控制模塊首先將輸出緩存器中緩存的時間信息累加1，再根據(jù)FPGA內(nèi)部定義的時鐘節(jié)拍，將累加時鐘輸出，完成GPS時鐘解析工作。3 時

5、序仿真圖2為本文設(shè)計的GPS時鐘解析系統(tǒng)時序仿真波形圖，仿真中采用標準$GPRMC語句模擬輸入，由于本文只用到GPS時間信息，故仿真只設(shè)計輸入“$GPRMC，121212，A”語句，表示仿真時刻為12時12分12秒，如圖所示data_rx7：0即表示UART接收器接收的來自串口的GPS信息的ASCII格式;rev_sig即表示接收完成指示信號，每當(dāng)接收完一個字符，產(chǎn)生一個高脈沖。當(dāng)秒脈沖gps_tp有效時，時鐘解析系統(tǒng)解析出的當(dāng)前時間信息為gpstime31：0=72733=（20*3600） +（12*60）+12+1，即為20時12分13秒整。由此可知，本系統(tǒng)有效完成了GPS時鐘解析功能，

6、可實時獲得時間信息。4 結(jié)論本文設(shè)計的基于FPGA的GPS時鐘解析系統(tǒng)，充分利用FPGA高速并行運算的優(yōu)勢，能夠高精度實時的解析出GPS接收機發(fā)來的GPS同步時鐘信息，并且當(dāng)GPS失步時也可利用GPS秒脈沖累加計時，保證同步時間信息精確有效，在分布式同步系統(tǒng)、同步采集系統(tǒng)中具有廣闊的應(yīng)用前景。Reference1張惠，張健，劉超，全球定位系統(tǒng)（GPS）技術(shù)的發(fā)展現(xiàn)狀及未來發(fā)展趨勢J，中國計量，2012 （01）： 70-72.2徐丈波，田耕.Xilinx FPGA開發(fā)實用教程M.北京：清華大學(xué)出版社，2 01 2.3 Zdenek Slanina， Vladimir Kasik. GPSsynchronisation for FPGA devices C.Brno （CS）： Programmable Devices andEmbedded Systems， 2012.電子技術(shù)與軟件工程2018年6期電子技術(shù)與軟件工程的其它文章工信部：流