一種FPGA控制全彩大屏幕顯示設(shè)計(jì)

1、【W(wǎng)ord版本下載可任意編輯】 一種FPGA控制全彩大屏幕顯示設(shè)計(jì) 圖2 DVI-I接口 2 選取存儲(chǔ)圖像數(shù)據(jù)的緩沖存儲(chǔ)器 根據(jù)上述采集圖像數(shù)據(jù)的帶寬要求，在這里用的是DDR-SDRAM存儲(chǔ)器，時(shí)鐘為200MHz，數(shù)據(jù)位寬為16位，所以，帶寬可到達(dá)6.4GHz，利用率到達(dá)65%即可滿足上述DVI接口芯片輸入到FPGA芯片的帶寬要求。 由于從DVI芯片輸入到FPGA芯片的圖像數(shù)據(jù)的時(shí)鐘是165MHz，與輸出到DDR-SDRAM存儲(chǔ)器的時(shí)鐘頻率200MHz不同步，所以，在這里FPGA芯片中要用到異步FIFO開展緩沖，將從DVI*芯片輸入的圖像數(shù)據(jù)緩沖到寬度為24位，深度為2048的FIFO中，其中

2、輸入時(shí)鐘根據(jù)輸入的圖像分辨率計(jì)算得出，可輸出的時(shí)鐘為165MHz，然后再?gòu)腇IFO緩沖期將數(shù)據(jù)輸出到DDR-SDRAM存儲(chǔ)器，其中輸出到DDR-SDRAM的圖像數(shù)據(jù)的時(shí)鐘為200MHz，輸出的時(shí)鐘為雙數(shù)據(jù)率始終，即數(shù)據(jù)有效時(shí)鐘可到達(dá)400MHz，再將DDR-SDRAM存儲(chǔ)器中的圖像數(shù)據(jù)輸出到FPGA芯片中，在這里輸出到FPGA芯片的緩沖階段，需要借助FIFO對(duì)輸出到外部接口芯片開展緩沖。 3 圖像處理 由于人眼看到的圖像亮度是非線性等級(jí)的，該系統(tǒng)的輸出到存儲(chǔ)器的圖像是線性的，所以需開展校正處理，在這里運(yùn)用了gamma校正算法開展處理，Y=KXr，F(xiàn)PGA芯片對(duì)gamma校正的實(shí)現(xiàn)過程就是開展數(shù)

3、據(jù)的映射，對(duì)從FIFO輸出到外部接口的圖像數(shù)據(jù)開展數(shù)據(jù)的一一映射。得到輸出圖像，從輸出接口將校正后的圖像數(shù)據(jù)輸出到外部器件。 圖3 FPGA控制全彩大屏幕LED系統(tǒng)原理圖 4 應(yīng)用于不同領(lǐng)域的兩種輸出接口模式 FPGA芯片輸出端連接驅(qū)動(dòng)電流芯片 該接口的使用適合于輸出的是多路驅(qū)動(dòng)電流芯片，用FPGA芯片輸出管腳時(shí)序控制多路外部驅(qū)動(dòng)電流芯片，驅(qū)動(dòng)電流芯片再對(duì)RGB發(fā)光二極管開展控制，將整個(gè)電腦想要顯示的圖像顯示到大屏幕LED上。 接收端為以太網(wǎng)線的接口 該接口適合于對(duì)一路輸入DVI*芯片接口圖像的輸出，該接口可以用于遠(yuǎn)距離傳輸圖像信息，應(yīng)用于大屏幕的LED的顯示。 DVI-Integrated（

4、DVI-I）接口（18+5和24+5）是兼容數(shù)字和模擬接口的，所以，DVI-I的插座就有18個(gè)或24個(gè)數(shù)字插針的插孔+5個(gè)模擬插針的插孔（就是旁邊那個(gè)四針孔和一個(gè)十字花）。比DVI-D多出來的4根線用于兼容傳統(tǒng)VGA模擬信號(hào)。基于這樣的構(gòu)造，DVI-I插座可以插DVI-I和DVI-D的插頭，而DVI-D插座只能插DVI-D的插頭。DVI-I兼容模擬接口并不意味著模擬信號(hào)的接口D-Sub插頭可以直接連接在DVI-I插座上，它必須通過一個(gè)轉(zhuǎn)換接頭才能連接使用。一般采用這種接口的顯卡都會(huì)帶有相關(guān)的轉(zhuǎn)換接頭?？紤]到兼容性問題，目前顯卡一般會(huì)采用DVI-I接口，這樣可以通過轉(zhuǎn)換接頭連接到普通的VGA接口

5、。而帶有兩個(gè)DVI接口的顯示器一般使用DVI-D類型。而帶有一個(gè)DVI接口和一個(gè)VGA接口的顯示器，DVI接口一般使用帶有模擬信號(hào)的DVI-I接口。 顯示設(shè)備采用DVI接口優(yōu)點(diǎn) DVI傳輸?shù)氖菙?shù)字信號(hào)，數(shù)字圖像信息不需經(jīng)過任何轉(zhuǎn)換，就會(huì)直接被傳送到顯示設(shè)備上，減少了數(shù)字向模擬再到數(shù)字煩瑣的轉(zhuǎn)換過程，大大節(jié)省了時(shí)間，因此它的速度更快，能有效消除拖影現(xiàn)象，使用DVI開展數(shù)據(jù)傳輸，信號(hào)不衰減，色彩更純凈，更逼真。計(jì)算機(jī)內(nèi)部傳輸?shù)氖嵌M(jìn)制的數(shù)字信號(hào)，使用VGA接口連接全彩LED大屏幕顯示器，就需要先把信號(hào)通過顯卡中的D/A轉(zhuǎn)換器轉(zhuǎn)變?yōu)镽、G、B三原色信號(hào)和行、場(chǎng)同步信號(hào)，這些信號(hào)通過模擬信號(hào)線傳輸?shù)饺蔐ED大屏幕上，還需要相應(yīng)的A/D轉(zhuǎn)換器將模擬信號(hào)再轉(zhuǎn)變成數(shù)字信號(hào)，才能在全彩LED大屏幕上顯示出圖像。在上述的D/A、A/D轉(zhuǎn)換和信號(hào)傳輸過程中不可防止信號(hào)的損失和受到干擾，從而導(dǎo)致圖像出現(xiàn)失真甚至顯示錯(cuò)誤。DVI接口無須開展這些轉(zhuǎn)換，防止了信號(hào)的損失，使圖像的清晰度和細(xì)節(jié)表現(xiàn)力都得到了大大的提高，高分辨率下畫面更加細(xì)膩，不容易受信號(hào)干擾。 結(jié)束語 該設(shè)計(jì)系統(tǒng)實(shí)現(xiàn)的FPGA芯片控制全彩大屏幕的圖像顯示系統(tǒng)，不僅可以用于小尺寸分辨率（256192）