優(yōu)化數(shù)字視頻設(shè)備的BNC連接器PCB占位設(shè)計_第1頁
優(yōu)化數(shù)字視頻設(shè)備的BNC連接器PCB占位設(shè)計_第2頁
優(yōu)化數(shù)字視頻設(shè)備的BNC連接器PCB占位設(shè)計_第3頁
優(yōu)化數(shù)字視頻設(shè)備的BNC連接器PCB占位設(shè)計_第4頁
優(yōu)化數(shù)字視頻設(shè)備的BNC連接器PCB占位設(shè)計_第5頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、【W(wǎng)ord版本下載可任意編輯】 優(yōu)化數(shù)字視頻設(shè)備的BNC連接器PCB占位設(shè)計 如果是圖7 所示的表面貼裝BNC,則大的連接焊盤將導(dǎo)致阻抗大幅下降。提高其阻抗需要使用較大的電介質(zhì)間隔(H15mil),但這并不是可選方案。提高焊盤阻抗的方法之一是移除焊盤下方的一個或多個層,以消除過高的寄生電容。開口尺寸通常設(shè)計為能提供剛好足夠的邊緣電容,以將連接焊盤的阻抗恢復(fù)至其目標(biāo)值。圖11 描述了在焊盤下方移除層的技術(shù)。占位取決于個GND 層的位置,以及電路板中電源層的位置和數(shù)量。 圖11:針對表面貼裝BNC 占位移除焊盤下方的電源層。 圖12 給出了改良的占位例如。在此例如中,移除焊盤下方所有的層。此步驟會

2、將焊盤的特征阻抗提高到75(此例如的目標(biāo)阻抗)以上。為了使阻抗恢復(fù)至目標(biāo)值75,在焊盤的兩端增加了接地金屬片。這些接地片安置在焊盤預(yù)先定義的距離處,這樣就能產(chǎn)生剛好足夠的接地耦合以實(shí)現(xiàn)所需的阻抗。該構(gòu)造的優(yōu)點(diǎn)是與電路板堆疊完全無關(guān),因此可在多層電路板設(shè)計中重復(fù)使用。 圖12:針對表面貼裝BNC 占位采用GND 移除和GND 保護(hù)片方法。 透明的BNC 占位-插入式BNC 對于插入式BNC,其占位由金屬化通孔及其引出線兩部分構(gòu)造組成。金屬化通孔直徑通常為3050mil。為使金屬化通孔的阻抗保持為75,在電源層中需要使用大間隙(反焊盤)。反焊盤尺寸決定于金屬化通孔直徑以及電路板中的電源層數(shù)量。使用

3、大的反焊盤后,反焊盤區(qū)域內(nèi)的引出線將喪失其GND 參考,其阻抗就會增加。為解決此問題,需要將短金屬片延長至反焊盤內(nèi),以保證引出線的阻抗。底層引出線上方的個電源層需要延長金屬片,其寬度通常為走線寬度的35 倍。圖13 是采用此技術(shù)的BNC 占位。另一種常用技術(shù)是加寬反焊盤區(qū)域內(nèi)的引出線以降低其阻抗,圖14 是采用此技術(shù)的BNC 占位。 圖13:針對插入式BNC 占位在引出線上方使用GND 接地片。 圖14:針對插入式BNC 占位使用更寬的引出線。 圖15 給出了改良的占位設(shè)計。在此例如中,底部金屬層上加寬的引出線任意一側(cè)都安置了兩個GND 接地片。這些接地片安置在引出線預(yù)先定義好的位置上,這樣就

4、能產(chǎn)生剛好足夠的接地耦合以實(shí)現(xiàn)短引出線所需的阻抗。該構(gòu)造的優(yōu)點(diǎn)是能獨(dú)立調(diào)節(jié)電源層中的反焊盤以控制金屬化通孔阻抗,且能獨(dú)立調(diào)節(jié)接地保護(hù)片間隙以控制引出線阻抗。 圖15:針對插入式BNC 占位在引出線側(cè)邊使用GND 接地片。 BNC 占位設(shè)計優(yōu)化 BNC 占位設(shè)計涉及在GND 和VCC 內(nèi)層安置反焊盤或移除層,或安置表面GND 接地片,以產(chǎn)生剛好足夠的寄生電容來保證所需的特征阻抗。占位取決于BNC 的信號引腳直徑,以及電路板中的電源層數(shù)量。在某些情況下,占位可以設(shè)計成偏離標(biāo)稱的75 以彌補(bǔ)BNC 本身輕微的缺陷。硬件工程師必須根據(jù)以往的經(jīng)驗來優(yōu)化BNC 占位,在多數(shù)情況下,常常會開展多次電路板重設(shè)

5、計。 使用三維電磁仿真可以優(yōu)化BNC 占位設(shè)計。從BNC 的三維模型(機(jī)械維度和材料特性)開始, 將建議的占位構(gòu)造和電路板特性(走線寬度、層疊和材料特性)輸入3D EM 仿真器。執(zhí)行頻域仿真以確保符合有關(guān)回波損耗和插入損耗的設(shè)計目標(biāo),還可以執(zhí)行仿真TDR 來檢查BNC 和占位的阻抗曲線。 BNC 供給商有完整的BNC 模型,在客戶輸入電路板堆疊的情況下運(yùn)行此仿真,是全面了解BNC 模型的方法之一。本部分給出的仿真例如由連接器供給商Samtec 公司提供。 圖16:Samtec 直角BNC 及其在PCB 上占位的3D 模型。 圖17:BNC 及其占位的仿真回波損耗。 圖18:BNC及其占位的仿真

6、插入損耗。 使用美國國家半導(dǎo)體的LMH0387測試BNC 現(xiàn)在已使用3D EM仿真器優(yōu)化了BNC占位。為驗證其系統(tǒng)性能,將在LMH0387*估板上采用多種BNC類型及優(yōu)化占位。 LMH0387是行業(yè)首款單芯片自適應(yīng)電纜均衡器和電纜驅(qū)動器,允許將一個BNC共享為輸入端口或輸出端口。它具有內(nèi)置端接和回波損耗網(wǎng)絡(luò),補(bǔ)償集成電路電容,并可簡化高速電路板布局,以良好的裕度滿足SMPTE回波損耗要求。 圖19顯示了此*估板的簡化電路。LMH0387通過交流耦合電容器(4.7F)連接至BNC。為到達(dá)良好的回波損耗,將LMH0387安置在靠近BNC端口的位置,并使用75走線將其連接至BNC。為將阻抗的不連續(xù)性

7、降至,還要為4.7F交流耦合電容器的*接焊盤采用接地層移除技術(shù)。 在BNC端口上將同時執(zhí)行TDR阻抗測量和回波損耗測量。圖20是貼裝有垂直和直角插入式BNC的兩塊*估板示意圖。圖21是使用TDR為其測量的阻抗曲線。圖22是其回波損耗圖,說明離SMPTE的限制有510dB的裕度。 圖2325是邊緣貼裝和表面貼裝BNC的另一組測量圖。 圖19:LMH0387 可配置I/O 的簡化示意圖。 LMH0387 可配置I/O 的性能圖 圖20:貼裝有垂直和直角插入式BNC 的LMH0387 示意圖。 圖21:LMH0387 的BNC、占位和走線的阻抗曲線。 圖22:以良好裕度滿足SMPTE要求的BNC端口

8、回波損耗圖。 圖23:采用邊緣貼裝和直角表面貼裝BNC的LMH0387示意圖。 圖24:LMH0387的BNC、占位和走線的阻抗曲線。 圖25:以良好裕度滿足SMPTE要求的BNC端口回波損耗圖。 本文小結(jié) 本文討論了BNC占位設(shè)計中的幾個常見問題,并介紹了透明的占位設(shè)計的幾種設(shè)計方法。的設(shè)計是使用具有信號引腳的連接器,從而無需設(shè)計任何特殊電路板構(gòu)造。對于信號引腳較大的連接器,無論是邊緣貼裝還是插入類型,均可采用具有良好性能的受控阻抗占位。請務(wù)必使用的焊盤或孔。排查信號路徑、逐一檢查電路板構(gòu)造、尋找路徑中的寄生電感和電容,并找出消除過高阻抗以及將阻抗恢復(fù)至目標(biāo)值的方法。 本文所用的原則不僅適用于占位設(shè)計,對其它元件的連接焊盤也同樣有效。高速電路板設(shè)計不再是點(diǎn)A至點(diǎn)B的簡單連接。

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論