CMP工藝參數(shù)改進(jìn)

1、CMP工藝參數(shù)改進(jìn)kilcher 發(fā)表于2023-12-2611:40 來源: 半導(dǎo)體技術(shù)天地 率，同時降低本錢，來滿足將來應(yīng)用的要求。對于任一個的技術(shù)節(jié)點(diǎn)，工藝窗口正日益減小，這對于過拋光的容忍度來說也不例外。不斷縮小的關(guān)鍵尺寸CD以及隨之而來的更薄的金屬層厚度和更小的疊層高度，都不斷提示著各個部門來重考量傳統(tǒng)的化學(xué)機(jī)械拋光CMP所使用的化學(xué)試劑和工藝圖1。在拋光過程中，用來保護(hù)硅片上有用圖案的偽構(gòu)造的尺寸和放置位置都在發(fā)生著變化，絕緣材料上銅線整體密度的變化對只有幾十納米寬的窄線條有著極大的影響。7-1.jpg 65nmCD以上時，對于每應(yīng)用類似的進(jìn)展路線進(jìn)展創(chuàng)。 拋光液的改進(jìn)拋光液的整體

2、趨勢朝著更強(qiáng)的化學(xué)反響活性、更溫存的機(jī)械作用的方向進(jìn)展。這將促進(jìn)松軟研磨顆粒的研發(fā)，從而削減在低k絕緣材料外表產(chǎn)生線狀劃痕的可能。盡管如此，混合型的顆粒聚合物與傳統(tǒng)陶瓷顆粒的結(jié)合體在平坦度改善以及缺陷度降低方面呈現(xiàn)出了良好的前景。邊緣銳利的或是圓滑邊緣圓滑，因此能夠?qū)⑺┘拥膽?yīng)力以一種更加溫存、分布均勻的方式傳遞到硅片上。JanVaes表示，理論上講，帶聚合物外殼的陶瓷顆粒能夠?qū)⑦@兩者的優(yōu)點(diǎn)完善的結(jié)合在一起磨移除率、改善平坦度、降低缺陷發(fā)生率的潛力。更進(jìn)一步來講，由于銅本身無法產(chǎn)生自然鈍化層，對于先進(jìn)的銅工藝，要求研磨劑供貨商能夠更為認(rèn)真80nm的窄線條產(chǎn)生極大的局部影響，造成嚴(yán)峻的失效。這促

3、進(jìn)了對于型抑制劑的研發(fā)工作。例如：Technion University以色列，海法的爭辯人員正在爭辯承受陰離子吸附的銅鈍化工藝中的熱力學(xué)問題。隨后，IMEC工程師向測試研磨劑中添加了吸附劑，結(jié)果格外令人驚異CMP工藝所造成的碟形凹陷，這說明白向研磨劑中參與添加劑的方法能夠應(yīng)用于將來的硅片加工制造中。Vaes 介紹說，例如用貴金屬釕作為阻擋層材料可以削減甚至消退對籽晶層的需要，這樣就可以直接在釕的阻擋層上電鍍 Cabot伊力諾依州，Aurora這樣的供給商已經(jīng)開發(fā)出了承受額外抑制劑的貴金屬阻擋層拋光液。的爭辯 要求。也在轉(zhuǎn)變。平坦化工藝簡潔度如此之高就沒有什么好驚異的了。與二十多年前相比，CM

4、P已經(jīng)從一種基于閱歷的工藝轉(zhuǎn)變成一種成熟的由學(xué)問支持的工藝。因此，最終用戶可以更好地把握并提高系統(tǒng)和工藝的魯棒性及可重復(fù)性。型拋光墊構(gòu)造一些拋光墊供給商通過調(diào)整材料、孔隙度，特別是拋光墊上的凹槽圖案，來開發(fā)型的拋光墊。羅門用的根本原理。針對某些格外特別的問題，例如改和氣率，開發(fā)出型的凹槽圖案構(gòu)造。羅門哈斯CMP應(yīng)轉(zhuǎn)變凹槽圖案可以修正均勻性的分布，而其它裝置或者設(shè)備參數(shù)對此則無能為力。 轉(zhuǎn)所產(chǎn)生的離心力使得一局部拋光液無法接觸到硅片，造成拋光液損失。通過優(yōu)化拋光墊凹槽圖案設(shè)計(jì)可以改善拋光液輸送到硅片邊緣，在不犧牲研磨去除率、缺陷度以及均勻度等性能的前提下，使拋光液的消 先進(jìn)材料CMPk材k材料上

5、沉積一層較薄的二氧化硅層，來避開低kCMP 工藝環(huán)境中。最抱負(fù)的拋光工藝是在銅和阻擋層金屬拋光kk值。盡管如此，難以避開的過拋光將會導(dǎo)致拋光液中的外表活性劑和添加劑集中到多孔材料中，造成失效。到底 工藝中，保證構(gòu)造的全都性才是第一要素。psi。Buley構(gòu)造實(shí)現(xiàn)降低硅片上應(yīng)力的目的。拋光液中的顆粒體積也要相應(yīng)的降低。IC1000拋光墊，已經(jīng)開發(fā)出了很多型的拋光液；因此，對于全材料構(gòu)成的拋光墊，所對應(yīng)的研磨性能也將完CMP工藝中開發(fā)和應(yīng)用型的材料。CMP 后的清洗工藝CMP 部門總經(jīng)理LakshmananKaruppiah 表示，通過承受Marangoni枯燥技術(shù)，使得應(yīng)用材料公司加州，Sant

6、a Clara 45nmk絕緣材料的拋光。CMP后的清洗工藝通常包含超聲波清/枯燥，硅片外表還會殘存水滴。事實(shí)上，全部水滴內(nèi)都會溶解一些微小顆粒，這將造成硅片外表的有機(jī)物殘留或水印缺陷。假設(shè)殘余物中的銅發(fā)生沉淀再結(jié)晶，那么水印缺陷將會在芯片上產(chǎn)生致命的失效。 至是溝槽中的水膜剝離，同時去除剩余物和缺陷。水之間，降低水膜的外表張力，從而消退了水印缺陷產(chǎn)生的可能。 25秒，這為金屬和絕緣材料方面的應(yīng)用供給了生產(chǎn)力方面的優(yōu)勢。量測20nm節(jié)點(diǎn)上最先進(jìn)的應(yīng)用，絕CMP后的剩余高度200400nm 100nm150nm。構(gòu)成疊層的低 psi的壓力。在線或原位量測設(shè)備必需能夠?qū)崟r 來調(diào)整當(dāng)前硅片的加工工藝

7、參數(shù)，比方減慢研磨去除率或者降低下壓力。 以色列，RehovotCDCornel Bozdog指出，更嚴(yán)格的工藝窗口要求提高硅片間、硅片內(nèi)以及芯片內(nèi)不同圖形密度和區(qū)域的平坦均勻度。對于局部外表形貌的測量和監(jiān)控也變得格外重要。Bozdog表示，依據(jù)客戶的反響，當(dāng)前量測劃片槽中測試構(gòu)造的方法已經(jīng)無法直接反映良率。這促進(jìn)了Nova的散射測量設(shè)備能夠基于實(shí)際器件的光學(xué)反響進(jìn)展運(yùn)算。這類設(shè)備能夠?qū)⑵骷缀纬叽绲臏y量準(zhǔn)確到埃的量級。 的解釋，建立整個器件的模型從柵到互連線-是保證器件測量的關(guān)鍵?！凹僭O(shè)能夠建立CMP工藝而言，阻擋層的去除很依靠局部外表形貌，以及前層互連構(gòu)造所產(chǎn)生的外表起伏，因此，只能依靠直

8、接測量方法獲得氧化工藝后的膜厚。幾十埃的量級相對較差，無法同時適用于不同的測試構(gòu)造和特征尺寸密度。Karuppiah 表示，盡管這種原位光學(xué)測量技術(shù)針對硅片級別的終點(diǎn)檢測，并不直接解決局部平坦化的問題，但還是能夠促進(jìn)很多工藝步驟的改善。通過直接測量實(shí)現(xiàn)對局部的把握，進(jìn)而到達(dá)對硅片內(nèi)非均勻性的把握。當(dāng)非實(shí)時測量時，測量發(fā)生在 FOUP前。并且，測量速度能夠與主機(jī)臺加工速度相匹配，甚至更快。Karuppiah 解釋說，假設(shè)將傳感器放置在恰當(dāng)?shù)奈恢?，原位光學(xué)工藝把握將格外有效。將原位傳感器放通過轉(zhuǎn)變壓力和速率來維持研磨去除率。nm節(jié)點(diǎn)，對于全局平坦度的要求變得越來越嚴(yán)格，對于硅片間者停在不同材料界面

9、例如：淺溝槽隔離技術(shù)STI。FOUP 前，即刻測量出硅片內(nèi)以及硅片間剩余材料的厚度分布，精度可以到達(dá)埃的量級，這便允許對下一片硅片的工藝參數(shù)進(jìn)展微調(diào)。例如：一個應(yīng)用于FEOLSTI構(gòu)造剩余的BEOL，單一測量程序能夠獲得硅片內(nèi)以及芯片間不同圖形密度下的銅線厚度分布。本錢因素 ”65nm45nm以及更高25%。但是從結(jié)果上來看，對于產(chǎn)品開發(fā)的整個周期，本錢降低的責(zé)任從生產(chǎn)制造部門轉(zhuǎn)移到了產(chǎn)品研發(fā)部門。從產(chǎn)品開發(fā)的初期便開頭降低本錢是有優(yōu)勢的，假設(shè)能夠?qū)ζ教够に囉猩羁痰睦斫?，?dāng)魯棒性高的集成工藝從研fab對工藝支持的本錢最小化。司的打算，因此，從供給鏈方面對本錢進(jìn)展治理變得不行或缺。CMP 部門

10、，本錢和工藝簡潔度都在提升，像Entrepix亞利桑那州，Tempe這樣的興公司和從早期的原型到最終的量產(chǎn)，Entrepix 能供給各個階段的研發(fā)支持。另外還可幫助設(shè)備升級，例如承受型拋光盤調(diào)整器或者改進(jìn)拋光頭，或者工藝的開發(fā)都能最終改善工藝性能，提高經(jīng)濟(jì)回報(bào)。 競爭力的雙重需求，幫助制造商滿足日益苛刻的產(chǎn)品時間表，來加速資本回流，從而實(shí)現(xiàn)本錢和風(fēng)險的降的應(yīng)用Feeney指出，“技術(shù)的革驅(qū)動需求的產(chǎn)生”。并且，隨著每次技術(shù)節(jié)點(diǎn)的更迭，隨之而來的是器3-D集成技術(shù)中，芯片堆疊以增加集成度和功能性。7-2.jpg5m50m的銅釘或者銅柱被用來連接堆疊起來的芯片。硅片2040m厚。與現(xiàn)有工藝類似，在填充銅之前， CMP。唯一的區(qū)分在于需要被去除掉的材料厚度從10倍，勢必要求研磨去除率也得到相應(yīng)的提升，這樣才能獲得可承受的工藝。Vaes表示，通過對已有平坦化工藝進(jìn)展擴(kuò)展，協(xié)作更為嚴(yán)格的工藝參數(shù)，已經(jīng)可以實(shí)現(xiàn)三片芯片的疊層構(gòu)造。盡管如此，該技術(shù)的瓶頸也格外明顯CMP使用的次數(shù)過多，且工藝本錢太高。CMOS 芯片之上。因此，同一硅片上包含有驅(qū)動MEMS的可