時(shí)序邏輯電路分析與設(shè)計(jì)匯總課件

1、第六章 時(shí)序邏輯電路分析與設(shè)計(jì)6.1 時(shí)序邏輯電路的基本概念6.2 同步時(shí)序邏輯電路的分析6.4 同步時(shí)序邏輯電路的設(shè)計(jì)6.5 典型的時(shí)序邏輯集成電路6.6 時(shí)序可編程邏輯器件6.3 異步時(shí)序邏輯電路的分析第六章 時(shí)序邏輯電路分析與設(shè)計(jì)6.1 時(shí)序邏輯電路的基本 6.5 常用的時(shí)序邏輯模塊電路 6.5.1 寄存器和移位寄存器 6.5.2 計(jì)數(shù)器 6.5 常用的時(shí)序邏輯模塊電路 6.56.5.1 寄存器和移位寄存器一、寄存器 寄存器用于存儲(chǔ)一組二進(jìn)制數(shù)。 一個(gè)觸發(fā)器能存儲(chǔ)1位二進(jìn)制代碼，存儲(chǔ) n 位二進(jìn)制代碼的寄存器需要用 n 個(gè)觸發(fā)器組成。寄存器實(shí)際上是若干觸發(fā)器的集合。 6.5.1 寄存器和

2、移位寄存器工作原理： 并行輸入、并行輸出方式D觸發(fā)器組成的4位寄存器工作原理： 并行輸入、并行輸出方式D觸發(fā)器組二、 移位寄存器 移位寄存器除了具有寄存器的功能外，還有移位功能。即所存儲(chǔ)的代碼在時(shí)鐘信號(hào)的作用下可實(shí)現(xiàn)左移或右移。主要用于數(shù)據(jù)的串-并行轉(zhuǎn)換，數(shù)據(jù)運(yùn)算（乘、除等）。二、 移位寄存器(1) 基本移位寄存器串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸出端并行數(shù)據(jù)輸出端(1) 基本移位寄存器串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸出端并行數(shù)據(jù)輸移位寄存器的狀態(tài)轉(zhuǎn)換表：移位寄存器的狀態(tài)轉(zhuǎn)換表：DSI =11010000,從高位開(kāi)始輸入 經(jīng)過(guò)4個(gè)CP脈沖作用后，從DS 端串行輸入的數(shù)碼就可以從Q0 Q1 Q2 Q3并行輸出。

3、串入并出 經(jīng)過(guò)7個(gè)CP脈沖作用后，從DSI 端串行輸入的數(shù)碼就可以從DO 端串行輸出。 串入串出DSI =11010000,從高位開(kāi)始輸入 經(jīng)過(guò)4個(gè)C（2） 雙向移位寄存器74HC/HCT194 邏輯電路圖：（2） 雙向移位寄存器74HC/HCT194 邏輯電路圖Q0 Q1 Q2 Q3DSR S1 S0 DI0 DI1 DI2 DI3 DSLCR CP 74HC/HCT194Q0 Q1 Q2 74HCT194 的功能表 7D3D2D1D0DI3*DI2*DI1*DI0*HHH6H HLHH5LLLHH4HHHLH3LLHLH2LLH1LLLLLDI3DI2DI1DI0左移DSL右移DSRS0S

4、1行并行輸入時(shí)鐘CP串行輸入控制信號(hào)清零輸 出輸 入74HCT194 的功能表 7D3D2D1D0DI3*DI2雙向移位寄存器74194功能擴(kuò)展用2片擴(kuò)展成的一個(gè)8位雙向移位寄存器：DSR DSL Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7雙向移位寄存器74194功能擴(kuò)展用2片擴(kuò)展成的一個(gè)8位雙向移例：移位寄存器T4194和3-8譯碼器74138組成的時(shí)序電路如圖所示，分析該電路功能：（1）列出該時(shí)序電路的狀態(tài)轉(zhuǎn)移圖；（2）寫(xiě)出電路輸出Z產(chǎn)生的序列。 CRDSRDSLID0 ID1 ID2 ID3例：移位寄存器T4194和3-8譯碼器74138組成的時(shí)序電分析：當(dāng)S0的啟動(dòng)脈沖來(lái)時(shí)：S1S

5、0=11，寄存器置數(shù)，Q0Q1Q2Q3=ID0ID1ID2ID3=1110（Z=0），此時(shí)A2A1A0=110，所以Y6=0，DSL=1； 當(dāng)S0的啟動(dòng)脈沖過(guò)后：S1S0=10，寄存器左移，Q0Q1Q2Q3=Q1Q2Q3DSL 第1個(gè)CP脈沖上升沿：Q0Q1Q2Q3=1101（Z=1），Y5=0，DSL=0； 第2個(gè)CP脈沖上升沿：Q0Q1Q2Q3=1010（Z=0），Y2=0，DSL=0；第3個(gè)CP脈沖上升沿：Q0Q1Q2Q3=0100（Z=0），Y4=0，DSL=1；第4個(gè)CP脈沖上升沿：Q0Q1Q2Q3=1001（Z=1），Y1=0，DSL=1；第5個(gè)CP脈沖上升沿：Q0Q1Q2Q3=0

6、011（Z=1），Y3=0，DSL=0；第6個(gè)CP脈沖上升沿：Q0Q1Q2Q3=0110（Z=0），Y6=0，DSL=1，回到第1個(gè)CP脈沖時(shí)的初態(tài)，構(gòu)成一個(gè)循環(huán)；分析：當(dāng)S0的啟動(dòng)脈沖來(lái)時(shí)：S1S0=11，寄存器置數(shù)，Q0時(shí)序邏輯電路分析與設(shè)計(jì)匯總課件6.5.2 計(jì)數(shù)器 計(jì)數(shù)器的基本功能是記錄某些輸入信號(hào)的次數(shù)同步計(jì)數(shù)器異步計(jì)數(shù)器加計(jì)數(shù)器減計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器非二進(jìn)制計(jì)數(shù)器 十進(jìn)制計(jì)數(shù)器 任意進(jìn)制計(jì)數(shù)器加計(jì)數(shù)器減計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器非二進(jìn)制計(jì)數(shù)器 十進(jìn)制計(jì)數(shù)器 任意進(jìn)制計(jì)數(shù)器6.5.2 計(jì)數(shù)器 計(jì)數(shù)器的基本功能是記錄某用JK觸發(fā)器組成的四位二進(jìn)制加計(jì)數(shù)器如圖所示：1. 異步計(jì)

7、數(shù)器用JK觸發(fā)器組成的四位二進(jìn)制加計(jì)數(shù)器如圖所示：1. 異步計(jì)四位二進(jìn)制加計(jì)數(shù)器狀態(tài)轉(zhuǎn)換表：狀態(tài)轉(zhuǎn)換表：四位二進(jìn)制加計(jì)數(shù)器狀態(tài)轉(zhuǎn)換表：狀態(tài)轉(zhuǎn)換表：四位二進(jìn)制加計(jì)數(shù)器時(shí)序圖：從時(shí)序圖看出：Q0的周期是CP的2倍，Q0叫2分頻輸出端。Q1的周期是CP的4倍，Q1叫4分頻輸出端。Q2的周期是CP的8倍，Q2叫8分頻輸出端。Q3的周期是CP的16倍，Q3叫16分頻輸出端。四位二進(jìn)制加計(jì)數(shù)器時(shí)序圖：從時(shí)序圖看出：由JK觸發(fā)器組成的二進(jìn)制減計(jì)數(shù)器：由JK觸發(fā)器組成的二進(jìn)制減計(jì)數(shù)器：四位二進(jìn)制加計(jì)數(shù)器狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表：四位二進(jìn)制加計(jì)數(shù)器狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表：由D觸發(fā)器組成的減計(jì)數(shù)器：借位由D觸發(fā)器組成的

8、加計(jì)數(shù)器：進(jìn)位由D觸發(fā)器組成的減計(jì)數(shù)器：借位由D觸發(fā)器組成的加計(jì)數(shù)器：進(jìn)位CE=0保持不變CE=1計(jì)數(shù)2. 同步計(jì)數(shù)器CE=0保持不變CE=1計(jì)數(shù)2. 同步計(jì)數(shù)器典型 集成計(jì)數(shù)器74LVC1612選1數(shù)據(jù)選擇器(1)原理圖典型 集成計(jì)數(shù)器74LVC1612選1數(shù)據(jù)選擇器(1)原理圖(2)時(shí)序圖TC=CETQ3Q2Q1Q0(2)時(shí)序圖TC=CETQ3Q2Q1Q074LVC161邏輯功能表CR的作用？PE的作用？74LVC161邏輯功能表CR的作用？PE的作用？例1 試用74LVC161構(gòu)成模216的同步二進(jìn)制計(jì)數(shù)器。例1 試用74LVC161構(gòu)成模216的同步二進(jìn)制計(jì)數(shù)器。 例2 用74LVC1

9、61構(gòu)成九進(jìn)制加計(jì)數(shù)器。 解：九進(jìn)制計(jì)數(shù)器應(yīng)有9個(gè)狀態(tài)，而74 LVC 161在計(jì)數(shù)過(guò)程中有16個(gè)狀態(tài)。如果設(shè)法跳過(guò)多余的7個(gè)狀態(tài)，則可實(shí)現(xiàn)模9計(jì)數(shù)器。(1) 反饋清零法 例2 用74LVC161構(gòu)成九進(jìn)制加計(jì)數(shù)器。(1) (2) 反饋置數(shù)法 (2) 反饋置數(shù)法 （1）工作原理置初態(tài)Q3Q2Q1Q0=0001， 基本環(huán)形計(jì)數(shù)器狀態(tài)圖3. 環(huán)形計(jì)數(shù)器第一個(gè)CP:Q3Q2Q1Q0=0010， 第二個(gè)CP:Q3Q2Q1Q0=0100， 第三個(gè)CP:Q3Q2Q1Q0=1000， 第四個(gè)CP:Q3Q2Q1Q0=0001， 第五個(gè)CP:Q3Q2Q1Q0=0010， （1）工作原理置初態(tài)Q3Q2Q1Q0=0

10、001， a、電路 扭環(huán)形計(jì)數(shù)器b、狀態(tài)表c、狀態(tài)圖置初態(tài)Q3Q2Q1Q0=0001， a、電路 扭環(huán)形計(jì)數(shù)器b、狀態(tài)表c、狀態(tài)圖置初態(tài)Q譯碼電路簡(jiǎn)單,且不會(huì)出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)譯碼電路簡(jiǎn)單,且不會(huì)出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)4.其它計(jì)數(shù)器模塊使用方法同上面各計(jì)數(shù)器，有反饋置數(shù)法、反饋清零法注意：功能表中CR和PE是同步還是異步，是指該使能有效時(shí)是否與CP有關(guān)4.其它計(jì)數(shù)器模塊使用方法同上面各計(jì)數(shù)器，有反饋置數(shù)法、反饋計(jì)數(shù)器應(yīng)用實(shí)例1-用74161設(shè)計(jì)12進(jìn)制計(jì)數(shù)器方法一：反饋清零法，穩(wěn)定狀態(tài)00001011，1100作為CR控制信號(hào)方法二：反饋置數(shù)法，穩(wěn)定狀態(tài)00001011，1011作為PE控制信號(hào)CEPCETC

11、PTCPECRD3 D2 D1 D0Q3 Q2 Q1 Q074161111CPY&反饋清零法CEPCETCPTCCRPED3 D2 D1 D0Q3 Q2 Q1 Q0741610 0 0 0 1 1 CPY1&反饋置數(shù)法計(jì)數(shù)器應(yīng)用實(shí)例1-用74161設(shè)計(jì)12進(jìn)制計(jì)數(shù)器方法一：反饋要求：設(shè)計(jì)可控進(jìn)制的計(jì)數(shù)器，當(dāng)輸入控制變量M=0時(shí)工作在5進(jìn)制，M=1時(shí)工作在15進(jìn)制。計(jì)數(shù)器應(yīng)用實(shí)例2-用74161設(shè)計(jì)5/15進(jìn)制計(jì)數(shù)器可控進(jìn)制計(jì)數(shù)器：方案一：初值相同、終值不同實(shí)現(xiàn)不同進(jìn)制方案二：初值不同、終值相同實(shí)現(xiàn)不同進(jìn)制要求：設(shè)計(jì)可控進(jìn)制的計(jì)數(shù)器，當(dāng)輸入控制變量M=0時(shí)工作在5進(jìn)可控進(jìn)制計(jì)數(shù)器5/15：方案一

12、：初值相同、終值不同實(shí)現(xiàn)不同進(jìn)制M=0時(shí)為5進(jìn)制計(jì)數(shù)器，M=1時(shí)為15進(jìn)制計(jì)數(shù)器CEPCETCPTCCRPED3 D2 D1 D0Q3 Q2 Q1 Q0741610 0 0 0 1 1 CPY1反饋置數(shù)法&1M1&11CEPCETCPTCPECRD3 D2 D1 D0Q3 Q2 Q1 Q074161111CPY反饋清零法M可控進(jìn)制計(jì)數(shù)器5/15：CEPTCD3 D2 D1 D可控進(jìn)制計(jì)數(shù)器5/15：方案二：初值不同、終值相同實(shí)現(xiàn)不同進(jìn)制M=0時(shí)為5進(jìn)制計(jì)數(shù)器，M=1時(shí)為15進(jìn)制計(jì)數(shù)器CEPCETCPTCCRPED3 D2 D1 D0Q3 Q2 Q1 Q0741610 0 1 1 CP1&M1假

13、設(shè)終值Q3Q2Q1Q0=1110，初值D3D2D1D0=0000為15進(jìn)制，初值D3D2D1D0=1010為5進(jìn)制，即D2D0接0，D3D1接M可控進(jìn)制計(jì)數(shù)器5/15：CEPTCD3 D2 D1 D小 結(jié)寄存器原理，雙向移位寄存器74194應(yīng)用計(jì)數(shù)器原理，集成計(jì)數(shù)器74161應(yīng)用：任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法：復(fù)位法、置數(shù)法。綜合應(yīng)用小 結(jié)寄存器原理，雙向移位寄存器74194應(yīng)用課后習(xí)題第五版教材（P325） 6.2.5 6.1.4 6.5.1 6.5.11 課后習(xí)題第五版教材（P325）6.7 時(shí)序可編程通用陣列邏輯器件(GAL)(選學(xué))2、輸出結(jié)構(gòu)類(lèi)型太多，給設(shè)計(jì)和使用帶來(lái)不便。2、輸出端設(shè)置

14、了可編程的輸出邏輯宏單元（OLMC）通過(guò)編程可將OLMC設(shè)置成不同的工作狀態(tài)，即一片GAL便可實(shí)現(xiàn)PAL 的5種輸出工作模式。器件的通用性強(qiáng)； GAL的優(yōu)點(diǎn)：1、由于采用的是雙極型熔絲工藝，一旦編程后不能修改； PAL的不足：1、采用電可擦除的E2CMOS工藝可以多次編程；3、GAL工作速度快，功耗小6.7 時(shí)序可編程通用陣列邏輯器件(GAL)(選學(xué))2、輸6.7.1 時(shí)序可編程邏輯器件中的宏單元6.7.1 時(shí)序可編程邏輯器件中的宏單元1. 通用陣列邏輯（GAL）在PLA和PAL基礎(chǔ)上發(fā)展起來(lái)的增強(qiáng)型器件.電路設(shè)計(jì)者可根據(jù)需要編程，對(duì)宏單元的內(nèi)部電路進(jìn)行不同模式的組合，從而使輸出功能具有一定的

15、靈活性和通用性。6.7.2 時(shí)序可編程邏輯器件的主要類(lèi)型2. 復(fù)雜可編程邏輯器件（CPLD）集成了多個(gè)邏輯單元塊，每個(gè)邏輯塊就相當(dāng)于一個(gè)GAL器件。這些邏輯塊可以通過(guò)共享可編程開(kāi)關(guān)陣列組成的互連資源，實(shí)現(xiàn)它們之間的信息交換，也可以與周?chē)腎/O模塊相連，實(shí)現(xiàn)與芯片外部交換信息。1. 通用陣列邏輯（GAL）6.7.2 時(shí)序可編程邏輯器件的3. 現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）芯片內(nèi)部主要由許多不同功能的可編程邏輯模塊組成，靠縱橫交錯(cuò)的分布式可編程互聯(lián)線連接起來(lái)，可構(gòu)成極其復(fù)雜的邏輯電路。它更適合于實(shí)現(xiàn)多級(jí)邏輯功能，并且具有更高的集成密度和應(yīng)用靈活性在軟件上，亦有相應(yīng)的操作系統(tǒng)配套。這樣，可使整個(gè)數(shù)字

16、系統(tǒng)（包括軟、硬件系統(tǒng)）都在單個(gè)芯片上運(yùn)行，即所謂的SOC技術(shù)。3. 現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）可編程與陣列（32X64位）2、GAL舉例GAL16V8的電路結(jié)構(gòu)圖8個(gè)輸入緩沖器298個(gè)反饋/輸入緩沖器8個(gè)三態(tài)輸出緩沖器12198個(gè)輸出邏輯宏單元OLMC輸出使能緩沖器可編程與陣列（32X64位）2、GAL舉例GAL16V8 GAL的電路結(jié)構(gòu)與PAL類(lèi)似，由可編程的與邏輯陣列、固定的或邏輯陣列和輸出電路組成，但GAL的輸出端增設(shè)了可編程的的輸出邏輯宏單元（OLMC）。通過(guò)編程可將OLMC設(shè)置為不同的工作狀態(tài)，可實(shí)現(xiàn)PAL的所有輸出結(jié)構(gòu)，產(chǎn)生組合、時(shí)序邏輯電路輸出。 GAL的電路結(jié)構(gòu)與PAL類(lèi)似

17、，由可編程的與邏數(shù)據(jù)選擇器數(shù)據(jù)選擇器乘積項(xiàng)數(shù)據(jù)選擇器(2選1)輸出數(shù)據(jù)選擇器(2選1)三態(tài)數(shù)據(jù)選擇器(4選1)反饋數(shù)據(jù)選擇器(4選1)4個(gè)數(shù)據(jù)選擇器：用不同的控制字實(shí)現(xiàn)不同的輸出電路結(jié)構(gòu)形式乘積項(xiàng)數(shù)據(jù)選擇器(2選1)輸出數(shù)據(jù)選擇器(2選1)三態(tài)數(shù)據(jù)選乘積項(xiàng)數(shù)據(jù)選擇器：根據(jù)AC0和AC1(n)決定與邏輯陣列的第一乘積項(xiàng)是否作為或門(mén)的一個(gè)輸入端。只有在G1的輸出為1時(shí)，第一乘積項(xiàng)是或門(mén)的一個(gè)輸入端。乘積項(xiàng)數(shù)據(jù)選擇器(2選1)乘積項(xiàng)數(shù)據(jù)選擇器：根據(jù)AC0和AC1(n)決定與邏輯陣列的第OMUX：根據(jù)AC0和AC1(n)決定OLMC是組合輸出還是寄存器輸出模式輸出數(shù)據(jù)選擇器(2選1)OMUXOMUX：根據(jù)AC0和AC1(n)決定OLMC是組合輸出還是三態(tài)數(shù)據(jù)選擇器(4選1) 三態(tài)數(shù)據(jù)選擇器受AC0和AC1(n)的控制，用于選擇輸出三態(tài)緩沖器的選通信號(hào)。可分別選擇VCC、地、OE和第一乘積項(xiàng)。工作AC0 AC1(n)TX（輸出）0 1地電平0 0VCC1 0OE1 1第一乘積項(xiàng)工作高阻OE=1，工作OE=0，高阻1，工作0，高阻三態(tài)緩沖器的工作狀態(tài)三態(tài)數(shù)據(jù)選擇器(4選1) 三態(tài)數(shù)據(jù)選擇器受AC0和AC1(nFMUX：根據(jù)AC0和AC1(n)的不同編碼，使反向傳輸?shù)碾娦盘?hào)也對(duì)應(yīng)不同。反饋數(shù)據(jù)選擇器(4選1)OMUX