計算機組成原理課件-chp

第八章輸入輸出系返 設(shè)備的速度分不同種類的外設(shè)數(shù)據(jù)傳輸速率差別很同一種設(shè)備在不同時刻傳輸速率也可能不解決辦法時在CPU和外設(shè)之間數(shù)據(jù)傳送時加以定時速度極慢或簡單的外高速外2程序查詢方程序中斷方DMA方通道方3數(shù)據(jù)緩沖寄存設(shè)備狀態(tài)寄存（(5)()（ 是否可以進行 的的

56 7中斷系統(tǒng)的功能包括8輸入、輸出設(shè)備中斷。如鍵盤 等工作過程中 9中響 只斷 保存原中⑦表⑦表0

”一條指令執(zhí)行結(jié)束R一條指令執(zhí)行結(jié)束”單級中IR1，IR2，IR3為中斷請求信IS1，IS2，IS3為中斷選中信INTI為中斷排隊輸向量地址轉(zhuǎn)移單級中單級中 多級中用多級中多級中斷源的識中斷優(yōu)先排隊電舉 分 對01、鏈式查詢2、保護現(xiàn)場3、恢復(fù)現(xiàn)場中斷控制 與 系統(tǒng)其 求每 蔽 將 由 斷應(yīng) 間進8.3.5中斷控制優(yōu)先 有四種 8.3.5中斷控制8259提供了兩 方式 8.3.5Pentium中斷機中斷類中斷處理過DMA方DMA （DirectMemoryAddress）DMA DMA過程描述 DMA傳送方主機響應(yīng)請求后，讓出總線，直到一組數(shù)據(jù)傳送完畢后，控制器才把總線控制權(quán)交還給CPU，采用這種工作方式的I／設(shè)備，在其接口中一般設(shè)置有小容量器，I 1、CPU暫停方優(yōu)點:控制簡單，它適用于數(shù)據(jù)傳輸率很高的缺點:在DMA控制器訪內(nèi)階段，內(nèi)存的效能沒的。這是因為，設(shè)備傳送兩個數(shù)據(jù)之間的間隔一般總是大于內(nèi)存周期，即使高速2、周期挪用方 ?。┮粋€CPU周期，即CPU暫停工作一個周期，然3、DMA和CPU交 內(nèi)存工作方DMADMA2第二階段由DMA控制器控制外設(shè)與主存之間。 選擇型和多路型DMA控制多路 選擇型和多路型DMA控制典型分 通道方8.5通道方令并執(zhí)行指令。直 過程結(jié)束向CPU發(fā)通道的功執(zhí)行通道指令，組織設(shè)備和內(nèi)存進行數(shù)據(jù)傳輸，按I/O指令要求啟動設(shè)備，向CPU報告中斷等，具(1)接受CPU的I/O指令，按指令要求與指定的設(shè)備進行(2)從內(nèi)存選取屬于該通道程序的通道指令，經(jīng)譯碼后向設(shè)(3)組織設(shè)備和內(nèi)存之間進行數(shù)據(jù)傳送，并根據(jù)需要提 設(shè)備得到設(shè)備的狀態(tài)信息，形成并保存通道本身(5) 告 8.5 8.58.5選擇通8.5（ByteMultiplexor臺低速和中速面向字符的設(shè)備。8.5數(shù)組多路通道（BlockMultiplexor數(shù)組多路通道和字節(jié)多路通道的比較（見書8.5輸入輸出處理機 8089I／O處理器就是這8.5處理 8.6通用I/O接口標本節(jié)僅作介紹（具體內(nèi)容在后續(xù)課程詳細講解并行I/O接口口，可以混接各種磁盤、光盤、磁帶機、 8.6通用I/O接口標串行接口標準IEEE1394是一種高速串行I/O系是的，不用PC介入也能(1(28.6通用I/O接口標種 與 設(shè)備在時間上同步，則涉及 設(shè)備的定時問題。在計算機系統(tǒng)中U對 設(shè)備的管理方式有：①程序查詢方式；②程序中斷方式；③DM方式；④通道方式。每種方式都需要硬件和軟件結(jié)合起來進行。程序中斷方式是各類計算機中廣泛使用的一種方式。當某一外設(shè)的數(shù)據(jù)準備就緒后，它“主CPU發(fā)出請求信號。 了CPU的數(shù)據(jù)處理與I/O設(shè)備的平行工作。通道準接術(shù)近年來取得了重大進步。其中并行I/O接口SCSI與串行I/O接口IEEE1394是兩個最具性和發(fā)展前景的標準接術(shù)。IEEE1394是串行I/O標準接口。與SCSI并行I/O