數(shù)字電路與邏輯設(shè)計(jì) 第5章 組合邏輯電路_第1頁(yè)
數(shù)字電路與邏輯設(shè)計(jì) 第5章 組合邏輯電路_第2頁(yè)
數(shù)字電路與邏輯設(shè)計(jì) 第5章 組合邏輯電路_第3頁(yè)
數(shù)字電路與邏輯設(shè)計(jì) 第5章 組合邏輯電路_第4頁(yè)
數(shù)字電路與邏輯設(shè)計(jì) 第5章 組合邏輯電路_第5頁(yè)
已閱讀5頁(yè),還剩13頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

第5章組合邏輯電路5-1概述5-2組合邏輯電路分析5-3組合邏輯設(shè)計(jì)5-4競(jìng)爭(zhēng)與冒險(xiǎn)吉林大學(xué)儀器科學(xué)與電氣工程學(xué)院:數(shù)字電路與邏輯設(shè)計(jì)重點(diǎn)及難點(diǎn)1、組合邏輯電路概念及特點(diǎn)2、組合邏輯電路分析方法3、組合邏輯設(shè)計(jì)的一般步驟4、基于門(mén)電路的組合邏輯設(shè)計(jì)方法吉林大學(xué)儀器科學(xué)與電氣工程學(xué)院:數(shù)字電路與邏輯設(shè)計(jì)5-1概述數(shù)字電路與邏輯設(shè)計(jì):第5章組合邏輯電路

組合邏輯電路定義若一個(gè)邏輯電路在任何時(shí)刻的輸出穩(wěn)定信號(hào)僅取決于該時(shí)刻的輸入信號(hào),而與過(guò)去的輸入信號(hào)無(wú)關(guān),或者與輸入信號(hào)作用前的電路狀態(tài)無(wú)關(guān),則該邏輯電路稱為組合邏輯電路。組合邏輯電路特點(diǎn):功能:任意時(shí)刻的輸出僅取決于輸入電路結(jié)構(gòu):不含存儲(chǔ)或記憶元件組合邏輯電路組合邏輯電路的框圖組合邏輯電路的輸入/輸出關(guān)系可以用邏輯函數(shù)來(lái)表示。

組合邏輯電路的類型單輸出組合邏輯電路

多輸出組合邏輯電路

5-2組合邏輯電路分析數(shù)字電路與邏輯設(shè)計(jì):第5章組合邏輯電路依據(jù)給定邏輯電路,找出其輸出與輸入之間的邏輯關(guān)系。通過(guò)分析,評(píng)價(jià)電路設(shè)計(jì)的優(yōu)劣,吸取優(yōu)秀的設(shè)計(jì)思想或者給出改進(jìn)意見(jiàn)。

組合邏輯電路分析的一般步驟:依據(jù)電路寫(xiě)出輸出函數(shù)表達(dá)式,對(duì)表達(dá)式進(jìn)行化簡(jiǎn),列寫(xiě)真值表,對(duì)其功能進(jìn)行評(píng)述。

組合邏輯電路分析舉例注意:分析組合邏輯電路,應(yīng)熟悉常用的各種邏輯符號(hào)(如邏輯門(mén)符號(hào)以及中規(guī)模電路符號(hào))及其功能。5-3組合邏輯設(shè)計(jì)數(shù)字電路與邏輯設(shè)計(jì):第5章組合邏輯電路

根據(jù)要求完成邏輯功能設(shè)計(jì),并在特定條件下實(shí)現(xiàn)該邏輯功能,這一過(guò)程稱為邏輯設(shè)計(jì)。

邏輯設(shè)計(jì)是邏輯分析的逆過(guò)程。

邏輯設(shè)計(jì)可分為組合邏輯設(shè)計(jì)和時(shí)序邏輯設(shè)計(jì)。LogicDesign(邏輯設(shè)計(jì))

將實(shí)際問(wèn)題抽象,從邏輯代數(shù)角度給出描述;電路實(shí)現(xiàn)(synthesis);驗(yàn)證;文檔…LogicSynthesis(邏輯綜合)

依據(jù)邏輯描述(真值表,布爾表達(dá)式,HDL語(yǔ)言等),尋求某種實(shí)現(xiàn)電路。

在實(shí)際應(yīng)用中,設(shè)計(jì)要求一般以文字形式給出,因此邏輯設(shè)計(jì)的首要任務(wù)是將文字描述抽象為邏輯關(guān)系,從邏輯代數(shù)角度給出其描述。對(duì)于組合邏輯設(shè)計(jì)而言,即從問(wèn)題描述抽象出邏輯表達(dá)式。

在實(shí)現(xiàn)邏輯設(shè)計(jì)時(shí),根據(jù)所采用物理器件的不同(基本元件如各種邏輯門(mén),中規(guī)模功能塊,CPLD/FPGA等大規(guī)模電路),需要對(duì)設(shè)計(jì)進(jìn)行必要的變換,以充分利用具體物理器件的功能。一、邏輯抽象分析因果關(guān)系,確定輸入/輸出變量定義邏輯狀態(tài)的含意(賦值)列出真值表*二、邏輯功能描述:布爾表達(dá)式,HDL語(yǔ)言等三、選定器件類型四、根據(jù)所選器件:對(duì)邏輯式化簡(jiǎn)(用門(mén))

變換(用MSI)

或進(jìn)行相應(yīng)的描述(用PLD)五、畫(huà)出邏輯電路圖,或下載到PLD組合邏輯設(shè)計(jì)步驟5-3-1基于門(mén)電路的組合邏輯設(shè)計(jì)例1:(直接由問(wèn)題描述寫(xiě)出邏輯表達(dá)式)設(shè)計(jì)一家庭報(bào)警電路,當(dāng)應(yīng)急(PANIC)輸入為1或者當(dāng)使能(ENABLE)輸入為1,離開(kāi)(EXITING)輸入為0,并且房屋不安全時(shí),報(bào)警(ALARM)輸出為1。當(dāng)門(mén)(DOOR),窗(WINDOW),車(chē)庫(kù)(GARAGE)輸入都為1時(shí),房屋是安全的。例2:設(shè)計(jì)一4bit素?cái)?shù)檢測(cè)電路,當(dāng)輸入的4bit二進(jìn)制數(shù)為素?cái)?shù)時(shí),輸出為1。4bit素?cái)?shù)檢測(cè)電路基于K圖化簡(jiǎn)例3:(無(wú)法直接寫(xiě)出邏輯表達(dá)式)設(shè)計(jì)一個(gè)1bi

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論