時(shí)序電路的分析與設(shè)計(jì)【課件】

時(shí)序邏輯電路5.1時(shí)序電路概述5.2同步時(shí)序邏輯電路的分析5.3異步時(shí)序電路的分析方法5.4同步時(shí)序電路的設(shè)計(jì)方法時(shí)序邏輯電路5.1時(shí)序電路概述15.1時(shí)序電路概述5.1.1時(shí)序電路的特點(diǎn)邏輯電路分為兩類:一類是組合邏輯電路,另一類是時(shí)序邏輯電路。在組合邏輯電路中,任一時(shí)刻的輸出僅與該時(shí)刻輸入變量的取值有關(guān),而與輸入變量的歷史情況無(wú)關(guān);在時(shí)序邏輯電路中,任一時(shí)刻的輸出不僅與該時(shí)刻輸入變量的取值有關(guān),而且與電路的原狀態(tài),即與過(guò)去的輸入情況有關(guān)。5.1時(shí)序電路概述5.1.1時(shí)序電路的特點(diǎn)2圖5-2時(shí)序邏輯電路的結(jié)構(gòu)框圖與組合邏輯電路相比,時(shí)序邏輯電路有兩個(gè)特點(diǎn):第一,時(shí)序邏輯電路包含組合邏輯電路和存儲(chǔ)電路兩部分,存儲(chǔ)電路具有記憶功能,通常由觸發(fā)器組成;第二,存儲(chǔ)電路的狀態(tài)反饋到組合邏輯電路的輸入端,與外部輸入信號(hào)共同決定組合邏輯電路的輸出。組合邏輯電路的輸出除包含外部輸出外,還包含連接到存儲(chǔ)電路的內(nèi)部輸出,它將控制存儲(chǔ)電路狀態(tài)的轉(zhuǎn)移。圖5-2時(shí)序邏輯電路的結(jié)構(gòu)框圖與組合邏輯電3在圖5-2時(shí)序邏輯電路的結(jié)構(gòu)框圖中,X(x1,x2,…,xn)為外部輸入信號(hào);Q(q1,q2,…,qj)為存儲(chǔ)電路的狀態(tài)輸出,也是組合邏輯電路的內(nèi)部輸入;Z(z１,z2,…,zm)為外部輸出信號(hào);Y(y1,y2,…,yk)為存儲(chǔ)電路的激勵(lì)信號(hào),也是組合邏輯電路的內(nèi)部輸出。在存儲(chǔ)電路中,每一位輸出qi(i=1,2,…,j)稱為一個(gè)狀態(tài)變量,j個(gè)狀態(tài)變量可以組成2j個(gè)不同的內(nèi)部狀態(tài)。時(shí)序邏輯電路對(duì)于輸入變量歷史情況的記憶就是反映在狀態(tài)變量的不同取值上,即不同的內(nèi)部狀態(tài)代表不同的輸入變量的歷史情況。在圖5-2時(shí)序邏輯電路的結(jié)構(gòu)框圖中,X(x14………………5其中,第一個(gè)方程組稱為輸出方程,第二個(gè)方程組稱為驅(qū)動(dòng)方程(或激勵(lì)方程),第三個(gè)方程組稱為狀態(tài)方程。方程中的上標(biāo)n和n+1表示相鄰的兩個(gè)離散時(shí)間(或稱相鄰的兩個(gè)節(jié)拍),如表示存儲(chǔ)電路中每個(gè)觸發(fā)器的當(dāng)前狀態(tài)(也稱現(xiàn)狀態(tài)或原狀態(tài)),表示存儲(chǔ)電路中每個(gè)觸發(fā)器的新?tīng)顟B(tài)(也稱下一狀態(tài)或次狀態(tài))。以上三個(gè)方程組可寫成如下形式:其中,第一個(gè)方程組稱為輸出方程,第二個(gè)方程組稱為驅(qū)動(dòng)方程(或6從以上關(guān)系式不難看出:時(shí)序邏輯電路某時(shí)刻的輸出Zn決定于該時(shí)刻的外部輸入Xn和內(nèi)部狀態(tài)Qn;而時(shí)序邏輯電路的下一狀態(tài)Qn+1同樣決定于Xn和Qn。時(shí)序邏輯電路的工作過(guò)程實(shí)質(zhì)上就是在不同的輸入條件下,內(nèi)部狀態(tài)不斷更新的過(guò)程。以上三個(gè)方程人們習(xí)慣寫成如下形式:從以上關(guān)系式不難看出:時(shí)序邏輯電路某時(shí)刻的輸出75.1.2時(shí)序電路的分類圖5-2同步二進(jìn)制加法計(jì)數(shù)器5.1.2時(shí)序電路的分類圖5-2同步二進(jìn)制加法計(jì)數(shù)器8圖5-3異步二進(jìn)制加法計(jì)數(shù)器圖5-3異步二進(jìn)制加法計(jì)數(shù)器9時(shí)序電路按輸出信號(hào)的特點(diǎn)又可以分為米里(Mealy)型和摩爾(Moore)型時(shí)序電路兩種。Mealy型時(shí)序電路的輸出函數(shù)為Z=F(X,Q),即某時(shí)刻的輸出決定于該時(shí)刻的外部輸入X和內(nèi)部狀態(tài)Q,如圖所示的Mealy型串行加法器電路。ai、bi為串行數(shù)據(jù)輸入,si為串行數(shù)據(jù)輸出,si=ai+bi+ci-1,或si=ai+bi+Q。時(shí)序電路按輸出信號(hào)的特點(diǎn)又可以分為米里(Me10Mealy型串行加法器電路Mealy型串行加法器電路11Moore型串行加法器電路Moore型時(shí)序電路的輸出函數(shù)為Z=F(Q),如圖所示的Moore型串行加法器電路。在該電路中串行數(shù)據(jù)輸出si=Q1。Mealy型串行加法器電路和Moore型串行加法器電路具有相同的邏輯功能,但Moore型串行加法器電路的輸出比Mealy型串行加法器的輸出遲一個(gè)節(jié)拍。Moore型串行加法器電路Moore型時(shí)序電路的輸出函數(shù)為125.1.3時(shí)序電路的功能描述1.邏輯方程式5.1.3時(shí)序電路的功能描述1.邏輯方程式13

2.狀態(tài)轉(zhuǎn)移表狀態(tài)轉(zhuǎn)移表也稱狀態(tài)遷移表或狀態(tài)表,是用列表的方式來(lái)描述時(shí)序邏輯電路輸出Z、次態(tài)Qn+1和外部輸入X、現(xiàn)態(tài)Q之間的邏輯關(guān)系。表6-1Mealy型時(shí)序電路狀態(tài)表2.狀態(tài)轉(zhuǎn)移表表6-1Mealy型時(shí)14Moore型時(shí)序電路狀態(tài)表Moore型時(shí)序電路狀態(tài)表15Moore型電路簡(jiǎn)化狀態(tài)表Moore型電路簡(jiǎn)化狀態(tài)表163.狀態(tài)轉(zhuǎn)換圖

3.狀態(tài)轉(zhuǎn)換圖17時(shí)序邏輯電路狀態(tài)圖時(shí)序邏輯電路狀態(tài)圖18時(shí)序邏輯電路狀態(tài)圖時(shí)序邏輯電路狀態(tài)圖194.時(shí)序圖時(shí)序圖即為時(shí)序電路的工作波形圖,它以波形的形式描述時(shí)序電路內(nèi)部狀態(tài)Q、外部輸出Z隨輸入信號(hào)X變化的規(guī)律,其具體畫法將在下面討論。以上幾種同步時(shí)序邏輯電路功能描述的方法,各有特點(diǎn),但實(shí)質(zhì)相同,且可以相互轉(zhuǎn)換,它們都是同步時(shí)序邏輯電路分析和設(shè)計(jì)的主要工具。4.時(shí)序圖205.2同步時(shí)序邏輯電路的分析5.2.1同步時(shí)序邏輯電路的一般分析方法①根據(jù)邏輯圖求出時(shí)序電路的輸出方程和各觸發(fā)器的激勵(lì)方程。②根據(jù)已求出的激勵(lì)方程和所用觸發(fā)器的特征方程,獲得時(shí)序電路的狀態(tài)方程。③根據(jù)時(shí)序電路的狀態(tài)方程和輸出方程,建立狀態(tài)轉(zhuǎn)移表,進(jìn)而畫出狀態(tài)圖和波形圖。④分析電路的邏輯功能。5.2同步時(shí)序邏輯電路的分析5.2.1同步時(shí)序邏輯21【例5-1】分析圖示同步時(shí)序電路的邏輯功能?！纠?-1】分析圖示同步時(shí)序電路的邏輯功能。22解:①求輸出方程和激勵(lì)方程。解:①求輸出方程和激勵(lì)方程。23②求狀態(tài)方程。②求狀態(tài)方程。24③列狀態(tài)表,畫狀態(tài)圖。③列狀態(tài)表,畫狀態(tài)圖。25例6-1次態(tài)與輸出卡諾圖例6-1次態(tài)與輸出卡諾圖26例6-1狀態(tài)圖例6-1狀態(tài)圖27④畫波形圖。設(shè)Q1Q0的初始狀態(tài)為00，輸入變量X的波形如圖6-10第二行所示。根據(jù)表6-4狀態(tài)表即可畫出波形圖。例如第一個(gè)CP來(lái)到前X=0，Q1Q0=00，從表中查出，因此在畫波形時(shí)應(yīng)在第一個(gè)CP來(lái)到后使Q1Q0進(jìn)入01。以此類推，即可以畫出Q1Q0的整體波形如圖6-10第三、四行所示。外部輸出，它是組合電路的即時(shí)輸出，只要外部輸入或內(nèi)部狀態(tài)一變化，外部輸出Z就會(huì)跟著改變，畫波形時(shí)要特別注意。④畫波形圖。28例6-1時(shí)序圖例6-1時(shí)序圖29⑤邏輯功能分析。從以上分析可以看出,當(dāng)外部輸入X=0時(shí),狀態(tài)轉(zhuǎn)移按00→01→10→11→00→…規(guī)律變化,實(shí)現(xiàn)模4加法計(jì)數(shù)器的功能;當(dāng)X=1時(shí),狀態(tài)轉(zhuǎn)移按00→11→10→01→00→…規(guī)律變化,實(shí)現(xiàn)模4減法計(jì)數(shù)器的功能。所以,該電路是一個(gè)同步模4可逆計(jì)數(shù)器。X為加/減控制信號(hào),Z為借位輸出。⑤邏輯功能分析。30【例5-2】分析圖6-11所示同步時(shí)序電路的邏輯功能。【例5-2】分析圖6-11所示同步時(shí)序電路的邏輯功31D2=Q1,D1=Q0，Z2=Q2，Z1=Q1,Z0=Q0

解:①求輸出方程和激勵(lì)方程。解:①求輸出方程和激勵(lì)方程。32②求狀態(tài)方程。②求狀態(tài)方程。33③列狀態(tài)表,畫狀態(tài)圖。③列狀態(tài)表,畫狀態(tài)圖。34例5-2狀態(tài)圖例5-2狀態(tài)圖35④畫波形圖。例5-2波形圖④畫波形圖。例5-2波形圖36⑤邏輯功能分析。從以上分析可以看出,該電路在CP脈沖作用下,把寬度為T的脈沖以三次分配給Q0、Q１和Q2各端,因此,該電路是一個(gè)脈沖分配器。由狀態(tài)圖和波形圖可以看出,該電路每經(jīng)過(guò)三個(gè)時(shí)鐘周期循環(huán)一次,并且該電路具有自啟動(dòng)能力。⑤邏輯功能分析。375.2.2典型時(shí)序邏輯電路的分析1.寄存器和移位寄存器

1)寄存器寄存器用于寄存一組二進(jìn)制代碼,它被廣泛用于各類數(shù)字系統(tǒng)和數(shù)字計(jì)算機(jī)中。因?yàn)橐粋€(gè)觸發(fā)器能存儲(chǔ)一位二進(jìn)制代碼,所以用n個(gè)觸發(fā)器組成的寄存器能存儲(chǔ)一組n位二進(jìn)制代碼。對(duì)寄存器中使用的觸發(fā)器只要求具有置1、置0的功能即可,因而無(wú)論是用基本RS結(jié)構(gòu)的觸發(fā)器,還是用數(shù)據(jù)鎖存器、主從結(jié)構(gòu)或邊沿觸發(fā)結(jié)構(gòu)的觸發(fā)器,都能組成寄存器。5.2.2典型時(shí)序邏輯電路的分析1.寄38(1)二拍接收四位數(shù)據(jù)寄存器圖5-14是由基本RS觸發(fā)器構(gòu)成的二拍接收四位數(shù)據(jù)寄存器。當(dāng)清0端為邏輯1,接收端為邏輯0時(shí),寄存器保持原狀態(tài)。當(dāng)需將四位二進(jìn)制數(shù)據(jù)存入數(shù)據(jù)寄存器時(shí),需二拍完成:第一拍,發(fā)清0信號(hào)(一個(gè)負(fù)向脈沖),使寄存器狀態(tài)為0(Q3Q2Q1Q0=0000);第二拍,將要保存的數(shù)據(jù)D3D2D1D0送數(shù)據(jù)輸入端(如D3D2D1D0=1101),再送接收信號(hào)(一個(gè)正向脈沖),要保存的數(shù)據(jù)將被保存在數(shù)據(jù)寄存器中(Q3Q2Q1Q0=1101)。從該數(shù)據(jù)寄存器的輸出端Q3Q2Q1Q0可獲得被保存的數(shù)據(jù)。(1)二拍接收四位數(shù)據(jù)寄存器39圖5-14二拍接收四位數(shù)據(jù)寄存器圖5-14二拍接收四位數(shù)據(jù)寄存器40(2)單拍接收四位數(shù)據(jù)寄存器圖5-15是由數(shù)據(jù)鎖存器構(gòu)成的單拍接收四位數(shù)據(jù)寄存器。當(dāng)接收端為邏輯0時(shí),寄存器保持原狀態(tài);當(dāng)需將四位二進(jìn)制數(shù)據(jù)存入數(shù)據(jù)寄存器時(shí),單拍即能完成——將要保存的數(shù)據(jù)D3D2D1D0送數(shù)據(jù)輸入端(如D3D2D1D0=1101),再送接收信號(hào)(一個(gè)正向脈沖),要保存的數(shù)據(jù)將被保存在數(shù)據(jù)寄存器中(Q3Q2Q1Q0=1101)。同樣從數(shù)據(jù)寄存器的輸出端Q3Q2Q1Q0可獲得被保存的數(shù)據(jù)。對(duì)于功能完善的觸發(fā)器,如主從JK觸發(fā)器、維持—阻塞式D觸發(fā)器等,都可構(gòu)成這類數(shù)據(jù)寄存器。(2)單拍接收四位數(shù)據(jù)寄存器41圖5-15單拍接收四位數(shù)據(jù)寄存器圖5-15單拍接收四位數(shù)據(jù)寄存器422)移位寄存器對(duì)于串行數(shù)據(jù),則采用移位寄存器輸入并加以保存。移位寄存器的功能和電路形式較多,按移位方向來(lái)分有左向移位寄存器、右向移位寄存器和雙向移位寄存器;按接收數(shù)據(jù)的方式可分串行輸入和并行輸入;按輸出方式可分串行輸出和并行輸出。2)移位寄存器43(1)單向移位寄存器圖6-16所示電路是由維持—阻塞式D觸發(fā)器組成的四位單向移位(右移)寄存器。在該電路中,Ri為外部串行數(shù)據(jù)輸入(或稱右移輸入),Ro為外部輸出(或稱移位輸出),輸出端Q3Q2Q1Q0為外部并行輸出,CP為時(shí)鐘脈沖輸入端(或稱移位脈沖輸入端,也稱位同步脈沖輸入端),清0端信號(hào)將使寄存器清0(Q3Q2Q1Q0=0000)。在該電路中,各觸發(fā)器的激勵(lì)方程為或(1)單向移位寄存器在該電路中,各觸發(fā)器44圖5-16四位單向移位(右移)寄存器圖5-16四位單向移位(右移)寄存器45設(shè)輸入Ri=1011,則清0后在移位脈沖CP的作用下,移位寄存器中數(shù)碼移動(dòng)的情況如下表所示,各觸發(fā)器輸出端Q3Q2Q1Q0的波形如圖5-17所示。移存器數(shù)碼移動(dòng)狀況設(shè)輸入Ri=1011,則清0后在移位脈沖CP46圖5-17移位寄存器工作波形圖圖5-17移位寄存器工作波形圖47(2)雙向移位寄存器圖5-18四位雙向移位寄存器(2)雙向移位寄存器圖5-18四位雙向移位寄存器48圖5-18所示電路是由維持—阻塞式D觸發(fā)器組成的四位雙向移位寄存器。在該電路中,Q5為右移串行輸入,Q0為左移串行輸入,Q1為右移串行輸出,Q4為左移串行輸出,輸出端Q4Q3Q2Q1為并行輸出端,CP為移位脈沖輸入端,D4D3D2D1為并行數(shù)據(jù)輸入端,M端為工作方式控制端,清0端信號(hào)將使寄存器清0(Q4Q3Q2Q1=0000),接收信號(hào)將并行輸入數(shù)據(jù)D4D3D2D1寫入到移位寄存器中。本電路采用二拍接收并行數(shù)據(jù)的工作方式。圖5-18所示電路是由維持—阻塞式D觸發(fā)器組成49由邏輯電路圖可以寫出組合電路的輸出函數(shù)和激勵(lì)函數(shù)。對(duì)于由k級(jí)觸發(fā)器構(gòu)成的移位寄存器來(lái)講,其激勵(lì)函數(shù)和次態(tài)方程分別為當(dāng)M=1時(shí),電路實(shí)現(xiàn)右移功能。當(dāng)M=0時(shí),電路實(shí)現(xiàn)左移功能。由邏輯電路圖可以寫出組合電路的輸出函數(shù)和激勵(lì)50

2.計(jì)數(shù)器計(jì)數(shù)器的主要功能是累計(jì)輸入脈沖的個(gè)數(shù)。它不僅可以用來(lái)計(jì)數(shù)、分頻,還可以對(duì)系統(tǒng)進(jìn)行定時(shí)、順序控制等,是數(shù)字系統(tǒng)中應(yīng)用最廣泛的時(shí)序邏輯部件之一。計(jì)數(shù)器是一個(gè)周期性的時(shí)序電路,其狀態(tài)圖有一個(gè)閉合環(huán),閉合環(huán)循環(huán)一次所需要的時(shí)鐘脈沖的個(gè)數(shù)稱為計(jì)數(shù)器的模值M。由n個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器,其模值M一般應(yīng)滿足2n-1＜M≤2n。計(jì)數(shù)器有許多不同的類型。按時(shí)鐘控制方式來(lái)分,有異步、同步兩大類;按計(jì)數(shù)過(guò)程中數(shù)值的增減來(lái)分,有加法、減法、可逆計(jì)數(shù)器三類;按模值來(lái)分,有二進(jìn)制、十進(jìn)值和任意進(jìn)制計(jì)數(shù)器。2.計(jì)數(shù)器51表5-7計(jì)數(shù)器分類表5-7計(jì)數(shù)器分類521)同步二進(jìn)制加法計(jì)數(shù)器圖5-19同步二進(jìn)制加法計(jì)數(shù)器1)同步二進(jìn)制加法計(jì)數(shù)器圖5-19同步二進(jìn)制加法計(jì)數(shù)53電路的輸出函數(shù)和控制函數(shù)為將控制函數(shù)代入T觸發(fā)器的特征方程,可得狀態(tài)轉(zhuǎn)移函數(shù):電路的輸出函數(shù)和控制函數(shù)為將控制函數(shù)代入T54同步二進(jìn)制加法計(jì)數(shù)器狀態(tài)表同步二進(jìn)制加法計(jì)數(shù)器狀態(tài)表55圖65-20同步二進(jìn)制加法計(jì)數(shù)器狀態(tài)圖圖65-20同步二進(jìn)制加法計(jì)數(shù)器狀態(tài)圖56圖5-21同步二進(jìn)制加法計(jì)數(shù)器波形圖圖5-21同步二進(jìn)制加法計(jì)數(shù)器波形圖572)同步十進(jìn)制可逆計(jì)數(shù)器(加減控制式)圖5-22同步十進(jìn)制可逆計(jì)數(shù)器2)同步十進(jìn)制可逆計(jì)數(shù)器(加減控制式)圖5-22同步58由邏輯電路可以寫出其輸出函數(shù)和激勵(lì)函數(shù)為由邏輯電路可以寫出其輸出函數(shù)和激勵(lì)函數(shù)為59由T觸發(fā)器的特征方程(Qn+1=TQ)和其激勵(lì)函數(shù)可求得各觸發(fā)器的狀態(tài)方程。但由T觸發(fā)器的特征表已知:當(dāng)T=1時(shí),觸發(fā)器發(fā)生狀態(tài)轉(zhuǎn)換;當(dāng)T=0時(shí),觸發(fā)器保持原狀態(tài),因此,根據(jù)Ti及Qi的取值可直接求得。由此,可得到該電路有效狀態(tài)的轉(zhuǎn)移情況如表6-9所示。根據(jù)表6-9可畫出有效狀態(tài)轉(zhuǎn)移圖如圖65-23所示。當(dāng)M=1、初始狀態(tài)為全0時(shí)的工作波形如圖5-24所示。該電路具有多余狀態(tài),對(duì)多余狀態(tài)的檢查如表5-10所示,不難看出該電路具有自啟動(dòng)特性。由T觸發(fā)器的特征方程(Qn+1=TQ)和其60表5-9同步十進(jìn)制可逆計(jì)數(shù)器狀態(tài)表一(有效狀態(tài))表5-9同步十進(jìn)制可逆計(jì)數(shù)器狀態(tài)表一(有效狀態(tài))61續(xù)表續(xù)表62圖5-23同步十進(jìn)制可逆計(jì)數(shù)器狀態(tài)圖圖5-23同步十進(jìn)制可逆計(jì)數(shù)器狀態(tài)圖63圖5-24可逆計(jì)數(shù)器M=1時(shí)的波形圖圖5-24可逆計(jì)數(shù)器M=1時(shí)的波形圖64表5-10同步十進(jìn)制可逆計(jì)數(shù)器狀態(tài)表二(無(wú)效狀態(tài))表5-10同步十進(jìn)制可逆計(jì)數(shù)器狀態(tài)表二(無(wú)效狀態(tài))653.脈沖分配器圖5-25脈沖分配器(a)邏輯電路圖;(b)狀態(tài)圖;(c)工作波形圖3.脈沖分配器圖5-25脈沖分配器66由電路可寫出輸出函數(shù)和激勵(lì)函數(shù)為結(jié)合JK觸發(fā)器的特征方程,可得新?tīng)顟B(tài)方程:由電路可寫出輸出函數(shù)和激勵(lì)函數(shù)為結(jié)合JK觸發(fā)器67由輸出函數(shù)和新?tīng)顟B(tài)方程可得狀態(tài)轉(zhuǎn)換表如表6-11,狀態(tài)轉(zhuǎn)換圖和工作波形分別如圖6-25(b)、(c)所示。由工作波形圖可清楚地看到,電路在時(shí)鐘脈沖的作用下,按一定順序輪流地輸出脈沖信號(hào)。由于電路能在時(shí)鐘脈沖作用下將脈沖信號(hào)按順序分配到各個(gè)輸出端,故稱其為脈沖分配器。由輸出函數(shù)和新?tīng)顟B(tài)方程可得狀態(tài)轉(zhuǎn)換表如表6-168表5-11脈沖分配器狀態(tài)表表5-11脈沖分配器狀態(tài)表694.序列信號(hào)發(fā)生器圖5-26(a)所示為序列信號(hào)發(fā)生器的邏輯電路圖。由圖可見(jiàn),該電路由三個(gè)D觸發(fā)器構(gòu)成的移位寄存器和與非門構(gòu)成的組合電路組成。由電路可寫出其輸出函數(shù)和激勵(lì)函數(shù)分別為結(jié)合D觸發(fā)器的特征方程Qn+1=D,可得新?tīng)顟B(tài)方程:4.序列信號(hào)發(fā)生器結(jié)合D觸發(fā)器的特征方程Q70圖5-26序列信號(hào)發(fā)生器圖5-26序列信號(hào)發(fā)生器71時(shí)序電路的分析與設(shè)計(jì)【課件】72時(shí)序電路的分析與設(shè)計(jì)【課件】73表5-12序列信號(hào)發(fā)生器的狀態(tài)表表5-12序列信號(hào)發(fā)生器的狀態(tài)表745.3異步時(shí)序電路的分析方法圖5-27異步十進(jìn)制加法計(jì)數(shù)器5.3異步時(shí)序電路的分析方法圖5-27異步十進(jìn)制加75由電路可寫出其輸出函數(shù)和激勵(lì)函數(shù)為由電路可寫出其輸出函數(shù)和激勵(lì)函數(shù)為76列出時(shí)鐘方程:列出時(shí)鐘方程:77結(jié)合JK觸發(fā)器的特征方程，可得新?tīng)顟B(tài)方程：結(jié)合JK觸發(fā)器的特征方程78時(shí)序電路的分析與設(shè)計(jì)【課件】79圖5-28異步十進(jìn)制加法計(jì)數(shù)器狀態(tài)圖圖5-28異步十進(jìn)制加法計(jì)數(shù)器狀態(tài)圖80圖5-29脈沖異步十進(jìn)制加法計(jì)數(shù)器工作波形圖圖5-29脈沖異步十進(jìn)制加法計(jì)數(shù)器工作波形圖816.4同步時(shí)序電路的設(shè)計(jì)方法圖6-30同步時(shí)序電路設(shè)計(jì)過(guò)程6.4同步時(shí)序電路的設(shè)計(jì)方法圖6-30同步時(shí)序電路826.4.1建立原始狀態(tài)圖和狀態(tài)表根據(jù)設(shè)計(jì)命題要求初步畫出的狀態(tài)圖和狀態(tài)表,稱為原始狀態(tài)圖和原始狀態(tài)表,它們可能包含多余狀態(tài)。從文字描述的命題到原始狀態(tài)圖的建立往往沒(méi)有明顯的規(guī)律可循,因此,在時(shí)序電路設(shè)計(jì)中這是較關(guān)鍵的一步。畫原始狀態(tài)圖、列原始狀態(tài)表一般按下列步驟進(jìn)行:①分析題意,確定輸入、輸出變量。②設(shè)置狀態(tài)。首先確定有多少種信息需要記憶,然后對(duì)每一種需要記憶的信息設(shè)置一個(gè)狀態(tài)并用字母表示。③確定狀態(tài)之間的轉(zhuǎn)換關(guān)系,畫出原始狀態(tài)圖,列出原始狀態(tài)表。6.4.1建立原始狀態(tài)圖和狀態(tài)表根據(jù)設(shè)計(jì)命83【例6-3】建立“111”序列檢測(cè)器的原始狀態(tài)圖和原始狀態(tài)表。該電路的功能是當(dāng)連續(xù)輸入三個(gè)或三個(gè)以上“1”時(shí),電路輸出為1,否則輸出為0。

解:①確定輸入變量和輸出變量。設(shè)該電路的輸入變量為X,代表輸入串行序列,輸出變量為Z,表示檢測(cè)結(jié)果。根據(jù)設(shè)計(jì)命題的要求,可分析出輸入X和輸出Z之間的關(guān)系為X011011111011Z000000111000【例6-3】建立“111”序列檢測(cè)器的原始狀84②設(shè)置狀態(tài)。狀態(tài)是指需要記憶的信息或事件,由于狀態(tài)編碼還沒(méi)有確定,所以它用字母或符號(hào)來(lái)表示。分析題意可知,該電路必須記住以下幾件事:收到了一個(gè)1;連續(xù)收到了兩個(gè)1;連續(xù)收到了三個(gè)1。因此,加上初始狀態(tài),共需四個(gè)狀態(tài),并規(guī)定如下:S0:初始狀態(tài),表示電路還沒(méi)有收到一個(gè)有效的1。S1:表示電路收到了一個(gè)1的狀態(tài)。S2:表示電路收到了連續(xù)兩個(gè)1的狀態(tài)。S3:表示電路收到了連續(xù)三個(gè)1的狀態(tài)。②設(shè)置狀態(tài)。85③畫狀態(tài)圖,列狀態(tài)表。以每一個(gè)狀態(tài)作為現(xiàn)態(tài),分析在各種輸入條件下電路應(yīng)轉(zhuǎn)向的新?tīng)顟B(tài)和輸出。該電路有一個(gè)輸入變量X,因此,每個(gè)狀態(tài)都有兩條轉(zhuǎn)移線,畫狀態(tài)圖時(shí)應(yīng)先從初始狀態(tài)S0出發(fā)當(dāng)電路處于S0狀態(tài)時(shí),若輸入X=0,則輸出Z=0,電路保持S0狀態(tài)不變,表示還未收到過(guò)1;若輸入X=1,電路應(yīng)記住輸入了一個(gè)1,因此,電路應(yīng)轉(zhuǎn)向新?tīng)顟B(tài)S1,輸出Z=0。當(dāng)電路處于S1狀態(tài)時(shí),若輸入X=0,則輸出Z=0,電路回到S0狀態(tài)重新開始;若輸入X=1,電路應(yīng)記住連續(xù)輸入了兩個(gè)1因此,電路應(yīng)轉(zhuǎn)向新?tīng)顟B(tài)S2,輸出Z=0。以此類推,可以畫出完整的狀態(tài)圖如圖6-31所示,并可作狀態(tài)表如表6-14所示。③畫狀態(tài)圖,列狀態(tài)表。86圖6-31例6-3Mealy型原始狀態(tài)圖圖6-31例6-3Mealy型原始狀態(tài)圖87表6-14例6-3Mealy型原始狀態(tài)表表6-14例6-3Mealy型原始狀態(tài)表88當(dāng)電路處于S0狀態(tài)時(shí),表示電路還沒(méi)有收到一個(gè)有效的1,則輸出Z=0;若輸入X=0,則電路保持S0狀態(tài)不變;若輸入X=1,電路應(yīng)記住輸入了一個(gè)1,電路應(yīng)轉(zhuǎn)向新?tīng)顟B(tài)S1。當(dāng)電路處于S1狀態(tài)時(shí),表示電路收到了一個(gè)1,則輸出Z=0;若輸入X=0,電路回到S0狀態(tài)重新開始;若輸入X=1,電路應(yīng)記住連續(xù)輸入了兩個(gè)1,因此,電路應(yīng)轉(zhuǎn)向新?tīng)顟B(tài)S2。當(dāng)電路處于S2狀態(tài)時(shí),表示電路收到了兩個(gè)1,則輸出Z=0;若輸入X=0,電路回到S0狀態(tài)重新開始;若輸入X=1,電路應(yīng)記住連續(xù)輸入了三個(gè)1,因此,電路應(yīng)轉(zhuǎn)向新?tīng)顟B(tài)S3。當(dāng)電路處于S3狀態(tài)時(shí),表示電路收到了三個(gè)1,則輸出Z=1;若輸入X=0,電路回到S0狀態(tài)重新開始;若輸入X=1,根據(jù)題意,電路可保持原狀態(tài)S3不變即可。這樣,就可以得到Moore型結(jié)構(gòu)的原始狀態(tài)圖如圖6-32所示,并可作狀態(tài)表如表6-15所示。當(dāng)電路處于S0狀態(tài)時(shí),表示電路還沒(méi)有收到一個(gè)有89表6-15例6-3Moore型原始狀態(tài)表表6-15例6-3Moore型原始狀態(tài)表90圖6-32例6-3Moore型原始狀態(tài)圖圖6-32例6-3Moore型原始狀態(tài)圖91

【例6-4】建立一個(gè)余3碼誤碼檢測(cè)器的原始狀態(tài)圖和原始狀態(tài)表。余3碼高位在前、低位在后串行地加到檢測(cè)器的輸入端。電路每接收一組代碼,即在收到第四位代碼時(shí)判斷一下。若是錯(cuò)誤代碼,則輸出為1,否則輸出為0,電路又回到初始狀態(tài)并開始接收下一組代碼。解:①確定輸入變量和輸出變量。輸入變量X為串行輸入余3碼,高位在前,低位在后;輸出變量Z為誤碼輸出。【例6-4】建立一個(gè)余3碼誤碼檢測(cè)器的原始狀92②設(shè)置狀態(tài)。該電路屬于串行碼組檢測(cè),對(duì)輸入序列每四位一組進(jìn)行檢測(cè)后才復(fù)位,以表示前一組代碼已檢測(cè)結(jié)束并準(zhǔn)備下一組代碼的檢測(cè),因此,初始狀態(tài)表示電路準(zhǔn)備開始檢測(cè)一組代碼。本命題的狀態(tài)圖采用樹形結(jié)構(gòu),從初始狀態(tài)開始,每接收一位代碼便設(shè)置一個(gè)狀態(tài)。例如,電路處于初始狀態(tài)S0,收到余3碼的第一位(最高位),代碼可能是1,也可能是0。若為0,狀態(tài)轉(zhuǎn)到S1分支;若為1,狀態(tài)轉(zhuǎn)到S2分支。當(dāng)電路分別處于S1或S2狀態(tài)時(shí),表示電路將接收第二位代碼,當(dāng)?shù)诙淮a到達(dá),由S1派生出S3和S4分支,由S2派生出S9和S10分支。若電路處于S5,表示已收到了輸入序列的高三位(余3碼的高三位)為000,因而,不論收到第四位數(shù)碼是0還是1,均應(yīng)回到S0狀態(tài)(一組代碼檢測(cè)結(jié)束),且輸出Z=1,表示收到的是錯(cuò)誤代碼。②設(shè)置狀態(tài)。93圖6-33例6-4原始狀態(tài)圖圖6-33例6-4原始狀態(tài)圖946.4.2狀態(tài)化簡(jiǎn)在建立原始狀態(tài)圖和原始狀態(tài)表時(shí),將重點(diǎn)放在正確地反映設(shè)計(jì)要求上,因而往往可能會(huì)多設(shè)置一些狀態(tài),但狀態(tài)數(shù)目的多少將直接影響到所需觸發(fā)器的個(gè)數(shù)。對(duì)于具有M個(gè)狀態(tài)的時(shí)序電路來(lái)說(shuō),所需觸發(fā)器的個(gè)數(shù)n由下式?jīng)Q定:可見(jiàn),狀態(tài)數(shù)目減少會(huì)使觸發(fā)器的數(shù)目減少并簡(jiǎn)化電路。因此,狀態(tài)簡(jiǎn)化的目的就是要消去多余狀態(tài),以得到最簡(jiǎn)狀態(tài)圖和最簡(jiǎn)狀態(tài)表。6.4.2狀態(tài)化簡(jiǎn)在建立原始狀態(tài)圖和原始951.狀態(tài)的等價(jià)設(shè)Si和Sj是原始狀態(tài)表中的兩個(gè)狀態(tài),若分別以Si和Sj為初始狀態(tài),加入任意的輸入序列,電路均產(chǎn)生相同的輸出序列,即兩個(gè)狀態(tài)的轉(zhuǎn)移效果相同,則稱Si和Sj是等價(jià)狀態(tài)或等價(jià)狀態(tài)對(duì),記作［SiSj］。凡是相互等價(jià)的狀態(tài)都可以合并成一個(gè)狀態(tài)。1.狀態(tài)的等價(jià)96在狀態(tài)表中判斷兩個(gè)狀態(tài)是否等價(jià)的具體條件如下:第一,在相同的輸入條件下都有相同的輸出。第二,在相同的輸入條件下次態(tài)也等價(jià)。這可能有三種情況:①次態(tài)相同;②次態(tài)交錯(cuò);③次態(tài)互為隱含條件。在狀態(tài)表中判斷兩個(gè)狀態(tài)是否等價(jià)的具體條件如下97表6-16原始狀態(tài)表表6-16原始狀態(tài)表98例如,在表6-16所示的原始狀態(tài)表中,對(duì)于狀態(tài)S2和S5,當(dāng)輸入X=0時(shí),輸出相同(輸出都為1),次態(tài)也相同(次態(tài)都為S5);當(dāng)輸入X=1時(shí),輸出相同(輸出都為0),次態(tài)也相同(次態(tài)都為S3)。即可以確定,若分別以S2和S5為初始狀態(tài),加入任意的輸入序列,電路均產(chǎn)生相同的輸出序列。因此,狀態(tài)S2和S5為等價(jià)狀態(tài),記作［S2S5］。再看S6和S7兩個(gè)狀態(tài)。當(dāng)輸入X=1時(shí),輸出相同,次態(tài)也相同;當(dāng)輸入X=0時(shí),次態(tài)交錯(cuò)。這說(shuō)明無(wú)論以S6還是以S7為初始狀態(tài),在接收到輸入1以前將不斷地在S6和S7之間相互轉(zhuǎn)換,且保持輸出為1;一旦收到了輸入1,則都轉(zhuǎn)向S5。因此,從轉(zhuǎn)移效果來(lái)看它們是相同的,這兩個(gè)狀態(tài)等價(jià),記作［S6S7］例如,在表6-16所示的原始狀態(tài)表中,對(duì)于99對(duì)于S1和S3這兩個(gè)狀態(tài),當(dāng)輸入X=1時(shí),輸出相同,次態(tài)交錯(cuò);當(dāng)輸入X=0時(shí),輸出相同,次態(tài)分別是S2和S4,而S2和S4是否等價(jià)的隱含條件是S1和S3等價(jià),這就是互為隱含條件的情況,其轉(zhuǎn)移效果也是相同的,所以S1和S3等價(jià),S2和S4也等價(jià),記作［S1S3］、［S2S4］。對(duì)于S1和S3這兩個(gè)狀態(tài),當(dāng)輸入X=1時(shí),輸出100等價(jià)狀態(tài)具有傳遞性:若Si和Sj等價(jià),Si和Sk等價(jià),則Sj和Sk也等價(jià),記作［SjSk］。相互等價(jià)狀態(tài)的集合稱為等價(jià)類,凡不被其它等價(jià)類所包含的等價(jià)類稱為最大等價(jià)類。例如,根據(jù)等價(jià)狀態(tài)的傳遞性可知,若有［SiSj］和［SiSk］,則有［SjSk］,它們都稱為等價(jià)類,而只有［SiSjSk］才是最大等價(jià)類。另外,在狀態(tài)表中,若某一狀態(tài)和其它狀態(tài)都不等價(jià),則其本身就是一個(gè)最大等價(jià)類。狀態(tài)表的化簡(jiǎn),實(shí)際就是尋找所有最大等價(jià)類,并將最大等價(jià)類合并,最后得到最簡(jiǎn)狀態(tài)表。所以,表6-16中所有最大等價(jià)類為［S1S3］［S2S4S5］［S6S7］,化簡(jiǎn)后的狀態(tài)表如表6-17所示。等價(jià)狀態(tài)具有傳遞性:若Si和Sj等價(jià),Si和S101表6-17最簡(jiǎn)狀態(tài)表表6-17最簡(jiǎn)狀態(tài)表102表6-18原始狀態(tài)表表6-18原始狀態(tài)表1032.隱含表化簡(jiǎn)1)作隱含表隱含表格是一種兩項(xiàng)比較的直角三角形表格,對(duì)于表618的原始狀態(tài)表其隱含表如圖6-34(a)所示。隱含表的縱坐標(biāo)為B、C、D、E、F、G六個(gè)狀態(tài)(缺頭),橫坐標(biāo)為A、B、C、D、E、F六個(gè)狀態(tài)(少尾),表中的每一個(gè)小格用來(lái)表示一個(gè)狀態(tài)對(duì)的等價(jià)比較情況。這種表格能保證每?jī)蓚€(gè)狀態(tài)進(jìn)行比較,而且可以逐步確定所有的等價(jià)狀態(tài),使用方便。2.隱含表化簡(jiǎn)1)作隱含表1042)順序比較對(duì)原始狀態(tài)表中的每一對(duì)狀態(tài)逐一比較,結(jié)果有三種情況:①狀態(tài)對(duì)肯定不等價(jià),在小格內(nèi)填×。②狀態(tài)對(duì)肯定等價(jià),在小格內(nèi)填。③狀態(tài)是否等價(jià)取決于隱含條件的,則把隱含狀態(tài)對(duì)填入,需作進(jìn)一步比較。按上述規(guī)則將表618順序比較后,所得的隱含表如圖6-34(b)所示。2)順序比較105圖6-34隱含表簡(jiǎn)化狀態(tài)圖6-34隱含表簡(jiǎn)化狀態(tài)1063)關(guān)連比較——對(duì)順序比較中需要進(jìn)一步比較的狀態(tài)對(duì)進(jìn)行比較從圖6-34(b)可見(jiàn),順序比較后只有C和F已確定是等價(jià)狀態(tài)對(duì),記為［CF］。但AB、AE、BE、DG是否為等價(jià)狀態(tài)對(duì)還需要檢查其隱含狀態(tài)對(duì),其余狀態(tài)均不等價(jià)。狀態(tài)A和B是否等價(jià)決定于隱含狀態(tài)對(duì)C、F。因?yàn)镃、F為等價(jià),所以狀態(tài)A和B為等價(jià)狀態(tài)對(duì),記為［AB］。狀態(tài)A和E是否等價(jià)決定于隱含狀態(tài)對(duì)B、E,而狀態(tài)B和E是否等價(jià)決定于隱含狀態(tài)對(duì)C、F和A、E,而已有［CF］,故又回到了自身,所以有［AE］和［BE］。狀態(tài)D和G是否等價(jià)決定于隱含狀態(tài)對(duì)C、D和D、E,而狀態(tài)對(duì)C、

D和D、E不等價(jià),所以狀態(tài)D和G不等價(jià)。3)關(guān)連比較——對(duì)順序比較中需要進(jìn)一步比較1074)找出最大等價(jià)類根據(jù)以上求得的全部等價(jià)狀態(tài)對(duì),可求得該狀態(tài)表的最大等價(jià)類為［ABE］、［CF］、［D］和［G］。5)列出最簡(jiǎn)狀態(tài)表從每一個(gè)最大等價(jià)類中選出一個(gè)為代表,現(xiàn)分別從最大等價(jià)類［ABE］、［CF］、［D］和［G］中選出A、C、D和G,作為簡(jiǎn)化后的四個(gè)狀態(tài),最后可作出最簡(jiǎn)狀態(tài)表如表6-19所示。4)找出最大等價(jià)類108表6-19最簡(jiǎn)狀態(tài)表表6-19最簡(jiǎn)狀態(tài)表1096.4.3狀態(tài)分配狀態(tài)分配是指將狀態(tài)表中每一個(gè)字符表示的狀態(tài)賦以適當(dāng)?shù)亩M(jìn)制代碼,得到代碼形式的狀態(tài)表(二進(jìn)制狀態(tài)表),以便求出激勵(lì)函數(shù)和輸出函數(shù),最后完成時(shí)序電路的設(shè)計(jì)。狀態(tài)分配合適與否,雖然不影響觸發(fā)器的級(jí)數(shù),但對(duì)所設(shè)計(jì)的時(shí)序電路的復(fù)雜程度有一定的影響。然而,要得到最佳分配方案是很困難的。這首先是因?yàn)榫幋a的方案太多,如果觸發(fā)器的個(gè)數(shù)為n,實(shí)際狀態(tài)數(shù)為M,則一共有2n種不同代碼。若要將2n種代碼分配到M個(gè)狀態(tài)中去,并考慮到一些實(shí)際情況,有效的分配方案數(shù)為6.4.3狀態(tài)分配狀態(tài)分配是指將狀態(tài)表中110可見(jiàn),當(dāng)M增大時(shí),N值將急劇增加,要尋找一個(gè)最佳方案很困難。此外,雖然人們已提出了許多算法,但也都還不成熟,因此在理論上這個(gè)問(wèn)題還沒(méi)解決。在眾多算法中,相鄰法比較直觀、簡(jiǎn)單,便于采用。它有三條原則,即符合下列條件的狀態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼:①具有相同次態(tài)的現(xiàn)態(tài)。②同一現(xiàn)態(tài)下的次態(tài)。③具有相同輸出的現(xiàn)態(tài)。三條原則以第一條為主,兼顧第二、第三條?？梢?jiàn),當(dāng)M增大時(shí),N值將急劇增加,要尋找一個(gè)最佳方案很困難。111【例6-5】試對(duì)表6-20所示的狀態(tài)表進(jìn)行狀態(tài)分配。

解:從表6-20狀態(tài)表可見(jiàn),它有四個(gè)狀態(tài)S1、S2、S3、

S4,故電路使用兩個(gè)觸發(fā)器,即需要兩個(gè)狀態(tài)變量Q1、Q0進(jìn)行編碼。為方便起見(jiàn),通常用卡諾圖來(lái)表示分配結(jié)果。按原則一,S1S2、S2S3應(yīng)分配相鄰代碼。按原則二,S1S3、S1S4、S2S3應(yīng)分配相鄰代碼。按原則三,S2S3應(yīng)分配相鄰代碼。根據(jù)三條原則,將狀態(tài)分配方案填入圖6-35的卡諾圖中,它僅未滿足S1S3相鄰。所以,分配結(jié)果為S１=00,S2=01,S3=11,S4=10。最后可得到二進(jìn)制狀態(tài)表如表6-21所示?！纠?-5】試對(duì)表6-20所示的狀態(tài)表112表6-20例6-5狀態(tài)表表6-21例6-5二進(jìn)制狀態(tài)表表6-20例6-5狀態(tài)表表6-21例6-5113圖6-35例6-5編碼表

圖6-35例6-5編碼表1146.4.4同步時(shí)序電路的設(shè)計(jì)舉例【例6-6】試用JK觸發(fā)器完成“111”序列檢測(cè)器的設(shè)計(jì)。表6-22狀態(tài)表6.4.4同步時(shí)序電路的設(shè)計(jì)舉例【例6-6】試用JK115①狀態(tài)化簡(jiǎn)。由表6-22(a)原始狀態(tài)表用直接觀測(cè)法可知,S2、S3為等價(jià)狀態(tài)對(duì),簡(jiǎn)化后可得如表6-22(b)最簡(jiǎn)狀態(tài)表。

②狀態(tài)分配。該時(shí)序電路共有三個(gè)狀態(tài),采用兩個(gè)JK觸發(fā)器,狀態(tài)變量為Q1、Q0。按原則一,S1S2相鄰;按原則二,S0S1和S0S2相鄰;按原則三,S0S1相鄰。綜合考慮后分配S0S1和S1S2相鄰,這樣就不能兼顧S0S2相鄰,狀態(tài)分配編碼表如圖6-36所示。最后狀態(tài)分配為S0=00,S1=10,S2=11。狀態(tài)分配后得到如表6-22(c)二進(jìn)制狀態(tài)表,它是一個(gè)非完全描述時(shí)序電路的設(shè)計(jì)。①狀態(tài)化簡(jiǎn)。116時(shí)序電路的分析與設(shè)計(jì)【課件】117③確定激勵(lì)函數(shù)和輸出函數(shù)。根據(jù)狀態(tài)表填寫次態(tài)和輸出函數(shù)卡諾圖,從而求得次態(tài)和輸出方程組,然后將各狀態(tài)方程與所選用的觸發(fā)器的特征方程對(duì)比,便可求出激勵(lì)函數(shù)。這種方法稱為狀態(tài)方程法。當(dāng)選用JK觸發(fā)器時(shí),為了使?fàn)顟B(tài)方程與觸發(fā)器的特征方程便于對(duì)比,盡可能將狀態(tài)方程寫成的形式,因此,必須將次態(tài)卡諾圖按現(xiàn)態(tài)Qi=1和Qi=0分成兩個(gè)子卡諾圖,然后分別在子卡諾圖中畫圈簡(jiǎn)化,這樣就可方便地求得Qi和Qi的系數(shù)Ji和。③確定激勵(lì)函數(shù)和輸出函數(shù)。118圖6-37例6-6次態(tài)與輸出卡諾圖圖6-37例6-6次態(tài)與輸出卡諾圖119在圖6-37(a)、(b)中,粗虛線將卡諾圖按Qi=1和Qi=0劃分為兩個(gè)子卡諾圖,化簡(jiǎn)后得最后的激勵(lì)函數(shù)和輸出函數(shù)為在圖6-37(a)、(b)中,粗虛線將卡諾圖按120④自啟動(dòng)檢查。圖6-38例6-6狀態(tài)圖④自啟動(dòng)檢查。圖6-38例6-6狀態(tài)圖121表6-23完全狀態(tài)表表6-23完全狀態(tài)表122⑤根據(jù)以上方程,畫出“111”序列檢測(cè)器的邏輯圖如圖6-39所示。圖6-39“111”序列檢測(cè)器邏輯圖⑤根據(jù)以上方程,畫出“111”序列檢測(cè)器的邏輯圖如圖6-3123【例6-7】用JK觸發(fā)器設(shè)計(jì)一個(gè)五進(jìn)制同步計(jì)數(shù)器,要求狀態(tài)轉(zhuǎn)換關(guān)系為000001011101110解:本例屬于給定狀態(tài)時(shí)序電路設(shè)計(jì)問(wèn)題。①列狀態(tài)表。根據(jù)題意,該時(shí)序電路有三個(gè)狀態(tài)變量,設(shè)狀態(tài)變量為Q2、Q1、Q0,可作出二進(jìn)制狀態(tài)表如表624所示,它是一個(gè)非完全描述時(shí)序電路的設(shè)計(jì)?！纠?-7】用JK觸發(fā)器設(shè)計(jì)一個(gè)五進(jìn)制同步124表6-24例6-7狀態(tài)表一表6-24例6-7狀態(tài)表一125圖6-40表6-24次態(tài)卡諾圖②確定激勵(lì)函數(shù)和輸出函數(shù)。圖6-40表6-24次態(tài)卡諾圖②確定激勵(lì)函數(shù)和輸126由次態(tài)卡諾圖求出其狀態(tài)方程和激勵(lì)函數(shù)如下:③自啟動(dòng)檢查。根據(jù)以上狀態(tài)方程,檢查多余狀態(tài)的轉(zhuǎn)移情況如表6-25所示,其完整的狀態(tài)圖如圖6-41所示。由次態(tài)卡諾圖求出其狀態(tài)方程和激勵(lì)函數(shù)如下:③127表6-25多余狀態(tài)轉(zhuǎn)移表表6-25多余狀態(tài)轉(zhuǎn)移表128圖6-41例6-7狀態(tài)圖圖6-41例6-7狀態(tài)圖129從圖6-41可以看出,該電路一旦進(jìn)入狀態(tài)100,就不能進(jìn)入計(jì)數(shù)主循環(huán),因而該電路不能實(shí)現(xiàn)自啟動(dòng),需要修改設(shè)計(jì)。在非完全描述時(shí)序電路中,由于存在無(wú)效狀態(tài),使得在激勵(lì)函數(shù)的獲取過(guò)程中出現(xiàn)了任意項(xiàng)。在求取激勵(lì)函數(shù)時(shí),如果某任意項(xiàng)被圈入,則該任意項(xiàng)被確認(rèn)為1,否則被確認(rèn)為0。由于圈法的隨意性,故無(wú)效狀態(tài)的轉(zhuǎn)移可能出現(xiàn)死循環(huán)而使電路不能自啟動(dòng)。當(dāng)電路不能自啟動(dòng)時(shí),解決的方法有多種。從圖6-41可以看出,該電路一旦進(jìn)入狀態(tài)100130第一種方法,將原來(lái)的非完全描述時(shí)序電路中沒(méi)有描述的狀態(tài)的轉(zhuǎn)移情況加以定義,使其成為完全描述時(shí)序電路。如將表6-24狀態(tài)表中的無(wú)效狀態(tài)的轉(zhuǎn)移方向均定義為000,則可得到一個(gè)完全描述時(shí)序電路的狀態(tài)表如表6-26。顯然,按照表6-26設(shè)計(jì)的時(shí)序電路,不存在死循環(huán)問(wèn)題,因?yàn)樗峭耆枋龅摹＿@種方法由于失去了任意項(xiàng),會(huì)增加電路的復(fù)雜程度。表6-26例6-7狀態(tài)表二第一種方法,將原來(lái)的非完全描述時(shí)序電路中沒(méi)有131第二種方法,改變?cè)瓉?lái)的圈法。如果盲目地改變所有激勵(lì)函數(shù)的圈法,則其工作量大,效果差。若在分析觀察的基礎(chǔ)上改變某激勵(lì)函數(shù)的圈法,則能獲得較滿意的效果。觀察圖6-40次態(tài)卡諾圖,如果希望能盡量使用任意項(xiàng),只能對(duì)(a)和(c)的圈法作修改?，F(xiàn)對(duì)(c)的圈法作修改,它僅改變Q0的轉(zhuǎn)移,新的圈法如圖6-42所示。分析新圈法可知:狀態(tài)010將轉(zhuǎn)移到100(原轉(zhuǎn)移到101,現(xiàn)在最后一位Q0轉(zhuǎn)為0),狀態(tài)100將轉(zhuǎn)移到101(原轉(zhuǎn)移到100,現(xiàn)最后一位Q0轉(zhuǎn)為1)。由分析可以看出,新圈法將克服死循環(huán),也不增加激勵(lì)函數(shù)的復(fù)雜程度。第二種方法,改變?cè)瓉?lái)的圈法。如果盲目地改變所有132圖6-42修整后圈法由新圈法得圖6-42修整后圈法由新圈法得133表6-27多余狀態(tài)轉(zhuǎn)移表重新檢查多余狀態(tài)的轉(zhuǎn)移情況如表6-27所示,其狀態(tài)圖如圖6-43所示,可以看到該電路具有自啟動(dòng)能力。如果修改6-40(a)的圈法,可以得到同樣的效果。表6-27多余狀態(tài)轉(zhuǎn)移表重新檢查多余狀態(tài)134時(shí)序電路的分析與設(shè)計(jì)【課件】135④畫邏輯圖。圖6-44例6-7邏輯圖④畫邏輯圖。圖6-44例6-7邏輯圖136【例6-8】用D觸發(fā)器設(shè)計(jì)一個(gè)模七同步加法計(jì)數(shù)器。解:本例屬于給定狀態(tài)時(shí)序電路設(shè)計(jì)問(wèn)題。①列狀態(tài)表。根據(jù)題意,該時(shí)序電路有三個(gè)狀態(tài)變量。設(shè)狀態(tài)變量為Q2、Q1、Q0,可作出二進(jìn)制狀態(tài)表如表6-28所示,它是一個(gè)非完全描述時(shí)序電路的設(shè)計(jì)。②確定激勵(lì)函數(shù)和輸出函數(shù)。由表6-28狀態(tài)表分別畫出Q2、Q1、Q0的次態(tài)卡諾圖如圖6-45(a)、(b)、(c)所示?！纠?-8】用D觸發(fā)器設(shè)計(jì)一個(gè)模七同步加法137表6-28例6-8狀態(tài)表表6-28例6-8狀態(tài)表138圖6-45例6-8次態(tài)卡諾圖圖6-45例6-8次態(tài)卡諾圖139當(dāng)使用D觸發(fā)器實(shí)現(xiàn)時(shí)序電路時(shí),由于D觸發(fā)器的特征方程為Qn+1=D,因此,可從次態(tài)卡諾圖直接求出D觸發(fā)器的激勵(lì)函數(shù):當(dāng)使用D觸發(fā)器實(shí)現(xiàn)時(shí)序電路時(shí),由于D觸發(fā)器的140③自啟動(dòng)檢查。觀察次態(tài)卡諾圖激勵(lì)函數(shù)的圈法,多余狀態(tài)111的新?tīng)顟B(tài)為100,電路的狀態(tài)圖如圖6-46所示,該電路具有自啟動(dòng)能力。圖6-46例6-8狀態(tài)圖③自啟動(dòng)檢查。圖6-46例6-8141④畫邏輯圖。圖6-47例6-8邏輯圖④畫邏輯圖。圖6-47例6-8邏輯圖142時(shí)序電路的分析與設(shè)計(jì)【課件】143§5.4常用集成時(shí)序邏輯器件及應(yīng)用5.4-1集成計(jì)數(shù)器5.4-2集成寄存器和移位寄存器5.4-3序列信號(hào)發(fā)生器5.4-4以MSI為核心的同步時(shí)序電路的分析與設(shè)計(jì)§5.4常用集成時(shí)序邏輯器件及應(yīng)用5.4-1集成計(jì)數(shù)器1447.1集成計(jì)數(shù)器集成計(jì)數(shù)器具有功能較完善、通用性強(qiáng)、功耗低、工作速率高且可以自擴(kuò)展等許多優(yōu)點(diǎn),因而得到廣泛應(yīng)用。目前由TTL和CMOS電路構(gòu)成的MSI計(jì)數(shù)器都有許多品種,表7-1列出了幾種常用TTL型MSI計(jì)數(shù)器的型號(hào)及工作特點(diǎn)。7.1集成計(jì)數(shù)器集成計(jì)數(shù)器具有功能145表5-4-1常用TTL型MSI計(jì)數(shù)器表5-4-1常用TTL型MSI計(jì)數(shù)器1467.1.1常用集成計(jì)數(shù)器功能分析

1.異步集成計(jì)數(shù)器74LS9074LS90是二—五—十進(jìn)制異步計(jì)數(shù)器,其內(nèi)部邏輯電路及傳統(tǒng)邏輯符號(hào)分別如圖5-4-1(a)、(b)所示。它包含兩個(gè)獨(dú)立的下降沿觸發(fā)的計(jì)數(shù)器,即模2(二進(jìn)制)和模5(五進(jìn)制)計(jì)數(shù)器;異步清0端R01、R02和異步置9端S91、S92均為高電平有效,圖5-4-1(c)為74LS90的簡(jiǎn)化結(jié)構(gòu)框圖。采用這種結(jié)構(gòu)可以增加使用的靈活性。74LS196、74LS293等異步計(jì)數(shù)器多采用這種結(jié)構(gòu)。74LS907.1.1常用集成計(jì)數(shù)器功能分析1.異147圖5-4-174LS90計(jì)數(shù)器(a)邏輯圖;(b)傳統(tǒng)邏輯符號(hào);(c)結(jié)構(gòu)框圖圖5-4-174LS90計(jì)數(shù)器148時(shí)序電路的分析與設(shè)計(jì)【課件】149表5-4-274LS90功能表表5-4-274LS90功能表15074LS90的功能表如表5-4-2所示。從表中看出,當(dāng)R01R02=1,S91S92=0時(shí),無(wú)論時(shí)鐘如何,輸出全部清0;而當(dāng)S91S92=1時(shí),無(wú)論時(shí)鐘和清0信號(hào)R01、R02如何,輸出就置9。這說(shuō)明清0、置9都是異步操作,而且置9是優(yōu)先的,所以稱R01、R02為異步清0端,S91、S92為異步置9端。表5-4-274LS90功能表74LS90的功能表如表5-4-2所示。從151當(dāng)滿足R01R02=0、S91S92=0時(shí)電路才能執(zhí)行計(jì)數(shù)操作,根據(jù)CP1、CP2的各種接法可以實(shí)現(xiàn)不同的計(jì)數(shù)功能。當(dāng)計(jì)數(shù)脈沖從CP1輸入,CP2不加信號(hào)時(shí),QA端輸出2分頻信號(hào),即實(shí)現(xiàn)二進(jìn)制計(jì)數(shù)。當(dāng)CP1不加信號(hào),計(jì)數(shù)脈沖從CP2輸入時(shí),QD、QC、QB實(shí)現(xiàn)五進(jìn)制計(jì)數(shù)。實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)有兩種接法。圖7-2(a)是8421BCD碼接法,先模2計(jì)數(shù),后模5計(jì)數(shù),由QD、QC、QB、QA輸出8421BCD碼,最高位QD作進(jìn)位輸出。圖7-2(b)是5421BCD碼接法,先模5計(jì)數(shù),后模2計(jì)數(shù),由QA、QD、QC、QB輸出5421BCD碼,最高位QＡ作進(jìn)位輸出,波形對(duì)稱。兩種接法的狀態(tài)轉(zhuǎn)換表(也稱態(tài)序表)見(jiàn)表5-4-3。當(dāng)滿足R01R02=0、S91S92=0時(shí)電152表5-4-3兩種接法的態(tài)序表表5-4-3兩種接法的態(tài)序表153圖5-4-274LS90構(gòu)成十進(jìn)制計(jì)數(shù)器的兩種接法(a)8421BCD碼接法;(b)5421BCD碼接法圖5-4-274LS90構(gòu)成十進(jìn)制計(jì)數(shù)器的兩種接法154

2.同步集成計(jì)數(shù)器7416174161是模24(四位二進(jìn)制)同步計(jì)數(shù)器,具有計(jì)數(shù)、保持、預(yù)置、清0功能,其邏輯電路及傳統(tǒng)邏輯符號(hào)分別如圖7-3(a)、(b)所示。它由四個(gè)JK觸發(fā)器和一些控制門組成,QD、QC、QB、QA是計(jì)數(shù)輸出,QD為最高位。74LS161與74161內(nèi)部電路不同,但外部引腳圖及功能表均相同。OC為進(jìn)位輸出端,OC=QDQCQBQAT,僅當(dāng)T=1且計(jì)數(shù)狀態(tài)為1111時(shí),OC才變高,并產(chǎn)生進(jìn)位信號(hào)。74LS1612.同步集成計(jì)數(shù)器7416174LS161155圖5-4-374161計(jì)數(shù)器(a)邏輯圖;(b)傳統(tǒng)邏輯符號(hào)圖5-4-374161計(jì)數(shù)器156時(shí)序電路的分析與設(shè)計(jì)【課件】157CP為計(jì)數(shù)脈沖輸入端,上升沿有效。Cr為異步清0端,低電平有效,只要Cr=0,立即有QDQCQBQA=0000,與CP無(wú)關(guān)。LD為同步預(yù)置端,低電平有效,當(dāng)Cr=1,LD=0,在CP上升沿來(lái)到時(shí),才能將預(yù)置輸入端D、C、B、A的數(shù)據(jù)送至輸出端,即QDQCQBQA=DCBA。P、T為計(jì)數(shù)器允許控制端,高電平有效,只有當(dāng)Cr=LD=1,PT=1,在CP作用下計(jì)數(shù)器才能正常計(jì)數(shù)。當(dāng)P、T中有一個(gè)為低時(shí),各觸發(fā)器的J、K端均為0,從而使計(jì)數(shù)器處于保持狀態(tài)。P、T的區(qū)別是T影響進(jìn)位輸出OC,而P則不影響OC。CP為計(jì)數(shù)脈沖輸入端,上升沿有效。158表5-4-474161功能表表5-4-474161功能表159圖5-4-474161時(shí)序圖圖5-4-474161時(shí)序圖1603.十進(jìn)制可逆集成計(jì)數(shù)器74LS192圖5-4-574LS192傳統(tǒng)邏輯符號(hào)74LS1923.十進(jìn)制可逆集成計(jì)數(shù)器74LS192圖5-4-57161表5-4-574LS192功能表表5-4-574LS192功能表162①該器件為雙時(shí)鐘工作方式,CP+是加計(jì)數(shù)時(shí)鐘輸入,CP-是減計(jì)數(shù)時(shí)鐘輸入,均為上升沿觸發(fā),采用8421BCD碼計(jì)數(shù)。②Cr為異步清0端,高電平有效。③LD為異步預(yù)置控制端,低電平有效,當(dāng)Cr=0、LD=0時(shí)預(yù)置輸入端D、C、B、A的數(shù)據(jù)送至輸出端,即QDQCQBQA=DCBA。④進(jìn)位輸出和借位輸出是分開的。OC為進(jìn)位輸出,加法計(jì)數(shù)時(shí),進(jìn)入1001狀態(tài)后有負(fù)脈沖輸出,脈寬為一個(gè)時(shí)鐘周期。OB為借位輸出,減法計(jì)數(shù)時(shí),進(jìn)入0000狀態(tài)后有負(fù)脈沖輸出,脈寬為一個(gè)時(shí)鐘周期。①該器件為雙時(shí)鐘工作方式,CP+是加計(jì)數(shù)時(shí)鐘1634.二進(jìn)制可逆集成計(jì)數(shù)器74LS169圖5-4-674LS169傳統(tǒng)邏輯符號(hào)表5-4-674LS169功能表74LS1694.二進(jìn)制可逆集成計(jì)數(shù)器74LS169圖5-4-616474LS169的特點(diǎn)如下:①該器件為加減控制型的可逆計(jì)數(shù)器,U/D=1時(shí)進(jìn)行加法計(jì)數(shù),U/D=0時(shí)進(jìn)行減法計(jì)數(shù)。模為16,時(shí)鐘上升沿觸發(fā)。②LD為同步預(yù)置控制端,低電平有效。③沒(méi)有清0端,因此清0靠預(yù)置來(lái)實(shí)現(xiàn)。④進(jìn)位和借位輸出都從同一輸出端OC輸出。當(dāng)加法計(jì)數(shù)進(jìn)入1111后,OC端有負(fù)脈沖輸出,當(dāng)減法計(jì)數(shù)進(jìn)入0000后,OC端有負(fù)脈沖輸出。輸出的負(fù)脈沖與時(shí)鐘上升沿同步,寬度為一個(gè)時(shí)鐘周期。⑤P、T為計(jì)數(shù)允許端,低電平有效。只有當(dāng)LD=1,P=T=0,在CP作用下計(jì)數(shù)器才能正常工作,否則保持原狀態(tài)不變。74LS169的特點(diǎn)如下:165圖5-4-774LS169時(shí)序工作波形圖圖5-4-774LS169時(shí)序工作波形圖1665.4.2集成計(jì)數(shù)器的級(jí)聯(lián)

1.異步級(jí)聯(lián)用前一級(jí)計(jì)數(shù)器的輸出作為后一級(jí)計(jì)數(shù)器的時(shí)鐘信號(hào)。這種信號(hào)可以取自前一級(jí)的進(jìn)位(或借位)輸出,也可直接取自高位觸發(fā)器的輸出。此時(shí)若后一級(jí)計(jì)數(shù)器有計(jì)數(shù)允許控制端,則應(yīng)使它處于允許計(jì)數(shù)狀態(tài)。圖7-8是兩片74LS90按異步級(jí)聯(lián)方式組成的10×10=100進(jìn)制計(jì)數(shù)器。圖中每片74LS90接成8421BCD碼計(jì)數(shù)器,第二級(jí)的時(shí)鐘由第一級(jí)輸出QD提供。第一級(jí)每經(jīng)過(guò)10個(gè)狀態(tài)向第二級(jí)提供一個(gè)時(shí)鐘有效沿,使第二級(jí)改變一次狀態(tài)。5.4.2集成計(jì)數(shù)器的級(jí)聯(lián)1.異步167圖5-4-874LS90的級(jí)聯(lián)擴(kuò)展圖5-4-874LS90的級(jí)聯(lián)擴(kuò)展168

2.同步級(jí)聯(lián)同步級(jí)聯(lián)時(shí),外加時(shí)鐘信號(hào)同時(shí)接到各片的時(shí)鐘輸入端,用前一級(jí)的進(jìn)位(借位)輸出信號(hào)作為下級(jí)的工作狀態(tài)控制信號(hào)(計(jì)數(shù)允許或使能信號(hào))。只有當(dāng)進(jìn)位(借位)信號(hào)有效時(shí),時(shí)鐘輸入才能對(duì)后級(jí)計(jì)數(shù)器起作用。在同步級(jí)聯(lián)中,計(jì)數(shù)器的計(jì)數(shù)允許(使能)端和進(jìn)位(借位)端的連接有不同的方法,常見(jiàn)的有兩種:①利用T端串行級(jí)聯(lián),各片的T端與相鄰低位片的OC相連,級(jí)聯(lián)電路如圖5-4-9(a)所示。從圖中看出,因T1=1,所以2.同步級(jí)聯(lián)169當(dāng)片1開始計(jì)數(shù),但未計(jì)滿時(shí),由于T2=0,所以片2、片3均處于保持狀態(tài)。只有當(dāng)片1計(jì)滿需要進(jìn)位時(shí),即T2=OC1=1時(shí),片2才在下一個(gè)時(shí)鐘作用下加1計(jì)數(shù)。同理,只有當(dāng)?shù)臀黄魑惠敵鋈珵?,即T3=OC2=1時(shí),片3才可能計(jì)數(shù)。這種級(jí)聯(lián)方式工作速度較低,因?yàn)槠g進(jìn)位信號(hào)OC是逐級(jí)傳遞的。例如,當(dāng)Q7~Q0=11111110時(shí),T3=0,此時(shí)若CP有效,使Q0由0→1,則經(jīng)片1延遲建立OC1,再經(jīng)T2到OC2的傳遞延遲,T3才由0→1,待片3內(nèi)部穩(wěn)定后,才在下一個(gè)CP作用下使片3開始計(jì)數(shù)。因此,計(jì)數(shù)的最高頻率將受到片數(shù)的限制,片數(shù)越多,計(jì)數(shù)頻率越低。當(dāng)片1開始計(jì)數(shù),但未計(jì)滿時(shí),由于T2=0,所以片2、片3均170圖5-4-974161的兩種同步級(jí)聯(lián)方式圖5-4-974161的兩種同步級(jí)聯(lián)方式171②利用P、T雙重控制,最低位片的OC1并行接到其它各片的P端,只有T2不與OC1相連,其它高位片的T端均與相鄰低位片OC相連。級(jí)聯(lián)電路如圖5-4-9(b)所示。從圖中看出:②利用P、T雙重控制,最低位片的OC1并行接172顯然,只有P3=1,T3=1,即低片各位輸出全為1時(shí),片3才可能計(jì)數(shù),但OC傳遞比第一種方法快多了。例如,Q7~Q0=11111110時(shí)T3已經(jīng)為1,雖然P3=0,但只要有CP作用,Q0由0→1,只需經(jīng)片1延遲,就可以使P3=OC1=1,片3穩(wěn)定后,在CP作用下便可開始計(jì)數(shù)。因此這種接法速度較快,而且級(jí)數(shù)越多,優(yōu)越性越明顯。但這種接法其最高位片的進(jìn)位OC3=1時(shí)并不表示計(jì)數(shù)器已計(jì)到最大值,只有將最高位片OC3和片1的OC1相與,其輸出才能作為整個(gè)計(jì)數(shù)器的進(jìn)位輸出,見(jiàn)圖5-4-9(c)。顯然,只有P3=1,T3=1,即低片各位輸1737.1.3任意模值計(jì)數(shù)器集成計(jì)數(shù)器可以加適當(dāng)反饋電路后構(gòu)成任意模值計(jì)數(shù)器。設(shè)計(jì)數(shù)器的最大計(jì)數(shù)值為N,若要得到一個(gè)模值為M(＜N)的計(jì)數(shù)器,則只要在N進(jìn)制計(jì)數(shù)器的順序計(jì)數(shù)過(guò)程中,設(shè)法使之跳過(guò)(N-M)個(gè)狀態(tài),只在M個(gè)狀態(tài)中循環(huán)就可以了。通常MSI計(jì)數(shù)器都有清0、置數(shù)等多個(gè)控制端,因此實(shí)現(xiàn)模M計(jì)數(shù)器的基本方法有兩種:一種是反饋清0法(或稱復(fù)位法),另一種是反饋置數(shù)法(或稱置數(shù)法)。7.1.3任意模值計(jì)數(shù)器集成計(jì)數(shù)器可以加1741.反饋清0法這種方法的基本思想是:計(jì)數(shù)器從全0狀態(tài)S0開始計(jì)數(shù),計(jì)滿M個(gè)狀態(tài)后產(chǎn)生清0信號(hào),使計(jì)數(shù)器恢復(fù)到初態(tài)S0,然后再重復(fù)上述過(guò)程。具體做法又分兩種情況:①異步清0。計(jì)數(shù)器在S0~SM-1共M個(gè)狀態(tài)中工作,當(dāng)計(jì)數(shù)器進(jìn)入SM狀態(tài)時(shí),利用SM狀態(tài)進(jìn)行譯碼產(chǎn)生清0信號(hào)并反饋到異步清0端,使計(jì)數(shù)器立即返回S0狀態(tài)。其示意圖如圖7-10(a)中虛線所示。由于是異步清0,只要SM狀態(tài)一出現(xiàn)便立即被置成S0狀態(tài),因此SM狀態(tài)只在極短的瞬間出現(xiàn),通常稱它為“過(guò)渡態(tài)”。在計(jì)數(shù)器的穩(wěn)定狀態(tài)循環(huán)中不包含SM狀態(tài)。1.反饋清0法175圖5-4-10實(shí)現(xiàn)任意模值計(jì)數(shù)器的示意圖(a)清0法;(b)置數(shù)法圖5-4-10實(shí)現(xiàn)任意模值計(jì)數(shù)器的示意圖176②同步清0。計(jì)數(shù)器在S0~SM-1共M個(gè)狀態(tài)中工作,當(dāng)計(jì)數(shù)器進(jìn)入SM-1狀態(tài)時(shí),利用SM-1狀態(tài)譯碼產(chǎn)生清0信號(hào)并反饋到同步清0端,要等下一拍時(shí)鐘來(lái)到時(shí),才完成清0動(dòng)作,使計(jì)數(shù)器返回S0。可見(jiàn),同步清0沒(méi)有過(guò)渡狀態(tài),其示意圖如圖5-4-10(a)中實(shí)線所示。②同步清0。計(jì)數(shù)器在S0~SM-1共M個(gè)狀1772.反饋置數(shù)法置數(shù)法和清0法不同,由于置數(shù)操作可以在任意狀態(tài)下進(jìn)行,因此計(jì)數(shù)器不一定從全0狀態(tài)S0開始計(jì)數(shù)。它可以通過(guò)預(yù)置功能使計(jì)數(shù)器從某個(gè)預(yù)置狀態(tài)Si開始計(jì)數(shù),計(jì)滿M個(gè)狀態(tài)后產(chǎn)生置數(shù)信號(hào),使計(jì)數(shù)器又進(jìn)入預(yù)置狀態(tài)Si,然后再重復(fù)上述過(guò)程,其示意圖如圖5-4-10(b)所示。這種方法適用于有預(yù)置功能的計(jì)數(shù)器。對(duì)于同步預(yù)置的計(jì)數(shù)器,使置數(shù)(LD)有效的信號(hào)應(yīng)從Si+M-1狀態(tài)譯出,等下一個(gè)CP到來(lái)時(shí),才將預(yù)置數(shù)置入計(jì)數(shù)器,計(jì)數(shù)器在Si、Si+1、…Si+M-1共M個(gè)狀態(tài)中循環(huán),如圖5-4-10(b)中實(shí)線所示;對(duì)于異步預(yù)置的計(jì)數(shù)器,使置數(shù)(LD)有效的信號(hào)應(yīng)從Si+M狀態(tài)譯出,當(dāng)Si+M狀態(tài)一出現(xiàn),即置數(shù)信號(hào)一有效,立即就將預(yù)置數(shù)置入計(jì)數(shù)器,它不受CP控制,所以Si+M狀態(tài)只在極短的瞬間出現(xiàn),穩(wěn)定狀態(tài)循環(huán)中不包含Si+M,如圖5-4-10(b)中虛線所示。2.反饋置數(shù)法178綜上所述,采用反饋清0法或反饋置數(shù)法設(shè)計(jì)任意模值計(jì)數(shù)器都需要經(jīng)過(guò)以下三個(gè)步驟:①選擇模M計(jì)數(shù)器的計(jì)數(shù)范圍,確定初態(tài)和末態(tài);②確定產(chǎn)生清0或置數(shù)信號(hào)的譯碼狀態(tài),然后根據(jù)譯碼狀態(tài)設(shè)計(jì)譯碼反饋電路;③畫出模M計(jì)數(shù)器的邏輯電路。綜上所述,采用反饋清0法或反饋置數(shù)法設(shè)計(jì)任意模179【例5-4-1】用74LS90實(shí)現(xiàn)模7計(jì)數(shù)器。解:因?yàn)?4LS90有異步清0和異步置9功能,并有8421BCD碼和5421BCD碼兩種接法,因此可以用四種方案設(shè)計(jì)。①異步清0法。計(jì)數(shù)范圍是0~6,計(jì)到7時(shí)異步清0。·8421BCD碼接法的態(tài)序表如表7-7所示。計(jì)數(shù)器輸出QD、QC、QB、QA的有效狀態(tài)為0000~0110,計(jì)到0111時(shí)異步清0,譯碼狀態(tài)為0111,利用部分譯碼設(shè)計(jì)譯碼門,故R01R02=QCQBQA,即當(dāng)QC、QB、QA全為高時(shí)R01R02=1,使計(jì)數(shù)器復(fù)位到全0狀態(tài)?！纠?-4-1】用74LS90實(shí)現(xiàn)模7計(jì)數(shù)器180·5421BCD碼接法的態(tài)序表如表5-4-8所示。計(jì)數(shù)器輸出QA、QD、QC、QB的有效狀態(tài)為0000~1001,計(jì)到1010時(shí)異步清0,譯碼門邏輯方程為R01R02=QCQA。兩種接法的波形圖和邏輯電路分別如圖5-4-11(a)、(b)所示。從波形圖中可看出,在過(guò)渡態(tài)0111和1010中,輸出端都有“毛刺”,這是異步清0產(chǎn)生的?！?421BCD碼接法的態(tài)序表如表5-181表5-4-7清0法8421BCD碼態(tài)序表表5-4-7清0法8421BCD碼態(tài)序表182表5-4-8清0法5421BCD碼態(tài)序表表5-4-8清0法5421BCD碼態(tài)序表183圖5-4-11例7-1清0法邏輯圖和時(shí)序圖(a)8421BCD碼接法;(b)5421BCD碼接法圖5-4-11例7-1清0法邏輯圖和時(shí)序圖184②反饋置9法。以9為起始狀態(tài),按9、0、1、2、3、4、5順序計(jì)數(shù),計(jì)到6時(shí)異步置9?！?421BCD碼接法。態(tài)序表如表7-9所示,譯碼邏輯方程為S91S92=QCQB,其邏輯電路如圖7-12(a)所示?！?421BCD碼接法。態(tài)序表如表7-10所示,譯碼邏輯方程為S91S92=QAQB,其邏輯電路如圖7-12(b)所示。②反饋置9法。185表5-4-9置9法8421BCD碼態(tài)序表表5-4-9置9法8421BCD碼態(tài)序表186表5-4-10置9法5421BCD碼態(tài)序表表5-4-10置9法5421BCD碼態(tài)序表187圖5-4-12例7-1置9法邏輯圖(a)8421BCD碼接法;(b)5421BCD碼接法圖5-4-12例7-1置9法邏輯圖188

【例5-4-2】用74161實(shí)現(xiàn)模7計(jì)數(shù)器。解:74161有異步清0和同步置數(shù)功能,因此可以采用異步清0法和同步置數(shù)法實(shí)現(xiàn)任意模值計(jì)數(shù)器。采用異步清0法和74LS90相似,不同的是74161的異步清0端Cr是低電平有效,因此譯碼門應(yīng)采用與非門。模7計(jì)數(shù)器態(tài)序表見(jiàn)表5-4-11(a),邏輯圖見(jiàn)圖5-4-13(a)。置數(shù)法是通過(guò)控制同步置數(shù)端LD和預(yù)置輸入端DCBA來(lái)實(shí)現(xiàn)模M計(jì)數(shù)器。由于置數(shù)