計(jì)算機(jī)組成原理-期末總復(fù)習(xí)練習(xí)

計(jì)算機(jī)組成原理-期末總復(fù)習(xí)練習(xí)計(jì)算機(jī)組成原理-期末總復(fù)習(xí)練習(xí)計(jì)算機(jī)組成原理-期末總復(fù)習(xí)練習(xí)計(jì)算機(jī)組成原理-期末總復(fù)習(xí)練習(xí)編制僅供參考審核批準(zhǔn)生效日期地址：電話：傳真:郵編:計(jì)算機(jī)組成原理-期末總復(fù)習(xí)練習(xí) 一、選擇題（ c ）1、在下列四句話中，最能準(zhǔn)確反映計(jì)算機(jī)主要功能的是下面哪項(xiàng)。A．計(jì)算機(jī)可以存儲(chǔ)大量信息B．計(jì)算機(jī)能代替人的腦力勞動(dòng)C．計(jì)算機(jī)是一種信息處理機(jī)D．計(jì)算機(jī)可實(shí)現(xiàn)高速運(yùn)算（ c ）2、計(jì)算機(jī)硬件能直接執(zhí)行的只能是下面哪項(xiàng)。A．符號(hào)語(yǔ)言B．匯編語(yǔ)言C．機(jī)器語(yǔ)言D．機(jī)器語(yǔ)言和匯編語(yǔ)言（ c ）3、運(yùn)算器的核心部件是下面哪項(xiàng)。A．?dāng)?shù)據(jù)總線B．?dāng)?shù)據(jù)選擇器C．算術(shù)邏輯運(yùn)算部件D．累加寄存器（ c ）4、對(duì)于存儲(chǔ)器主要作用，下面哪項(xiàng)說(shuō)法正確。A．存放程序B．存放數(shù)據(jù)C．存放程序和數(shù)據(jù)D．存放微程序（ c ）5、至今為止，計(jì)算機(jī)中所含所有信息仍以二進(jìn)制方式表示，其原因是下面哪項(xiàng)。A．節(jié)約元件B．運(yùn)算速度快C．物理器件性能決定D．信息處理方便（ a ）6、CPU中有若干寄存器，其中存放存儲(chǔ)器中數(shù)據(jù)的寄存器是下面哪項(xiàng)。A．地址寄存器B．程序計(jì)數(shù)器C．?dāng)?shù)據(jù)寄存器D．指令寄存器（ d ）7、CPU中有若干寄存器，其中存放機(jī)器指令的寄存器是下面哪項(xiàng)。A．地址寄存器B．程序計(jì)數(shù)器C．指令寄存器D．?dāng)?shù)據(jù)寄存器（ c ）8、CPU中有若干寄存器，存放CPU將要執(zhí)行的下一條指令地址的寄存器是下面哪項(xiàng)。A．地址寄存器B．?dāng)?shù)據(jù)寄存器C．程序計(jì)數(shù)器D．指令寄存器（ c）9、CPU中程序狀態(tài)寄存器中的各個(gè)狀態(tài)標(biāo)志位是依據(jù)下面哪項(xiàng)來(lái)置位的。A．CPU已執(zhí)行的指令B．CPU將要執(zhí)行的指令C．算術(shù)邏輯部件上次的運(yùn)算結(jié)果D．累加器中的數(shù)據(jù)（ b ）10、為協(xié)調(diào)計(jì)算機(jī)各部件的工作，需要下面哪項(xiàng)來(lái)提供統(tǒng)一的時(shí)鐘。A．總線緩沖器B．時(shí)鐘發(fā)生器C．總線控制器D．操作命令發(fā)生器（ c ）11、下列各種數(shù)制的數(shù)中最小的數(shù)是下面哪項(xiàng)。A．(101001)2B．(52)8C．（101001）BCD（ d ）12、下列各種數(shù)制的數(shù)中最大的數(shù)是下面哪項(xiàng)。A．(1001011)2B．75C．(112)8D．(4F)（ b ）13、將十進(jìn)制數(shù)15/2表示成二進(jìn)制浮點(diǎn)規(guī)格化數(shù)（階符1位，階碼2位，數(shù)符1位，尾數(shù)4位）是下面哪項(xiàng)。A．01101110B．01101111C．01111111D．11111111（ a ）14、能發(fā)現(xiàn)兩位錯(cuò)誤并能糾正一位錯(cuò)的編碼是下面哪種編碼。A．海明碼B．CRC碼C．偶校驗(yàn)碼D．奇校驗(yàn)碼（）15、假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是下面哪項(xiàng)。A．11001011B．11010110C．11000001D．11001001（ c ）16、下列存儲(chǔ)器中，速度最慢的是下面哪項(xiàng)。A．半導(dǎo)體存儲(chǔ)器B．光盤(pán)存儲(chǔ)器C．磁帶存儲(chǔ)器D．硬盤(pán)存儲(chǔ)器（ c ）17、某一SRAM芯片，容量為16K×1位，則其地址線條數(shù)下面哪項(xiàng)正確。A．18根B．16K根C．14根D．22根（ b ）18、下列部件（設(shè)備）中，存取速度最快的是下面哪項(xiàng)。A．光盤(pán)存儲(chǔ)器B．CPU的寄存器C．軟盤(pán)存儲(chǔ)器D．硬盤(pán)存儲(chǔ)器（ a ）19、在主存和CPU之間增加Cache的目的是下面哪項(xiàng)。A．解決CPU和主存之間的速度匹配B．增加CPU中通用寄存器的數(shù)量C．代替CPU中的寄存器工作D．?dāng)U大主存的容量（ d ）20、計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)存儲(chǔ)體系的目的是下面哪項(xiàng)。A．便于讀寫(xiě)數(shù)據(jù)B．減小機(jī)箱的體積C．便于系統(tǒng)升級(jí)D．解決存儲(chǔ)容量、價(jià)格與存取速度間的矛盾（ a ）21、某SRAM芯片，其容量為1K×8位，加上電源端和接地端后，該芯片的引出線的最少數(shù)目下面哪項(xiàng)正確。A．20B．24C．50D．30（ a）22、常用的虛擬存儲(chǔ)器由兩級(jí)存儲(chǔ)器組成，下面哪項(xiàng)說(shuō)法正確。A．主存—輔存B．快存—主存C．快存—輔存D．通用寄存器—主存（ b）23、在Cache的地址映射中，若主存中的任意一塊均可映射到Cache內(nèi)的任意一快的位置上，下面哪項(xiàng)符合這種特點(diǎn)。A．直接映射B．全相聯(lián)映射C．組相聯(lián)映射D．混合映射（ b）24、指令系統(tǒng)中采用不同尋址方式的目的主要是下面哪項(xiàng)。A.實(shí)現(xiàn)程序控制和快速查找存儲(chǔ)器地址B.縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性C.可以直接訪問(wèn)主存和外存D.降低指令譯碼難度（ d ）25、CPU組成中不包括下面哪項(xiàng)。A．指令寄存器B．地址寄存器C．指令譯碼器D．地址譯碼器（ c ）26、程序計(jì)數(shù)器PC在下面哪項(xiàng)部件中。A．運(yùn)算器B．存儲(chǔ)器C．控制器D．I/O接口（ b）27、CPU內(nèi)通用寄存器的位數(shù)取決于下面哪項(xiàng)。A．存儲(chǔ)器容量B．機(jī)器字長(zhǎng)C．指令的長(zhǎng)度D．CPU的管腳數(shù)（ b ）28、以硬件邏輯電路方式構(gòu)成的控制器又稱為下面哪個(gè)名稱。A．存儲(chǔ)邏輯型控制器B．組合邏輯型控制器C．微程序控制器D．運(yùn)算器（ c ）29、直接轉(zhuǎn)移指令的功能是將指令中的地址代碼送入下面哪個(gè)部件中。A．累加器B．地址寄存器C．PC寄存器D．存儲(chǔ)器（ b ）30、狀態(tài)寄存器用來(lái)存放下面哪些內(nèi)容。A．算術(shù)運(yùn)算結(jié)果B．算術(shù)、邏輯運(yùn)算及測(cè)試指令的結(jié)果狀態(tài)C．運(yùn)算類型D．邏輯運(yùn)算結(jié)果（ d ）31、微程序放在下面哪個(gè)部件中。A．指令寄存器B．RAMC．內(nèi)存D．控制存儲(chǔ)器（ b ）32、微程序控制器中,機(jī)器指令與微指令的關(guān)系下面哪項(xiàng)說(shuō)法正確。A.每一條機(jī)器指令由一條微指令執(zhí)行B．一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行C.每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行D.一條微指令由若干條機(jī)器指令組成（ b ）33、異步控制常作為下面哪項(xiàng)的主要控制方式。A.微型機(jī)的CPU控制中B.單總線計(jì)算機(jī)結(jié)構(gòu)計(jì)算機(jī)中訪問(wèn)主存和外部設(shè)備時(shí)C．組合邏輯的CPU控制中D.微程序控制器中（ d ）34、在顯示器的技術(shù)指標(biāo)中，數(shù)據(jù)640×480，1024×768等表示下面哪項(xiàng)特征。A．顯示器屏幕的大小B．顯示器顯示字符的最大行數(shù)和列數(shù)C．顯示器的顏色指標(biāo)D．顯示器的分辯率（ b ）35、主機(jī)、外設(shè)不能并行工作的方式是下面哪項(xiàng)。A．中斷方式B．程序查詢方式C．通道方式D．DMA方式（ b ）36、在I/O單獨(dú)（獨(dú)立）編址下，下面的說(shuō)法哪項(xiàng)正確。A．一個(gè)具體地址只能對(duì)應(yīng)輸入輸出設(shè)備B．一個(gè)具體地址既可對(duì)應(yīng)輸入輸出設(shè)備，也可對(duì)應(yīng)內(nèi)存單元C．一個(gè)具體地址只能對(duì)應(yīng)內(nèi)存單元D．只對(duì)應(yīng)內(nèi)存單元或只對(duì)應(yīng)I/O設(shè)備（ d ）37、禁止中斷的功能可由下面哪項(xiàng)來(lái)完成。A．中斷觸發(fā)器B．中斷禁止觸發(fā)器C．中斷屏蔽觸發(fā)器D．中斷允許觸發(fā)器（ c ）38、在微機(jī)系統(tǒng)中，主機(jī)與高速硬盤(pán)進(jìn)行數(shù)據(jù)交換一般用下面哪種方式。A．程序中斷控制B．程序直接控制C．DMA方式D．通道方式（ c ）39、常用于大型計(jì)算機(jī)的控制方式是下面哪項(xiàng)。A．程序中斷控制B．程序直接控制C．通道方式D．DMA方式（ c ）40、有關(guān)中斷的論述不正確的是下面哪項(xiàng)。A．可實(shí)現(xiàn)多道程序、分時(shí)操作、實(shí)時(shí)操作B．對(duì)硬盤(pán)采用中斷可能引起數(shù)據(jù)丟失C．CPU和I/O設(shè)備可并行工作，但設(shè)備間不可并行工作D．計(jì)算機(jī)的中斷源可來(lái)自主機(jī)，也可來(lái)自外設(shè)（ c ）41、DMA方式數(shù)據(jù)的傳送是以下面哪項(xiàng)為單位進(jìn)行的。A．字節(jié)B．字C．?dāng)?shù)據(jù)塊D．位（ a）42、DMA方式在哪兩個(gè)設(shè)備之間建立的直接數(shù)據(jù)通路。A．主存與外設(shè)B．CPU與外設(shè)C．外設(shè)與外設(shè)D．CPU與主存（ b ）43、信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞绞窍旅婺姆N傳輸方式。A．并行傳輸B．串行傳輸C．并串行傳輸D．分時(shí)傳輸（ b）44、在哪種總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)中，外設(shè)地址可以主存儲(chǔ)器單元統(tǒng)一編址。A．三總線B．單總線C．雙總線D．以上三種都可以（ d ）45、系統(tǒng)總線中地址線的功能，下面哪項(xiàng)說(shuō)法正確。A．用于選擇主存單元地址B．用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C．用于選擇外存地址D．用于指定主存和I/O設(shè)備接口電路的地址（a）46、有一個(gè)CRT的分辨率是1024×768像素，顏色數(shù)為256色，則刷新存儲(chǔ)器的容量是下面哪項(xiàng)。A．768KBB．512KBC．256KBD．2MB（a）47、十進(jìn)制數(shù)5的單精度浮點(diǎn)數(shù)IEEE754代碼是下面哪項(xiàng)。A．01000000101000000000000000000000B．11000000101000000000000000000000C．01100000101000000000000000000000D．11000000101000000000000000000000例3:求十進(jìn)制數(shù)-5的單精度浮點(diǎn)數(shù)IEEE754代碼。解:-5=-101B=-1.01×22,階碼E=127+2=129=10000001BIEEE754代碼是11000000101000000000000000000000例4:求十進(jìn)制數(shù)0.15625的單精度浮點(diǎn)數(shù)IEEE754代碼。解:-0.15625=-1.01×2-3,階碼E=127-3=124=01111100BIEEE754代碼是10111110001000000000000000000000（a）48、在微機(jī)系統(tǒng)中，外設(shè)通過(guò)下面哪項(xiàng)與主板的系統(tǒng)總線相連接。A．適配器B．設(shè)備控制器C．計(jì)數(shù)器D．寄存器二、填空題1、計(jì)算機(jī)的硬件包括運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五部分。2、總線一般可分為三類，它們分別是地址總線、數(shù)據(jù)總線和控制總線。3、將二進(jìn)制數(shù)01100100轉(zhuǎn)換成十進(jìn)制數(shù)是100，轉(zhuǎn)換成八進(jìn)制數(shù)是144，轉(zhuǎn)換成十六進(jìn)制數(shù)是64H。4、在一個(gè)8位的機(jī)器系統(tǒng)中，補(bǔ)碼表示數(shù)的范圍從-128到+127。5、CPU能直接訪問(wèn)主存和Cache，但不能訪問(wèn)外存和I/O設(shè)備。6、Cache的映射方式有直接映像、全相聯(lián)映像和組相聯(lián)映像三種。其中組相聯(lián)映像方式，適度地兼顧了前兩者的優(yōu)點(diǎn)又盡量避免其缺點(diǎn)，比較理想。7、磁盤(pán)的尋址信息格式由驅(qū)動(dòng)器號(hào)、盤(pán)面號(hào)、磁道號(hào)、扇區(qū)號(hào)四部分組成。8、目前的CPU包括運(yùn)算器，控制器和CACHE（一級(jí)）。9、在程序執(zhí)行過(guò)程中，控制器控制計(jì)算機(jī)的運(yùn)行總是處于取指令、分析指令和執(zhí)行指令的循環(huán)之中。10、微程序入口地址是譯碼器根據(jù)指令的操作碼產(chǎn)生的。11、微程序控制器的核心部件是控制存儲(chǔ)器，它一般用只讀存儲(chǔ)器構(gòu)成。12、微指令執(zhí)行時(shí)，產(chǎn)生后繼微地址的方法主要有計(jì)數(shù)器方式、斷定方式等。13、一條機(jī)器指令的執(zhí)行可與一段微指令構(gòu)成的微程序相對(duì)應(yīng)，微指令可由一系列微命令組成。14、保存當(dāng)前棧頂?shù)刂返募拇嫫鹘袟ｍ斨羔楽P。15、實(shí)現(xiàn)輸入輸出數(shù)據(jù)傳送方式分成三種：DMA方式、中斷方式和程序控制方式。16、計(jì)算機(jī)中各功能部件是通過(guò)總線連接的，它是各部件間進(jìn)行信息傳輸?shù)墓餐贰?7、計(jì)算機(jī)中總線的兩個(gè)主要特征是分時(shí)和共享。18、計(jì)數(shù)制中使用的數(shù)據(jù)個(gè)數(shù)被稱為基。19、在用補(bǔ)碼表示的機(jī)器數(shù)中，零的編碼是唯一的。20、信息的數(shù)字化編碼是指用0或1的二進(jìn)制編碼，并選用一定的組合規(guī)則來(lái)表示信息。21、一個(gè)定點(diǎn)數(shù)由符號(hào)位和數(shù)值域兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)據(jù)有和純小數(shù)和純整數(shù)兩種表示方法。22、移碼常用來(lái)表示浮點(diǎn)數(shù)的階碼部分，移碼和補(bǔ)碼比較，它們除符號(hào)位外，其他各位都相同。23、碼距的定義是編碼系統(tǒng)中任兩個(gè)合法碼之間的最少二進(jìn)制位數(shù)的差異。24、8421碼用二進(jìn)制求和時(shí)，當(dāng)和超過(guò)9時(shí)，需要做加6調(diào)整修正。25、有二進(jìn)制數(shù)D4D3D2D1，奇偶校驗(yàn)值用P表示，則奇校驗(yàn)為P=D4+D3+D2+D1，偶校驗(yàn)為P=D4+D3+D2+D1，奇偶校驗(yàn)只能檢測(cè)奇數(shù)個(gè)錯(cuò)，無(wú)法檢測(cè)偶數(shù)個(gè)錯(cuò)。26、在浮點(diǎn)加減法運(yùn)算中，當(dāng)運(yùn)算結(jié)果的尾數(shù)的絕對(duì)值大于1時(shí)，需要對(duì)結(jié)果進(jìn)行向右規(guī)格化，其操作是尾數(shù)右移一位，右邊補(bǔ)一個(gè)0，階碼減1，直到尾數(shù)絕對(duì)值>=0.5。27、閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性以及瞬時(shí)啟動(dòng)能力，為現(xiàn)有的存儲(chǔ)器體系結(jié)構(gòu)帶來(lái)巨大變化，因此作為固態(tài)盤(pán)用于便攜式電腦中。28、一個(gè)完整的磁盤(pán)存儲(chǔ)器由三部分組成，其中磁盤(pán)驅(qū)動(dòng)器又稱磁盤(pán)機(jī)或磁盤(pán)子系統(tǒng)，是獨(dú)立于主機(jī)的一個(gè)完整的設(shè)備，磁盤(pán)控制器是磁盤(pán)機(jī)與主機(jī)的接口部件，磁記錄介質(zhì)用于保存信息。29、CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器為指令寄存器IR，保存下一條指令地址的寄存器為程序計(jì)數(shù)器PC。30、沿磁盤(pán)半徑方向單位長(zhǎng)度上的磁道數(shù)稱為_(kāi)_道密度，而磁道單位長(zhǎng)度上能記錄的二進(jìn)制代碼位數(shù)稱為_(kāi)_位密度_。三、簡(jiǎn)答題1、試述浮點(diǎn)數(shù)規(guī)格化的目的和方法。答：浮點(diǎn)的規(guī)格化是為了使浮點(diǎn)數(shù)尾數(shù)的最高數(shù)值位為有效數(shù)位。當(dāng)尾數(shù)用補(bǔ)碼表示時(shí)，若符號(hào)位與小數(shù)點(diǎn)后的第一位不相等，則被定義為已規(guī)格化的數(shù)，否則便是非規(guī)格化數(shù)。通過(guò)規(guī)格化，可以保證運(yùn)算數(shù)據(jù)的精度。方法：進(jìn)行向左規(guī)格化，尾數(shù)左移一位，階碼減1，直到規(guī)格化完畢。2、簡(jiǎn)述循環(huán)冗余碼（CRC）的糾錯(cuò)原理。答：CRC碼是一種糾錯(cuò)能力較強(qiáng)的校驗(yàn)碼。在進(jìn)行校驗(yàn)時(shí)，先將被檢數(shù)據(jù)碼的多項(xiàng)式用生成多項(xiàng)式G（X）來(lái)除，若余數(shù)為0，說(shuō)明數(shù)據(jù)正確；若余數(shù)不為0，則說(shuō)明被檢數(shù)據(jù)有錯(cuò)。只要正確選擇多項(xiàng)式G（X），余數(shù)與CRC碼出錯(cuò)位位置的對(duì)應(yīng)關(guān)系是一定的，由此可以用余數(shù)作為判斷出錯(cuò)位置的依據(jù)而糾正出錯(cuò)的數(shù)據(jù)位。3、DRAM存儲(chǔ)器為什么要刷新有幾種刷新方式

DRAM存儲(chǔ)元是通過(guò)柵極電容存儲(chǔ)電荷來(lái)暫存信息。由于存儲(chǔ)的信息電荷終究是有泄漏的，電荷數(shù)又不能像SRAM存儲(chǔ)元那樣由電源經(jīng)負(fù)載管來(lái)補(bǔ)充，時(shí)間一長(zhǎng)，信息就會(huì)丟失。為此必須設(shè)法由外界按一定規(guī)律給柵極充電，按需要補(bǔ)給柵極電容的信息電荷，此過(guò)程叫“刷新”。①集中式---正常讀/寫(xiě)操作與刷新操作分開(kāi)進(jìn)行，刷新集中完成。②分散式---將一個(gè)存儲(chǔ)系統(tǒng)周期分成兩個(gè)時(shí)間片，分時(shí)進(jìn)行正常讀/寫(xiě)操作和刷新操作。③異步式---前兩種方式的結(jié)合，每隔一段時(shí)間刷新一次，保證在刷新周期內(nèi)對(duì)整個(gè)存儲(chǔ)器刷新一遍。4、CPU中有哪些主要寄存器？簡(jiǎn)述這些寄存器的功能。（1）指令寄存器（IR）：用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。

（2）程序計(jì)數(shù)器（PC）：用來(lái)確定下一條指令的地址。

（3）地址寄存器（AR）：用來(lái)保存當(dāng)前CPU所訪問(wèn)的內(nèi)存單元的地址。

（4）緩沖寄存器（DR）：

<1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。

<2>補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。

<3>在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。

（5）通用寄存器（AC）：當(dāng)運(yùn)算器的算術(shù)邏輯單元（ALU）執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。

（6）狀態(tài)條件寄存器：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。5、中斷處理過(guò)程包括哪些操作步驟？關(guān)閉中斷標(biāo)識(shí),重要數(shù)據(jù)入棧,處理中斷服務(wù)功能,數(shù)據(jù)出棧,恢復(fù)中斷標(biāo)識(shí),開(kāi)中斷.6、DMA方式和程序中斷方式比較有什么不同？DMA：采用內(nèi)在和外設(shè)直接數(shù)據(jù)交換的方式，只有當(dāng)有一段數(shù)據(jù)傳送時(shí)才會(huì)請(qǐng)求CPU中斷，減少了CPU的負(fù)擔(dān)。程序中斷：只適用于簡(jiǎn)單的少量外設(shè)的計(jì)算機(jī)系統(tǒng)，會(huì)耗費(fèi)大量的CPU時(shí)間，當(dāng)有大量中斷時(shí)容易導(dǎo)致數(shù)據(jù)的丟失。7、按照馮．諾依曼原理，現(xiàn)代計(jì)算機(jī)應(yīng)具備哪些功能？

答：按照馮．諾依曼原理，現(xiàn)代計(jì)算機(jī)應(yīng)具備以下5個(gè)功能：⑴輸入輸出功能：能把原始數(shù)據(jù)和解題步驟及中間結(jié)果接收下來(lái)（輸入），把計(jì)算結(jié)果與計(jì)算過(guò)程中出現(xiàn)的情況告訴（輸出）給用戶。⑵記憶功能：應(yīng)能“記住”原始數(shù)據(jù)、解題步驟及中間結(jié)果。⑶計(jì)算功能：應(yīng)能進(jìn)行一些最基本的運(yùn)算。這些基本運(yùn)算能組成人們所需要的復(fù)雜運(yùn)算。⑷判斷功能：計(jì)算機(jī)在進(jìn)行一步操作后，應(yīng)能從預(yù)先無(wú)法確定的幾種方案中選擇一種操作方案。⑸自我控制功能：計(jì)算機(jī)應(yīng)能保證程序執(zhí)行的正確性和各部件間的協(xié)調(diào)性。8、用二進(jìn)制數(shù)表示一個(gè)四位十進(jìn)制的整數(shù)最少需要幾位（不含符號(hào)位）。解：2X＝104，N＝4×1/㏒2＝14位。9、某機(jī)器字長(zhǎng)16位，浮點(diǎn)表示時(shí)，其中含1位階符、5位階碼、1位尾符、9位尾數(shù)，請(qǐng)寫(xiě)出它能表示的最大浮點(diǎn)數(shù)和最小浮點(diǎn)數(shù)。解：最大浮點(diǎn)數(shù)＝2+21×（1－2-9）最小浮點(diǎn)數(shù)＝－2+31×（1－2-9）。10、字符“F”的ASCII碼為46H，請(qǐng)寫(xiě)出它的奇校驗(yàn)碼和偶校驗(yàn)碼（假定校驗(yàn)位加在最高位）。解：字符“F”的ASCII碼為46H，奇校驗(yàn)碼為10110110（B6H），偶校驗(yàn)碼為00110110（36H）。11、試比較定點(diǎn)帶符號(hào)數(shù)在計(jì)算機(jī)內(nèi)的四種表示方法。答：帶符號(hào)數(shù)在計(jì)算機(jī)內(nèi)部的表示方法有原碼、反碼、補(bǔ)碼和移碼。原碼表示方法簡(jiǎn)單易懂，實(shí)現(xiàn)乘、除運(yùn)算簡(jiǎn)單，但用它實(shí)現(xiàn)加、減運(yùn)算比較復(fù)雜。補(bǔ)碼的特點(diǎn)是加、減法運(yùn)算規(guī)則簡(jiǎn)單，正負(fù)數(shù)的處理方法一致。反碼通常只用來(lái)計(jì)算補(bǔ)碼，由于用反碼運(yùn)算不方便，在計(jì)算機(jī)中沒(méi)得到實(shí)際應(yīng)用。移碼由于保持了數(shù)據(jù)原有的大小順序，便于進(jìn)行比較操作，常用于浮點(diǎn)數(shù)中的階碼，使用比較方便。12、在檢錯(cuò)碼中，奇偶校驗(yàn)法能否定位發(fā)生錯(cuò)誤的信息位是否具有糾錯(cuò)功能

答：⑴不能。⑵沒(méi)有。13、簡(jiǎn)述CPU的主要功能。CPU：包括運(yùn)算器和控制器?；竟δ転椋褐噶羁刂啤⒉僮骺刂?、時(shí)間控制、數(shù)據(jù)加工。

14、一個(gè)較完善的指令系統(tǒng)應(yīng)包括哪幾類？

數(shù)據(jù)傳送指令、算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、程序控制指令、輸入輸出指令、字符串指令、特權(quán)指令等。15、指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何從時(shí)間和空間上區(qū)分它們是指令還是數(shù)據(jù)。指令和數(shù)據(jù)分開(kāi)存放設(shè)置程序計(jì)數(shù)器PC，存放當(dāng)前指令所在的存儲(chǔ)單元。16、外圍設(shè)備的I/O控制方式分哪幾類各具什么特點(diǎn)（1）程序查詢方式：CPU的操作和外圍設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡(jiǎn)單

（2）程序中斷方式：一般適用于隨機(jī)出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即進(jìn)行，節(jié)省了CPU的時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。

（3）直接內(nèi)存訪問(wèn)（DMA）方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存訪問(wèn)時(shí)間的限制。需更多硬件，適用于內(nèi)存和高速外設(shè)之間大批交換數(shù)據(jù)的場(chǎng)合。

（4）通道方式：可以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高了CPU的工作效率。

（5）外圍處理機(jī)方式：通道方式的進(jìn)一步發(fā)展，基本上獨(dú)立于主機(jī)工作，結(jié)果更接近一般處理機(jī)。17、請(qǐng)說(shuō)明指令周期、機(jī)器周期、時(shí)鐘周期之間的關(guān)系。時(shí)鐘周期是最基本的時(shí)間單位一般是10ns機(jī)器周期是讀一條指令最少的時(shí)間一般是12倍的時(shí)鐘周期指令周期是讀出指令并且執(zhí)行指令的時(shí)間一般是幾個(gè)機(jī)器周期18、CPU響應(yīng)中斷應(yīng)具備哪些條件？

※允許中斷觸發(fā)器為“1”狀態(tài)；※CPU結(jié)束了一條指令的執(zhí)行過(guò)程；※新請(qǐng)求的中斷優(yōu)先級(jí)較高；19、比較水平微指令與垂直微指令的優(yōu)缺點(diǎn)。(1)水平型微指令并行操作能力強(qiáng)，效率高，靈活性強(qiáng)，垂直型微指令則較差。

(2)水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長(zhǎng)。

(3)由水平型微指令解釋指令的微程序，有微指令字較長(zhǎng)而微程序短的特點(diǎn)。垂直型微指令則相反。

(4)水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對(duì)來(lái)說(shuō)，比較容易掌握。四、綜合應(yīng)用題1、設(shè)有一個(gè)具有24位地址和8位字長(zhǎng)的存儲(chǔ)器，求：（1）該存儲(chǔ)器能存儲(chǔ)多少字節(jié)的信息？（2）若存儲(chǔ)器由4M×1位的RAM芯片組成，需要多少片？

（3）需要哪種譯碼器實(shí)現(xiàn)芯片選擇？解：⑴存儲(chǔ)單元數(shù)為224＝16M＝16777216，故能存儲(chǔ)16M字節(jié)的信息。⑵由于存儲(chǔ)容量為16MB（8位字長(zhǎng)），每4M字節(jié)需要4片（位并聯(lián)方式），故需芯片數(shù)為16/4×8＝32片。⑶若用32片組成一個(gè)16M（8位字長(zhǎng)），地址總線的低22位可直接連到芯片的A0-A21管腳，而地址總線的高2位（A22，A23）需要通過(guò)2：4線譯碼器進(jìn)行芯片選擇。存儲(chǔ)器組成方案為位并聯(lián)和地址串聯(lián)相結(jié)合的方式。存儲(chǔ)器24位地址（A23-A0），而單個(gè)芯片22位地址（A21-A0），32片，8個(gè)芯片一組，共4組。所以采用2：4譯碼器。組成方案為：地址串聯(lián)，位并聯(lián)。2、下圖表示使用頁(yè)表的虛實(shí)地址轉(zhuǎn)換條件，頁(yè)表存放在相聯(lián)存儲(chǔ)器中，其容量為8個(gè)存儲(chǔ)單元，求：頁(yè)號(hào)1231230324331542000152538000770128960007012866000044000015051648800000516485500003070000（1）當(dāng)CPU按虛擬地址1去訪問(wèn)主存時(shí)，主存的實(shí)地碼是多少？（2）當(dāng)CPU按虛擬地址2去訪問(wèn)主存時(shí)，主存的實(shí)地碼是多少？（3）當(dāng)CPU按虛擬地址3去訪問(wèn)主存時(shí)，主存的實(shí)地碼是多少？解：⑴用虛擬地址為1的頁(yè)號(hào)15作為頁(yè)表檢索項(xiàng)，查得頁(yè)號(hào)為15的頁(yè)在主存中的起始地址為80000，故將80000與虛擬地址中的頁(yè)內(nèi)地址碼0324相加，求得主存實(shí)地址碼為80324。⑵同理，主存實(shí)地址碼＝96000＋0128＝96128。⑶虛擬地址為3的頁(yè)號(hào)為48，查頁(yè)表時(shí)，發(fā)現(xiàn)此頁(yè)面沒(méi)在頁(yè)表中，此時(shí)操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去查頁(yè)表程序。如該頁(yè)面在主存中，則將該頁(yè)號(hào)及該頁(yè)在主存中的起始地址寫(xiě)入主存；如該頁(yè)面不在主存中，則操作系統(tǒng)要將該頁(yè)面從外存調(diào)入主存，然后將頁(yè)號(hào)及其主存中的起始地址寫(xiě)入頁(yè)表。3、某磁盤(pán)組有4個(gè)盤(pán)片，5個(gè)記錄面，每個(gè)記錄面的內(nèi)磁道直徑為22cm，外磁道直徑為33cm，最大位密度為1600b/cm，道密度為80道/cm，轉(zhuǎn)速7200轉(zhuǎn)速/分。⑴磁盤(pán)的總存儲(chǔ)容量（非格式化）

最內(nèi)圈磁道的容量=22*3.14*1600字節(jié)/道磁道數(shù)=（33-22）/2*80字節(jié)每面⑵最大數(shù)據(jù)傳輸率是多少？

解：⑴總?cè)萘浚矫棵嫒萘俊劣涗浢鏀?shù)每面容量＝某一磁道容量×磁道數(shù)某磁道容量＝磁道長(zhǎng)×本道位密度所以，最內(nèi)圈磁道的容量＝1600×22×3.14＝110528字節(jié)/道磁道數(shù)＝存儲(chǔ)器域長(zhǎng)×道密度＝（33—22）/2×80＝253616000字節(jié)⑵最大數(shù)據(jù)傳輸率＝轉(zhuǎn)速×某磁道容量＝7200/60×110528＝13263360字節(jié)/秒4、某磁盤(pán)存儲(chǔ)器的轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄面，每毫米5道，每道記錄信息為12288B,最小磁道直徑為230mm,共有275道.問(wèn)：(1) 磁盤(pán)存儲(chǔ)器的存儲(chǔ)容量是多少？(2) 最大位密度，最小位密度是多少？(3) 磁盤(pán)數(shù)據(jù)傳輸率是多少？(4) 平均等待時(shí)間是多少？解：⑴磁盤(pán)存儲(chǔ)器的存儲(chǔ)容量=4×275×12288=13516800字節(jié)⑵因?yàn)樽钚“霃絉1=230/2=115，最小磁道長(zhǎng)度為2πR1=2×3.14159×115=7所以最高位密度=12288/722.57=17字節(jié)又因?yàn)樽畲蟀霃絉2=R1+275/5=115+55=170最大磁道長(zhǎng)度為2πR2=2×3.14159×170=1068所以最低位密度=12288/1068=11.5字節(jié)⑶磁盤(pán)數(shù)據(jù)傳輸率c=r×Nr=3000/60=50轉(zhuǎn)/秒；N=12288字節(jié)/道所以c=50×12288=614400字節(jié)。⑷平均等待時(shí)間=旋轉(zhuǎn)一圈時(shí)間的一半=1/（2×r）=1/(2×50)=10ms5、有一個(gè)16K×16位的存儲(chǔ)器，由1K×4位的DRAM芯片構(gòu)成（芯片是64×64結(jié)構(gòu)）問(wèn)：（1）共需要多少RAM芯片？（2）畫(huà)出存儲(chǔ)體的組成框圖。（3）采用異步刷新方式，如單元刷新間隔不超過(guò)２ms，則刷新信號(hào)周期是多少？解：（1）存儲(chǔ)器的總?cè)萘繛?6K×16位=256K位，用DRAM芯片為1K×4位=4K位，故芯片總數(shù)為：256K位/4K位=64片（2）由于存儲(chǔ)單元數(shù)為16K，故地址長(zhǎng)度為14位（設(shè)A13~A0）。芯片單元數(shù)為1K則占用地址長(zhǎng)度為10位（A9~A0）。每一組16位（4片），共16組，組與組間譯碼采用4：16譯碼。組成框圖如圖所示。(3)采用異步刷方式，在2ms時(shí)間內(nèi)分散地把芯片64行刷新一遍，故刷新信號(hào)的時(shí)間間隔為2ms/64=31.25μs，即可取刷新信號(hào)周期為30μs。7、CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，問(wèn)：（1）cache/主存系統(tǒng)的效率是多少；（2）平均訪問(wèn)時(shí)間是多少；解：h=Nc/(Nc+Nm)=1900/(1900+100)=0.95r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3%ta=tc/e=50ns/0.833=60ns8、某計(jì)算機(jī)系統(tǒng)的內(nèi)存由Cache和主存構(gòu)成，Cache的存取周期為45ns，主存的存取周期為200ns。已知在一段給定的時(shí)間內(nèi)，CPU共訪問(wèn)內(nèi)存4500次，其中340次訪問(wèn)主存，求：（1）Cache的命中率是多少？（2）CPU訪問(wèn)內(nèi)存的平均訪問(wèn)時(shí)間是多少？（3）Cache/主存系統(tǒng)的效率是多少？

解：⑴命中率H＝（4500－340）/4500＝0.92。⑵CPU訪存的平均時(shí)間T＝0.92×45＋(1－0.92)×200＝57.4ns⑶cache-主存系統(tǒng)的效率e＝45/57.4=78℅9、已知cache/主存系統(tǒng)效率為85%，平均訪問(wèn)時(shí)間為60ns，cache比主存快4倍，求主存存儲(chǔ)器周期是多少？cache命中率是多少？因?yàn)門(mén)a=Tc/e

所以Tc=Ta×e=60×0.85=51ns(cache存取周期)；

r=4,

Tm=Tc×r=510×4=204ns(主存存取周期)；

因?yàn)閑=1/[r+(1-r)H]

所以H=2.4/2.55=0.94；15、已知cache命中率Ｈ＝0.98，主存比cache慢４倍，已知主存存取周期為200ns，求cahce／主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間?！遰=tm/tc=4

∴tc=tm/4=50ns

e=1/[r+(1-r)h]=1/[4+(1-4)×0.98]

ta=tc/e=tc×[4-3×0.98]=50×1.06=53ns。10、用異步方式傳送ASCII碼，數(shù)據(jù)格式為：數(shù)據(jù)位8位、奇校驗(yàn)位1位、停止位1位。當(dāng)波特率為4800b/s時(shí)，每個(gè)字符傳送的速率是多少每個(gè)數(shù)據(jù)位的時(shí)間長(zhǎng)度是多少數(shù)據(jù)位的傳送速率又是多少解：每個(gè)字符包含10位，因此字符傳送速率為：4800÷10＝480字符/s每個(gè)數(shù)據(jù)位長(zhǎng)度T＝1÷4800≈0.208ms數(shù)據(jù)位傳輸速率為8×480＝3840位/秒。11、假定某外設(shè)向CPU傳送信息最高頻率為40K次/秒，而相應(yīng)中斷處理程序的執(zhí)行時(shí)間為40μS，問(wèn)該外設(shè)能否用中斷方式工作？

解：外設(shè)傳送一個(gè)數(shù)據(jù)的時(shí)間＝1/40×＝25μS，所以請(qǐng)求中斷的周期為25μS，而相應(yīng)中斷處理程序的執(zhí)行時(shí)間為40μS，這樣會(huì)丟失數(shù)據(jù)，故不能采用中斷方式。12、在一個(gè)16位的總線中，若時(shí)鐘頻率為100MHz，總線數(shù)據(jù)周期為5個(gè)時(shí)鐘周期傳輸一個(gè)字。試計(jì)算總線的數(shù)據(jù)傳輸率。解：時(shí)鐘頻率為100MHz，所以5個(gè)時(shí)鐘周期＝5×10ns＝50ns數(shù)據(jù)傳輸率＝16bit/0.5ns＝40×106字節(jié)/秒13、⑴某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，若一個(gè)總線周期等于一個(gè)時(shí)鐘周期，總線頻率為33MHz，問(wèn)總線帶寬是多少？

⑵若一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘提高為66MHz，問(wèn)總線帶寬是多少？

⑶分析影響帶寬的有哪些因素？

解：⑴設(shè)帶寬用Dr表示，總線時(shí)鐘周期用T＝1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得Dr＝D/T＝D×f＝4B×33×106/S＝132MB/S⑵因?yàn)?4位＝8B，所以Dr＝D/T＝D×f＝8B×66×106/S＝528MB/S⑶總線帶寬是總線能提供的數(shù)據(jù)傳送速率，通常用每秒傳送信息的字節(jié)數(shù)（或位數(shù)）來(lái)表示。影響總線帶寬的主要因素有：總線寬度、傳送距離、總線發(fā)送和接收電路工作頻率限制及數(shù)據(jù)傳送形式。14、在異步串行傳輸系統(tǒng)中，若每秒可傳輸20個(gè)數(shù)據(jù)幀，一個(gè)數(shù)據(jù)幀包含1個(gè)起始位、7個(gè)數(shù)據(jù)位、一個(gè)奇校驗(yàn)位和1個(gè)結(jié)束位。試計(jì)算其波特率和比特率。解：波特率＝（1+7+1+1）×20＝200b/s，比特率＝20×7＝140b/s。16、設(shè)有兩個(gè)十進(jìn)制數(shù)：x=-0.875×21，y=0.625×22。將x，y的尾數(shù)轉(zhuǎn)換為二進(jìn)制補(bǔ)碼形式。設(shè)階碼2位，階符1位，數(shù)符1位，尾數(shù)3位。通過(guò)補(bǔ)碼運(yùn)算規(guī)則求出z=x-y的二進(jìn)制浮點(diǎn)規(guī)格化結(jié)果。答:(1)設(shè)S1為X的尾數(shù),S2為Y的尾數(shù),

則S1=(-0.875)10=(-0.111)2,[S1]補(bǔ)=1.001,

S2=(0.625)10=(+0.101)2,[S2]補(bǔ)=0.101.

(2)

對(duì)階:

設(shè)X的階碼為JX,Y的階碼為JY,JX=(+01)2,JY=(+10)2,

JX-JY=(-01)2,小階的尾數(shù)S1右移一位S1=(-0.0111)2,JX階碼加1,則JX=(10)2=JY,S1經(jīng)舍入后,S1=(-0.100)2,

對(duì)階完畢.X的補(bǔ)碼浮點(diǎn)格式:0101100,Y的補(bǔ)碼浮點(diǎn)格式:0100101.

尾數(shù)相減:

[S1]補(bǔ)=11.100,[-S2]補(bǔ)=11.011,[S1-S2]補(bǔ)=[S1]補(bǔ)+[-S2]補(bǔ)=10.111,尾數(shù)求和絕對(duì)值大于1,尾數(shù)右移一位,最低有效位舍掉,階碼加1,

則[S1-S2]補(bǔ)=11.011(規(guī)格化數(shù)),JZ=11

規(guī)格化結(jié)果:011101117、設(shè)機(jī)器字長(zhǎng)16位，主存容量128K字節(jié)，指令字長(zhǎng)度16位或32位，共78條指令，設(shè)計(jì)計(jì)算機(jī)指令格式，要求有直接，立即數(shù)，相對(duì)，變址四種尋址方式。參考此例：某計(jì)算機(jī)字長(zhǎng)為16位，主存容量為64K字，采用單字長(zhǎng)單地址指令，共有40條指令。試采用直接、立即、變址、相對(duì)四種尋址方式設(shè)計(jì)指令格式。答：根據(jù)題意，40種指令至少需6位OP；四種尋址方式至少需用2位表示；主存為640K，則地址需要20位，而機(jī)器字長(zhǎng)為16位，所以只能用分段方式來(lái)實(shí)現(xiàn)，設(shè)段寄存器為16位，作為段內(nèi)地址的位移量可以在指令指定的寄存器中，可設(shè)計(jì)如下格式：15109870OPX(2)D(8)X=00直接尋址方式E=DX=01立即尋址方式X=10變址尋址方式E=（R）+DX=11相對(duì)尋址方式E=（PC）+D18、有一臺(tái)磁盤(pán)機(jī)，其平均尋道時(shí)間為30ms,平均旋轉(zhuǎn)等待時(shí)間為10ms,數(shù)據(jù)傳輸率為500B/ms,磁盤(pán)機(jī)口存放著1000件，每件3000B的數(shù)據(jù)，現(xiàn)欲把一件件數(shù)據(jù)取走，更新后再放回原地，假設(shè)一次取出或?qū)懭胨钑r(shí)間為：平均尋道時(shí)間+平均等待時(shí)間+數(shù)據(jù)傳送時(shí)間，另外使用CPU更新信息所需的時(shí)間為4ms,并且更新時(shí)間因輸入輸出操作不相重疊，試問(wèn)：（1） 更新磁盤(pán)上全部數(shù)據(jù)需多少時(shí)間？（2） 若磁盤(pán)機(jī)旋轉(zhuǎn)速度和數(shù)據(jù)傳輸率都提高一倍，更新全部數(shù)據(jù)需多少時(shí)間？參考此例：14．有一臺(tái)磁盤(pán)機(jī)，其平均尋道時(shí)間為了30ms,平均旋轉(zhuǎn)等待時(shí)間為120ms，數(shù)據(jù)傳輸速率為500B/ms，磁盤(pán)機(jī)上存放著1000件每件3000B的數(shù)據(jù)?，F(xiàn)欲把一件數(shù)據(jù)取走，更新后在放回原地，假設(shè)一次取出或?qū)懭胨钑r(shí)間為：

平均尋道時(shí)間+平均等待時(shí)間+數(shù)據(jù)傳送時(shí)間

另外，使用CPU更新信息所需時(shí)間為4ms,并且更新時(shí)間同輸入輸出操作不相重疊。

試問(wèn)：

（1）盤(pán)上全部數(shù)據(jù)需要多少時(shí)間？

（2）若磁盤(pán)及旋轉(zhuǎn)速度和數(shù)據(jù)傳輸率都提高一倍，更新全部數(shù)據(jù)需要多少間？

解：（1）磁盤(pán)上總數(shù)據(jù)量=1000×3000B=3000000B

讀出全部數(shù)據(jù)所需時(shí)間為3000000B÷500B/ms=6000ms

重新寫(xiě)入全部數(shù)據(jù)所需時(shí)間=6000ms

所以，更新磁盤(pán)上全部數(shù)據(jù)所需的時(shí)間為：

2×（平均找道時(shí)間+平均等待時(shí)間+數(shù)據(jù)傳送時(shí)間）+CPU更新時(shí)間

=2（30+120+6000）ms+4ms=12304ms

(2)磁盤(pán)機(jī)旋轉(zhuǎn)速度提高一倍后，平均等待時(shí)間為60ms；

數(shù)據(jù)傳輸率提高一倍后，數(shù)據(jù)傳送時(shí)間變?yōu)椋?/p>

3000000B÷1000B/ms=3000ms

更新全部數(shù)據(jù)所需時(shí)間為：

2×（30+60+3000）ms+4ms=6184ms19、現(xiàn)有一64K×2位的存儲(chǔ)器芯片，欲設(shè)計(jì)具有同樣存儲(chǔ)容量的存儲(chǔ)器,應(yīng)如何安排地址線和數(shù)據(jù)線引腳的數(shù)目，使兩者之和最小。并說(shuō)明有幾種解答。設(shè)地址線x根，數(shù)據(jù)線y根，則2x·y=64K×2若y=1x=17y=2x=16y=4x=15y=8x=14因此，當(dāng)數(shù)據(jù)線為1或2時(shí)，引腳之和為18故：共有2種解答一、基本概念指令周期，CPU周期（機(jī)器周期），存儲(chǔ)周期，刷新周期，流水線周期，流水線加速比，相聯(lián)存儲(chǔ)器，cache存儲(chǔ)器，cache的三種映射方式，控制存儲(chǔ)器，虛擬存貯器，存儲(chǔ)器三級(jí)結(jié)構(gòu)，動(dòng)態(tài)SRAM特點(diǎn)，靜態(tài)SRAM特點(diǎn)，微程序控制器及組成，硬布線控制器，微指令格式，微指令的編碼方式，指令流水線，算術(shù)流水線，并行處理技術(shù)，流水線中的主要問(wèn)題，輸入/輸出的信息交換方式，程序中斷，補(bǔ)碼運(yùn)算的溢出判斷（雙符號(hào)法與單符號(hào)法），n位機(jī)器數(shù)（原碼、反碼、補(bǔ)碼、移碼）表示的范圍，先行進(jìn)位，串行進(jìn)位，矩陣乘法器、矩陣除法器、規(guī)格化小數(shù)標(biāo)準(zhǔn)，浮點(diǎn)數(shù)的表示方法，指令尋址方式，操作數(shù)尋址方式，總線的特性。二、選擇題練習(xí)1、若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是______。A.階符與數(shù)符相同為規(guī)格化數(shù)B.階符與數(shù)符相異為規(guī)格化數(shù)C.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)2、16位字長(zhǎng)的定點(diǎn)數(shù)，采用2的補(bǔ)碼形式表示時(shí),所能表示的整數(shù)范圍是______。A.-215~+（215-1）B.-（215–1）~+（215–1）C.-（215+1）~+215D.-215~+215容量是128M*32的內(nèi)存，若以字節(jié)編址，至少需要______根地址線。A.16B.29C.27D.4、某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是____。A、0~64KB、0~32KC、0~64KBD、0~32KB5、主存貯器和CPU之間增加cache的目的是______。A.擴(kuò)大主存貯器的容量B.解決CPU和主存之間的速度匹配問(wèn)題C.擴(kuò)大CPU中通用寄存器的數(shù)量D.既擴(kuò)大主存的容量，又?jǐn)U大CPU通用寄存器的數(shù)量6、以某個(gè)寄存器的內(nèi)容為操作數(shù)地址的尋址方式稱為_(kāi)_____尋址。A.直接B.間接C.寄存器直接D.寄存器間接在cache的映射方式中不需要替換策略的是______。A.全相聯(lián)映射方式B.直接映射方式C.組相聯(lián)映射方式在CPU中跟蹤指令后繼地址的寄存器是______。A主存地址寄存器B程序計(jì)數(shù)器C指令寄存器D狀態(tài)條件寄存器9、.微程序控制器中，機(jī)器指令與微指令的關(guān)系是______。A.每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B.每一條機(jī)器指令由一段微程序來(lái)解釋執(zhí)行C.每一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D.每一條微指令由機(jī)器指令來(lái)解釋執(zhí)行10、微程序控制存儲(chǔ)器容量為128X36位，測(cè)試條件有4個(gè)，微指令采用水平格式，則對(duì)應(yīng)的3個(gè)字段長(zhǎng)度分配是。A.控制字段29位，測(cè)試字段2位，微地址字段5位B.控制字段26位，測(cè)試字段4位，微地址字段6位C.控制字段25位，測(cè)試字段4位，微地址字段7位D.控制字段26位，測(cè)試字段2位，微地址字段8位SRAM芯片，存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_(kāi)_____。A64，16B16，64C64，8D16，16。12、四片74181ALU和一片74182CLA器件相配合，具有如下進(jìn)位傳送功能______。A.行波進(jìn)位B.組內(nèi)先行進(jìn)位，組間先行進(jìn)位C.組內(nèi)先行進(jìn)位，組間行波進(jìn)位D.組內(nèi)行波進(jìn)位，組間先行進(jìn)位13、以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是______。A.DRAMB.SRAMC.閃速存儲(chǔ)器D.EPROM14、相聯(lián)存儲(chǔ)器是按______進(jìn)行尋址的存儲(chǔ)器。A．地址指定方式B．堆棧存取方式C．內(nèi)容指定方式D。地址指定與堆棧存取方式結(jié)合15、操作控制器的功能是______。A.產(chǎn)生時(shí)序信號(hào)B.從主存取出一條指令C.完成指令操作的譯碼D.從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令以下四種類型指令中，執(zhí)行時(shí)間最長(zhǎng)的是______。A.RR型指令B.RS型指令CSS型指令D.程序控制指令17、在多級(jí)存儲(chǔ)體系中，“cache—主存”結(jié)構(gòu)的作用是解決______的問(wèn)題。A.主存容量不足B.主存與輔存速度不匹配C.輔存與CPU速度不匹配D.主存與CPU速度不匹配18、采用虛擬存貯器的主要目的是______。提高主存貯器的存取速度擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動(dòng)管理和調(diào)度提高外存貯器的存取速度擴(kuò)大外存貯器的存貯空間19、程序控制類指令的功能是______。A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D.改變程序執(zhí)行的順序由于CPU內(nèi)部的操作速度較快，而CPU訪問(wèn)一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用______來(lái)規(guī)定。A.主存中讀取一個(gè)指令字的最短時(shí)間B.主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間C.主存中寫(xiě)入一個(gè)數(shù)據(jù)字的平均時(shí)間D.主存中取一個(gè)數(shù)據(jù)字的平均時(shí)間21、某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)整數(shù)表示，則最大正整數(shù)是______。A.+（231-1）B.+（230-1）C.+231D.+23222、在定點(diǎn)運(yùn)算器中，無(wú)論采用雙符號(hào)位還是單符號(hào)位，必須有______，它一般用______來(lái)實(shí)現(xiàn)。A.譯碼電路與非門(mén)B.編碼電路或非門(mén)C.溢出判斷電路異或門(mén)D.移位電路與或非門(mén)23、雙端口存儲(chǔ)器所以能高速進(jìn)行讀寫(xiě)，是因?yàn)椴捎胈_____。A.高速芯片B.兩套相互獨(dú)立的讀寫(xiě)電路C.流水技術(shù)D.新型器件24、某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按字編址，它的尋址范圍是______。A.0-1MB.0-4MBC.0-4MD.0-1MB25、寄存器間接尋址方式中，操作數(shù)處在______。A.通用寄存器B.主存單元C.程序計(jì)數(shù)器D.堆棧26、存貯單元是指______。A.存放一個(gè)二進(jìn)制信息位的存貯元B.存放一個(gè)機(jī)器字的所有存貯元集合C.存放一個(gè)字節(jié)的所有存貯元集合D.存放兩個(gè)字節(jié)的所有存貯元集合計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64K，若按字編址，那么它的尋址范圍是______。A.0~64KB.0~32KC.0~64KBD.0~32KB對(duì)于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱為_(kāi)_____尋址。A.直接B.間接C.寄存器直接D.寄存器間接沒(méi)有外存貯器的計(jì)算機(jī)監(jiān)控程序可以存放在______。ARAMBROMCRAM和ROMDCPU定點(diǎn)二進(jìn)制運(yùn)算其中，減法運(yùn)算一般通過(guò)______來(lái)實(shí)現(xiàn)A原碼運(yùn)算的二進(jìn)制減法器B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C補(bǔ)碼運(yùn)算的十進(jìn)制加法器D補(bǔ)碼運(yùn)算的二進(jìn)制加法器在虛擬存貯器中，當(dāng)程序正在執(zhí)行時(shí)，由______完成地址映射。A程序員B編譯器C裝入程序D操作系統(tǒng)指令系統(tǒng)中采用不同尋址方式的目的主要是______。A實(shí)現(xiàn)存貯程序和程序控制B縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性C可以直接訪問(wèn)外存D提供擴(kuò)展操作碼的可能并降低指令譯碼難度用16位字長(zhǎng)（其中一位符號(hào)位）表示定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是______。A.0≤│N│≤1-2-（16+1）B.0≤│N│≤1-2-16C.0≤│N│≤1-2-（16-1）D.0≤│N│≤1運(yùn)算器雖有許多部件組成，但核心部件是______。A.數(shù)據(jù)總線B.算術(shù)邏輯運(yùn)算單元C.多路開(kāi)關(guān)D.累加寄存器35、為確定下一條微指令的地址，通常采用斷定方式，其基本思想是______。A.用程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址B.用微程序計(jì)數(shù)器μPC來(lái)產(chǎn)生后繼微指令地址C.通過(guò)微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址D.通過(guò)指令中指定一個(gè)專門(mén)字段來(lái)控制產(chǎn)生后繼微指令地址單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)以外，另一個(gè)數(shù)常需采用______。A.堆棧尋址方式B.立即尋址方式C.隱含尋址方式D.間接尋址方式37、某DRAM芯片，其存儲(chǔ)容量為512K×8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_(kāi)_____。A8，512B512，8C18，8D19，838、在機(jī)器數(shù)______中，零的表示是唯一的。A原碼B補(bǔ)碼C移碼D反碼39、微程序控制器中，機(jī)器指令與微指令的關(guān)系是______。A每一條機(jī)器指令由一條微指令來(lái)執(zhí)行；B每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行；C一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行；D一條微指令由若干條機(jī)器指令組成；40、32位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)小數(shù)是，所能表示的數(shù)值范圍是______。A[0，1–2-32]B[0，1–2-31]C[0，1–2-30]D[0，1]41、CPU中跟蹤指令后繼地址的寄存器是______。A主存地址寄存器B程序計(jì)數(shù)器C指令寄存器D狀態(tài)條件寄存器三、填空題練習(xí)1、真值為—1011011則它的原碼為，反碼為，補(bǔ)碼為，移碼為。微程序控制器主要由__，__和_____三大部分組成。流水線CPU存在的主要問(wèn)題是相關(guān)沖突，主要包括、、和4、Cache的地址映射方式有、和映射方式。5、128K*8的DRAM芯片內(nèi)部采用行列相等的雙譯碼結(jié)構(gòu)，則共有行和列，若單元刷新間隔不超過(guò)2mm，采用異步刷新方式，則刷新信號(hào)的間隔是μS。6、虛擬存貯器通常由主存和兩級(jí)存貯系統(tǒng)組成。為了在一臺(tái)特定的機(jī)器上執(zhí)行程序，必須把映射到這臺(tái)機(jī)器主存貯器的空間上，這個(gè)過(guò)程稱為地址映射。7、并行處理技術(shù)已經(jīng)成為計(jì)算機(jī)技術(shù)發(fā)展的主流。從原理上概括，主要有三種形式：并行、空間并行和。8、操作控制器依據(jù)信號(hào)、信號(hào)和信號(hào)來(lái)產(chǎn)生控制命令信號(hào)的。9、指令的尋指方式有尋指和尋指兩種。10、為了兼顧速度、容量和價(jià)格的要求，計(jì)算機(jī)存儲(chǔ)體系一般由、和組成三級(jí)存儲(chǔ)系統(tǒng)。11、硬布線控制器的基本思想是:某一微操作控制信號(hào)是______譯碼輸出,__信號(hào)和信號(hào)的邏輯函數(shù).CPU周期也稱為_(kāi)_____；一個(gè)CPU周期包含若干個(gè)______。任何一條指令的指令周期至少需要______個(gè)CPU周期。13、移碼表示法主要用于表示.______數(shù)的階碼，以利于比較兩個(gè)______的大小和.______操作。14、微程序設(shè)計(jì)技術(shù)是利用______方法設(shè)計(jì)______的一門(mén)技術(shù)。具有規(guī)整性、可維護(hù)性、______等一系列優(yōu)點(diǎn)。15、廣泛使用的______和______都是半導(dǎo)體隨機(jī)讀寫(xiě)存儲(chǔ)器。前者的速度比后者快，但______不如后者高。16、形成指令地址的方式，稱為_(kāi)_____方式，有______尋址和______尋址。17、CPU從______取出一條指令并執(zhí)行這條指令的時(shí)間和稱為_(kāi)_____。由于各種指令的操作功能不同，各種指令的指令周期是______。、個(gè)定點(diǎn)數(shù)由______和______兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有______和純整數(shù)之分。19、總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的______，是多個(gè)______部件之間進(jìn)行數(shù)據(jù)傳送的______通道20、主存與cache的地址映射有______、______、______三種方式。其中組相連方式適度地兼顧了前二者的優(yōu)點(diǎn)，又盡量避免其缺點(diǎn)，從靈活性、命中率、硬件投資來(lái)說(shuō)較為理想。21、并行處理技術(shù)已成為計(jì)算計(jì)技術(shù)發(fā)展的主流。它可貫穿于信息加工的各個(gè)步驟和階段。概括起來(lái)，主要有三種形式______并行；______并行；______并行。22、Cache是一種______存儲(chǔ)器，是為了解決CPU和主存之間______不匹配而采用的一項(xiàng)重要硬件技術(shù)?，F(xiàn)發(fā)展為多級(jí)cache體系，______分設(shè)體系。23、設(shè)D為指令中的形式地址，I為基址寄存器，PC為程序計(jì)數(shù)器。若有效地址E=（PC）+D，則為_(kāi)_____尋址方式；若E=（I）+D，則為_(kāi)_____；若為相對(duì)間接尋址方式，則有效地址為_(kāi)_____。24、在進(jìn)行浮點(diǎn)加減法運(yùn)算時(shí)，需要完成______、尾數(shù)求和、______、合入處理和______等步驟。25、動(dòng)態(tài)半導(dǎo)體存貯器的刷新一般有.______、______和______三種方式。26、CPU中至少有如下六類寄存器______寄存器，______計(jì)數(shù)器，______寄存器，通用寄存器，狀態(tài)條件寄存器，緩沖寄存器。27、CPU從______取出一條指令并執(zhí)行這條指令的時(shí)間和稱為_(kāi)_____。由于各種指令的操作功能不同，各種指令的時(shí)間和是不同的，但在流水線CPU中要力求做到______。28、在計(jì)算機(jī)系統(tǒng)中，CPU對(duì)外圍設(shè)備的管理處程序查詢方式、程序中斷方式外，還有______方式，______方式，和______方式。29、微程序控制器主要由______、______、______三大部分組成。30、CPU中，保存當(dāng)前正在執(zhí)行的指令的寄存器為_(kāi)_____，保存當(dāng)前正在執(zhí)行的指令的地址的寄存器為_(kāi)_____，保存CPU訪存地址的寄存器為_(kāi)_____。31、{（26）16∨（63）16}⊕（135）8的值是______。32、正數(shù)補(bǔ)碼算術(shù)移位時(shí)，符號(hào)位不變，空位補(bǔ)_____。負(fù)數(shù)補(bǔ)碼算術(shù)左移時(shí)，符號(hào)位不變，低位補(bǔ)______。負(fù)數(shù)補(bǔ)碼算術(shù)右移時(shí)，符號(hào)位不變，高位補(bǔ)______，低位舍去。33、行處理技術(shù)已經(jīng)成為計(jì)算機(jī)技術(shù)發(fā)展的主流。從原理上概括，主要有三種形式：______并行，______并行，______并行。四、計(jì)算練習(xí)[1]已知一個(gè)數(shù)的真值，原碼，反碼或補(bǔ)碼，寫(xiě)出其余的值及補(bǔ)碼的奇校驗(yàn)位。真值原碼反碼補(bǔ)碼補(bǔ)碼的奇校驗(yàn)位（一位）0.110011.011101.1110197/1281000000[2]已知一個(gè)數(shù)的真值，原碼，反碼，補(bǔ)碼或移碼，寫(xiě)出其余的值及補(bǔ)碼的偶校驗(yàn)位。真值原碼反碼移碼補(bǔ)碼補(bǔ)碼的偶校驗(yàn)位（一位）10111110011101116310101[3]用補(bǔ)碼陣列乘法計(jì)算X×Y[4]設(shè)階碼為4位，尾數(shù)為8位，均包括一位符號(hào)位，階碼和尾數(shù)都采用補(bǔ)碼表示；按機(jī)器浮點(diǎn)運(yùn)算方法計(jì)算1）x-y的浮點(diǎn)數(shù)的值。2）計(jì)算x+y的浮點(diǎn)數(shù)的值五、存儲(chǔ)器設(shè)計(jì)[1]有一個(gè)1024K×32位的存儲(chǔ)器，由128K×8位的DRAM芯片組成。問(wèn)：總共需要多少DRAM芯片？（2）此存儲(chǔ)體組成框圖。（3）采用異步刷新方式，如果單元刷新間隔不超過(guò)8mS，則刷新周期（一行）是多少？解：（1）需要(1024K/128K)×(32/8)=8(組)×4(片堆疊)=32(片)（2）存儲(chǔ)器組成框圖Y7(111)3-8譯碼Y7(111)3-8譯碼器。。。。。。。。。。。。A