計算機(jī)組成原理考研真題與解析

..20XX真題1.馮·諾依曼計算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲器中,CPU區(qū)分它們的依據(jù)是

A.指令操作碼的譯碼結(jié)果B.指令和數(shù)據(jù)的尋址方式

C.指令周期的不同階段D.指令和數(shù)據(jù)所在的存儲單元2.一個C語言程序在一臺32位機(jī)器上運(yùn)行。程序中定義了三個變量x,y和z,其中x和z為int型,y為short型。當(dāng)x=127,y=-9時,執(zhí)行賦值語句z=x+y后,x,y和z的值分別是

A.x=0000007FH,y=FFF9H,z=00000076H

B.x=0000007FH,y=FFF9H,z=FFFF0076H

C.x=0000007FH,y=FFF7H,z=FFFF0076H

D.x=0000007FH,y=FFF7H,z=00000076H3.浮點數(shù)加、減運(yùn)算過程一般包括對階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示,且位數(shù)分別為5和7位〔均含2位符號位。若有兩個數(shù)x=27*29/32,y=25*5/8,則用浮點加法計算x+y的最終結(jié)果是

A.001111100010B.001110100010發(fā)生溢出4.某計算機(jī)的Cache共有16塊,采用2路組相聯(lián)映射方式〔即每組2塊。每個主存塊大小為32字節(jié),按字節(jié)編址。主存129號單元所在主存塊應(yīng)裝入到的Cache組號是

A.0 B.1 C.4 D.65.某計算機(jī)主存容量為64KB,其中ROM區(qū)為4KB,其余為RAM區(qū),按字節(jié)編址。現(xiàn)要用2K×8位的ROM芯片和4K×4位的RAM芯片來設(shè)計該存儲器,則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是

A．1,15 B．2,15

C．1,30 D．2,306.某機(jī)器字長16位,主存按字節(jié)編址,轉(zhuǎn)移指令采用相對尋址,由兩個字節(jié)組成,第一字節(jié)為操作碼字段,第二字節(jié)為相對位移量字段。假定取指令時,每取一個字節(jié)PC自動加1。若某轉(zhuǎn)移指令所在主存地址為2000H,相對位移量字段的內(nèi)容為06H,則該轉(zhuǎn)移指令成功轉(zhuǎn)以后目標(biāo)地址是

A.2006H B.2007H C.2008H D.2009H7.下列關(guān)于RISC的敘述中,錯誤的是

A.RISC普遍采用微程序控制器

B.RISC大多數(shù)指令在一個時鐘周期內(nèi)完成

C.RISC的內(nèi)部通用寄存器數(shù)量相對CISC多

D.RISC的指令數(shù)、尋址方式和指令格式種類相對CISC少8.某計算機(jī)的指令流水線由四個功能段組成,指令流經(jīng)各功能段的時間〔忽略各功能段之間的緩存時間分別是90ns、80ns、70ns和60ns,則該計算機(jī)的CPU時鐘周期至少是

A.90ns B.80ns C.70ns D.60ns9.相對于微程序控制器,硬布線控制器的特點是

A.指令執(zhí)行速度慢,指令功能的修改和擴(kuò)展容易B.指令執(zhí)行速度慢,指令功能的修改和擴(kuò)展難

C.指令執(zhí)行速度快,指令功能的修改和擴(kuò)展容易

D.指令執(zhí)行速度快,指令功能的修改和擴(kuò)展難10.假設(shè)某系統(tǒng)總線在一個總線周期中并行傳輸4字節(jié)信息,一個總線周期占用2個時鐘周期,總線時鐘頻率為10MHz,則總線帶寬是

A.10MB/s B.20MB/sC.40MB/s D.80MB/s11.假設(shè)某計算機(jī)的存儲系統(tǒng)由Cache和主存組成。某程序執(zhí)行過程中訪存1000次,其中訪問Cache缺失〔未命中50次,則Cache的命中率是

A.5% B.9.5%C.50% D.95%12.下列選項中,能引起外部中斷的事件是

A.鍵盤輸入B.除數(shù)為0C.浮點運(yùn)算下溢D.訪存缺頁20XX真題1.下列選項中,能縮短程序執(zhí)行時間的措施是：Ⅰ.提高CPU時鐘頻率Ⅱ.優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)Ⅲ.對程序進(jìn)行編譯優(yōu)化

A.僅Ⅰ和Ⅱ B.僅Ⅰ和ⅢC.僅Ⅱ和Ⅲ D.Ⅰ、Ⅱ和Ⅲ2.假定有4個整數(shù)用8位補(bǔ)碼分別表示為r1=FEH,r2=F2H,r3=90H,r4=F8H。若將運(yùn)算結(jié)構(gòu)存放在一個8位寄存器中,則下列運(yùn)算中會發(fā)生溢出的是

A.r1×r2 B.r2×r3C.r1×r4 D.r2×r43.假定變量i、f和d的數(shù)據(jù)類型分別為int、float和double〔int用補(bǔ)碼表示,float和double分別用IEEE754單精度和雙精度浮點數(shù)格式表示,已知i=785,f=1.5678e3,d=1.5e100。若在32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式,則結(jié)果為"真"的是Ⅰ.i==〔int〔floatIⅡ.f==〔float〔intf

Ⅲ.f==〔float〔doublefⅣ.〔d+f-d==f

A.僅Ⅰ和Ⅱ B.僅Ⅰ和ⅢC.僅Ⅱ和Ⅲ D.僅Ⅲ和Ⅳ4.假定用若干個2K×4位的芯片組成一個8K×8位的存儲器,則地址0B1FH所在芯片的最小地址是

A.0000H B.0600HC.0700H D.0800H5.下列有關(guān)RAM和ROM的敘述中,正確的是Ⅰ.RAM是易失性存儲器,ROM是非易失性存儲器Ⅱ.RAM和ROM都采用隨機(jī)存取方式進(jìn)行信息訪問Ⅲ.RAM和ROM都可用作Cache

Ⅳ.RAM和ROM都需要進(jìn)行刷新A.僅Ⅰ和Ⅱ B.僅Ⅱ和Ⅲ

C.僅Ⅰ、Ⅱ和Ⅳ D.僅Ⅱ、Ⅲ和Ⅳ6.下列命中組合情況中,一次訪存過程中不可能發(fā)生的是

A.TLB未命中,Cache未命中,Page未命中

B.TLB未命中,Cache命中,Page命中

C.TLB命中,Cache未命中,Page命中

D.TLB命中,Cache命中,Page未命中7.下列寄存器中,匯編語言程序員可見的是

A.存儲器地址寄存器〔MARB.程序計數(shù)器〔PC

C.存儲器數(shù)據(jù)寄存器〔MDRD.指令寄存器〔IR8.下列選項中,不會引起指令流水線阻塞的是

A.數(shù)據(jù)旁路〔轉(zhuǎn)發(fā) B.數(shù)據(jù)相關(guān)

C.條件轉(zhuǎn)移 D.資源沖突9.下列選項中的英文縮寫均為總線規(guī)范的是

A.PCI、CRT、USB、EISA

B.ISA、CPI、VESA、EISA

C.ISA、SCSI、RAM、MIPS

D.ISA、EISA、PCI、PCI-Express10.單級中斷系統(tǒng)中,中斷服務(wù)程序內(nèi)的執(zhí)行順序是Ⅰ.保護(hù)現(xiàn)場Ⅱ.開中斷Ⅲ.關(guān)中斷Ⅳ.保存斷點Ⅴ.中斷事件處理Ⅵ.恢復(fù)現(xiàn)場Ⅶ.中斷返回

A.Ⅰ→Ⅴ→Ⅵ→Ⅱ→Ⅶ

B.Ⅲ→Ⅰ→Ⅴ→Ⅶ

C.Ⅲ→Ⅳ→Ⅴ→Ⅵ→Ⅶ

D.Ⅳ→Ⅰ→Ⅴ→Ⅵ→Ⅶ11.假定一臺計算機(jī)的顯示存儲器用DRAM芯片實現(xiàn),若要求顯示分辨率為1600×1200,顏色深度為24位,幀頻為85Hz,顯存總帶寬的50%用來刷新屏幕,則需要的顯存總帶寬至少約為

A.245Mbps B.979MbpsC.1958Mbps D.7834Mbps20XX計算機(jī)組成原理真題12．下列項中,描述浮點數(shù)操作速度指標(biāo)的是A．MIPS BCPI C．IPC DMFLOPS解答：D。MFLOPS表示每秒百萬次運(yùn)算。13float數(shù)據(jù)通常用IEEE754單度浮點數(shù)格式表示。若編譯器將float型變x配在一個32位點寄存器FR中,且x-25,FR1內(nèi)容是A．C1040000H ．C2420000H C．C184000H DC1C20000H解答：A。x的二進(jìn)制表示為-1000.01﹦-1.00001×211根據(jù)IEEE754規(guī)范隱藏最高位的"1",又E-127=3,所以E=130=10000010〔2數(shù)據(jù)存儲為1位數(shù)符+8位階碼〔含階符+23位尾數(shù)。故FR1內(nèi)容為1100000010000010000000000000000000即11000001000001000000000000000000,即C104000H14．下列類存儲器中,不采用隨機(jī)存取方式的是A．EPRM BCDROM C．DRAM DSRAM解答：B。光盤采用順序存取方式。15．某計算存儲器按字節(jié)編址主存地址空間大小為64MB用4M8位RAM芯片組32MB的主存儲器,則存儲器地址寄存器MAR的位數(shù)少是A．2位 B2位 C．5位 D26位解答：D。64MB的主存地址空間,故而MAR的尋址范圍是64M,故而是26位。而實際的主存的空間不能代表MAR的位數(shù)。16．偏移尋址通過將某個寄存器內(nèi)容與一個形式地址相加而生成有效地址。下列尋址方式中,不屬于偏移尋址方式的是A．間接尋址 B．基址尋址 C．相對尋址 D．變址尋址解答：A。間接尋址不需要寄存器,EA=<A>。基址尋址：EA=A+基址寄存器內(nèi)同；相對尋址：EA﹦A+PC內(nèi)容；變址尋址：EA﹦A+變址寄存器內(nèi)容。17．某機(jī)有一個標(biāo)志寄存器,其中有進(jìn)位/位標(biāo)志CF零標(biāo)志ZF符號標(biāo)志S和溢出標(biāo)志OF,條轉(zhuǎn)移指令bg〔無符號整數(shù)比較大于時轉(zhuǎn)移的轉(zhuǎn)移條件是解答：C。符號整數(shù)比較,如A>B則AB無進(jìn)/借位,也為0。故而和ZF均為0。18．下列給出的指令系統(tǒng)特點中,有利于實現(xiàn)指令流水線的是Ⅰ.指令格式規(guī)整且長度一致 Ⅱ．指令和數(shù)據(jù)按邊界對齊存放Ⅲ．只有Load/Store指令才能對操作數(shù)進(jìn)行存儲訪問A．僅Ⅰ、Ⅱ B．僅Ⅱ、Ⅲ C．僅Ⅰ、Ⅲ D．Ⅰ、Ⅱ、Ⅲ解答：D。指令定長、對齊、僅Load/Store指令訪存,以上三個都是RISC的特征。均能夠有效的簡化流水線的復(fù)雜度。19．假定不采用Cache和指令預(yù)取技術(shù),且機(jī)器處于"開中斷"狀態(tài),則在下列有關(guān)指令執(zhí)行的敘述中,錯誤的是A．每個指令周期中CPU都至少訪問內(nèi)存一次B．每個指令周期一定大于或等于一個CPU時鐘周期C．空操作指令的指令周期中任何寄存器的內(nèi)容都不會被改變D．當(dāng)前程序在每條指令執(zhí)行結(jié)束時都可能被外部中斷打斷20．在系統(tǒng)總線的數(shù)據(jù)線上,不可能傳輸?shù)氖茿．指令 B．操作數(shù)C．握手〔應(yīng)答信號 D．中斷類型號解答：C。握手〔應(yīng)答信號在通信總線上傳輸。21．某計算機(jī)有五級中斷L4～L0,中斷屏蔽字為M4M3M2M1M0,Mi=1〔0≤i≤4表示對Li級中斷進(jìn)行屏蔽。若中斷響應(yīng)優(yōu)先級從高到低的順序是L4→L0→L2→L1→L3,則L1的中斷處理程序中設(shè)置的中斷屏蔽字是A．11110 B．01101 C．00011 D．01010解答：D。高等級置0表示可被中斷,比該等級低的置1表示不可被中斷。22．某計算機(jī)處理器主頻為50MHz,采用定時查詢方式控制設(shè)備A的I/O,查詢程序運(yùn)行一次所用的時鐘周期數(shù)至少為500。在設(shè)備A工作期間,為保證數(shù)據(jù)不丟失,每秒需對其查詢至少200次,則CPU用于設(shè)備A的I/O的時間占整個CPU時間的百分比至少是A．0.02% B．0.05% C．0.20% D．0.50%解答：C。每秒200次查詢,每次500個周期,則每秒最少200×500﹦100000個周期,100000÷50M=0.20%。20XX計算機(jī)組成原理真題12．假定基準(zhǔn)程序A在某計算機(jī)上的運(yùn)行時間為100秒,其中90秒為CPU時間,其余為I/O時間。若CPU速度提高50%,I/O速度不變,則運(yùn)行基準(zhǔn)程序A所耗費的時間是A.55秒B.60秒C.65秒D.70秒13．假定編譯器規(guī)定int和short類型長度占32位和16位,執(zhí)行下列C語言語句unsignedshortx=65530。unsignedinty=x。得到y(tǒng)的機(jī)器數(shù)為A.00007FFAB.0000FFFAC.FFFF7FFAD.FFFFFFFA14．float類型〔即IEEE754單精度浮點數(shù)格式能表示的最大正整數(shù)是A.2126-2103B.2127-2104C.2127-2103D.2128-210415．某計算機(jī)存儲器按字節(jié)編址,采用小端方式存放數(shù)據(jù)。假定編譯器規(guī)定int和short型長度分別為32位和16位,并且數(shù)據(jù)按邊界對齊存儲。某C語言程序段如下：struct{inta。charb。shortc。}record。record.a=273。若record變量的首地址為0Xc008,則低至0Xc008中內(nèi)容及record.c的地址分別為A.0x00、0xC00DB.0x00、0xC00EC.0x11、0xC00D.0x11、0xC00E16．下列關(guān)于閃存〔FlashMemory的敘述中,錯誤的是A.信息可讀可寫,并且讀、寫速度一樣快B.存儲元由MOS管組成,是一種半導(dǎo)體存儲器C.掉電后信息不丟失,是一種非易失性存儲器D.采用隨機(jī)訪問方式,可替代計算機(jī)外部存儲器17．假設(shè)某計算機(jī)按字編址,Cache有4個行,Cache和主存之間交換的塊為1個字。。若Cache的內(nèi)容初始為空,采用2路組相聯(lián)映射方式和LRU替換算法。當(dāng)訪問的主存地址依次為0,4,8,2,0,6,8,6,4,8時,命中Cache的次數(shù)是A.1B.2C.3D.418．某計算機(jī)的控制器采用微程序控制方式,微指令中的操作控制字段采用字段直接編碼法,共有33個微命令,構(gòu)成5個互斥類,分別包含7、3、12、5和6個微命令,則操作控制字段至少有A.5位B.6位C.15位D.33位19．某同步總線的時鐘頻率為100MHz,寬度為32位,地址/數(shù)據(jù)線復(fù)用,每傳送一次地址或者數(shù)據(jù)占用一個時鐘周期。若該總線支持突發(fā)〔猝發(fā)傳輸方式,則一次"主存寫"總線事務(wù)傳輸128位數(shù)據(jù)所需要的時間至少是A.20nsB.40nsC.50nsD.80ns20．下列關(guān)于USB總線特性的描述中,錯誤的是A.可實現(xiàn)外設(shè)的即插即用和熱拔插B.可通過級聯(lián)方式連接多臺外設(shè)C.是一種通信總線,連接不同外設(shè)D.同時可傳輸2位數(shù)據(jù),數(shù)據(jù)傳輸率高21．下列選項中,在I/O總線的數(shù)據(jù)線上傳輸?shù)男畔↖.I/O接口中的命令字II.I/O接口中的狀態(tài)字III.中斷類型號A.僅I、IIB.僅I、IIIC.僅II、IIID.I、II、III22．響應(yīng)外部中斷的過程中,中斷隱指令完成的操作,除保護(hù)斷點外,還包括I.關(guān)中斷II.保存通用寄存器的內(nèi)容III.形成中斷服務(wù)程序入口地址并送PCA.僅I、IIB.僅I、IIIC.僅II、IIID.I、II、II20XX計算機(jī)組成原理真題12.某計算機(jī)主頻為1.2GHz,其指令分為4類,它們在基準(zhǔn)程序中所占比例及CPI如下表所示指令類型所占比例CPIA50%2B20%3C10%4D20%5該機(jī)的MIPS數(shù)是A.100B.200C.400D.60012.C解讀：基準(zhǔn)程序的CPI=2*0.5+3*0.2+4*0.1+5*0.2=3,計算機(jī)的主頻為1.2GHa,為1200MHz,該機(jī)器的是MIPS為1200/3=400。13.某數(shù)采用IEEE754單精度浮點數(shù)格式表示為C6400000H,則該數(shù)的值是A.-1.5×213B.-1.5×212C.-0.5x×213D.-0.5×21213.A解讀：IEEE754單精度浮點數(shù)格式為C6400000H,二進(jìn)制格式為11000110010000000000000000000000,轉(zhuǎn)換為規(guī)范的格式為：因此,浮點數(shù)的值為-1.5×21314.某字長為8位的計算機(jī)中,已知整型變量x、y的機(jī)器數(shù)分別為[x]補(bǔ)=11110100,[y]補(bǔ)=10110000。若整型變量z=2*x+y/2,則z的機(jī)器數(shù)為A.11000000B.00100100C.10101010D.溢出14.A解讀：將x左移一位,y右移一位,兩個數(shù)的補(bǔ)碼相加的機(jī)器數(shù)為1100000015.用海明碼對長度為8位的數(shù)據(jù)進(jìn)行檢/糾錯時,若能糾正一位錯。則校驗位數(shù)至少為A.2B.3C.4D.516.某計算機(jī)主存地址空間大小為256MB,按字節(jié)編址。虛擬地址空間大小為4GB,采用頁式存儲經(jīng)管,頁面大小為4KB,TLB〔快表采用全相聯(lián)映射,有4個頁表項,內(nèi)容如下表所示。有效位標(biāo)記頁框號…0FF180H0002H…13FFF1H0035H…002FF3H0351H…103FFFH0153H…則對虛擬地址03FFF180H進(jìn)行虛實地址變換的結(jié)果是A.0153180HB.0035180HC.TLB缺失D.缺頁16.A解讀：虛擬地址為03FFF180H,其中頁號為03FFFH,頁內(nèi)地址為180H,根據(jù)題目中給出的頁表項可知頁標(biāo)記為03FFFH所對應(yīng)的頁框號為0153H,頁框號與頁內(nèi)地址之和即為物理地址0153180H。17.假設(shè)變址寄存器R的內(nèi)容為1000H,指令中的形式地址為2000H；地址1000H中的內(nèi)容為2000H,地址2000H中的內(nèi)容為3000H,地址3000H中的內(nèi)容為4000H,則變址尋址方式下訪問到的操作數(shù)是A.1000HB.2000HC.3000HD.4000H17.D解讀：根據(jù)變址尋址的主要方法,變址寄存器的內(nèi)容與形式地址的內(nèi)容相加之后,得到操作數(shù)的實際地址,根據(jù)實際地址訪問內(nèi)存,獲取操作數(shù)4000H。18.某CPU主頻為1.03GHz,采用4級指令流水線,每個流水段的執(zhí)行需要1個時鐘周期。假定CPU執(zhí)行了100條指令,在其執(zhí)行過程中,沒有發(fā)生任何流水線阻塞,此時流水線的吞吐率為A.0.25×109條指令/秒B.0.97×109條指令/秒C.1.0×109條指令/秒D.1.03×109條指令/秒18.C解讀：采用4級流水執(zhí)行100條指令,在執(zhí)行過程中共用4+<100-1>=103個時鐘周期。CPU的主頻是1.03GHz,也就是說每秒鐘有1.03G個時鐘周期。流水線的吞吐率為1.03G*100/103=1.0*109條指令/秒。19.下列選項中,用于設(shè)備和設(shè)備控制器〔I/O接口之間互連的接口規(guī)范是A.PCIB.USBC.AGPD.PCI-Express19.B解讀：設(shè)備和設(shè)備控制器之間的接口是USB接口,其余選項不符合,答案為B。20.下列選項中,用于提高RAID可靠性的措施有I.磁盤鏡像II.條帶化III.奇偶校驗IV.增加Cache機(jī)制A.僅I、IIB.僅I、IIIC.僅I、III和IVD.僅II、III和IV20.B解讀：能夠提高RAID可靠性的措施主要是對磁盤進(jìn)行鏡像處理和進(jìn)行奇偶校驗。其余選項不符合條件。21.某磁盤的轉(zhuǎn)速為10000轉(zhuǎn)/分,平均尋道時間是6ms,磁盤傳輸速率是20MB/s,磁盤控制器延遲為0.2ms,讀取一個4KB的扇區(qū)所需的平均時間約為A.9msB.9.4msC.12msD.12.4ms21.B解讀：磁盤轉(zhuǎn)速是10000轉(zhuǎn)/分鐘,平均轉(zhuǎn)一轉(zhuǎn)的時間是6ms,因此平均查詢扇區(qū)的時間是3ms,平均尋道時間是6ms,讀取4KB扇區(qū)信息的時間為0.2ms,信息延遲的時間為0.2ms,總時間為3+6+0.2+0.2=9.4ms。22.下列關(guān)于中斷I/O方式和DMA方式比較的敘述中,錯誤的是A.中斷I/O方式請求的是CPU處理時間,DMA方式請求的是總線使用權(quán)B.中斷響應(yīng)發(fā)生在一條指令執(zhí)行結(jié)束后,DMA響應(yīng)發(fā)生在一個總線事務(wù)完成后C.中斷I/O方式下數(shù)據(jù)傳送通過軟件完成,DMA方式下數(shù)據(jù)傳送由硬件完成D.中斷I/O方式適用于所有外部設(shè)備,DMA方式僅適用于快速外部設(shè)備22.D解讀：中斷處理方式：在I/O設(shè)備輸入每個數(shù)據(jù)的過程中,由于無需CPU干預(yù),因而可使CPU與I/O設(shè)備并行工作。僅當(dāng)輸完一個數(shù)據(jù)時,才需CPU花費極短的時間去做些中斷處理。因此中斷申請使用的是CPU處理時間,發(fā)生的時間是在一條指令執(zhí)行結(jié)束之后,數(shù)據(jù)是在軟件的控制下完成傳送。而DMA方式與之不同。DMA方式：數(shù)據(jù)傳輸?shù)幕締挝皇菙?shù)據(jù)塊,即在CPU與I/O設(shè)備之間,每次傳送至少一個數(shù)據(jù)塊；DMA方式每次申請的是總線的使用權(quán),所傳送的數(shù)據(jù)是從設(shè)備直接送入內(nèi)存的,或者相反；僅在傳送一個或多個數(shù)據(jù)塊的開始和結(jié)束時,才需CPU干預(yù),整塊數(shù)據(jù)的傳送是在控制器的控制下完成的。答案D的說法不正確。20XX計算機(jī)組成原理真題12序P在器M上執(zhí)行是20秒譯化后P行指數(shù)少到來的70,而PI增到來的12,則P在M的執(zhí)時是。A8.4秒 B1.7秒 C．4秒 D16.8秒解：不設(shè)來令為么原PI就為0x過譯化條數(shù)少到原的0即令數(shù)為07而PI增原的1.2即4x么在P在M上的行間為令數(shù)CP=0.7x24x=240.7=16.8選。13．若=13,=25,則下列表達(dá)式采用8位定點補(bǔ)碼運(yùn)算實現(xiàn)時,會發(fā)生溢出的是。Ax+y B．x+y C．xy D．xy解：8位點碼示數(shù)據(jù)圍為12~12,運(yùn)算果出個圍會溢A選項+=10325=7,合范A除B選項x+=10325=128,符圍B除；D項x=103+25=78符合圍D排除C項x=103+5=28超了12選C。該題可照進(jìn)寫兩個進(jìn)運(yùn)觀運(yùn)的進(jìn)信得結(jié)不這種法更為煩耗,實考試并推。14oat數(shù)據(jù)用EEE54精浮格示假兩個oat型量x和y分別存在2寄器1和2,若1C9000,2=BC0000則x和y之間的關(guān)系。Ax<y且符相同 B．<y且符號同C．>y且符號同 Dx>y且符不同此題有為便算,1與2前4位為00與0,以出均為數(shù),而階用碼示兩的階頭位為100和01可知1階于2>的碼,又因是EE754規(guī)的數(shù)尾部均為1.x則碼的值對值然,可知1值絕值2真值絕值因為負(fù),則1<2即<。15．容為25MB儲器若干8位的DAM片成,該AM芯片的地址腳數(shù)引總是。A19 B．2 C．0 D36解．48的片線應(yīng)為8,址應(yīng)為og24M22根而AM采用址復(fù)用術(shù)地線原的,地信分列兩傳。址數(shù)為2221所以址腳數(shù)引的總為1819選A。此題要意是DAM是采傳次址策的,以址為常一半這是很考容忽的方此題要意是DAM是采傳次址策的,以址為常一半這是很考容忽的方。用令Cace據(jù)Cche分的要是。A降低Cahe