芯片工藝流程課件1

芯片工藝流程(1)2022/12/17芯片工藝流程(1)芯片工藝流程(1)2022/12/14芯片工藝流程(1)1單晶拉制（1）芯片工藝流程(1)單晶拉制（1）芯片工藝流程(1)2單晶拉制（2）芯片工藝流程(1)單晶拉制（2）芯片工藝流程(1)3單晶拉制（3）芯片工藝流程(1)單晶拉制（3）芯片工藝流程(1)4單晶拉制（4）芯片工藝流程(1)單晶拉制（4）芯片工藝流程(1)5單晶拉制（5）芯片工藝流程(1)單晶拉制（5）芯片工藝流程(1)6環(huán)境和著裝芯片工藝流程(1)環(huán)境和著裝芯片工藝流程(1)7單項(xiàng)工藝-擴(kuò)散(1)臥式4爐管擴(kuò)散/氧化爐擴(kuò)散/氧化進(jìn)爐實(shí)景圖芯片工藝流程(1)單項(xiàng)工藝-擴(kuò)散(1)臥式4爐管擴(kuò)散/氧化爐擴(kuò)散/氧化進(jìn)爐實(shí)景8單項(xiàng)工藝-擴(kuò)散(2)立式擴(kuò)散/氧化爐擴(kuò)散/氧化進(jìn)爐實(shí)景圖芯片工藝流程(1)單項(xiàng)工藝-擴(kuò)散(2)立式擴(kuò)散/氧化爐擴(kuò)散/氧化進(jìn)爐實(shí)景圖芯片9單項(xiàng)工藝-擴(kuò)散(3)擴(kuò)散工序作業(yè)現(xiàn)場(chǎng)芯片工藝流程(1)單項(xiàng)工藝-擴(kuò)散(3)擴(kuò)散工序作業(yè)現(xiàn)場(chǎng)芯片工藝流程(1)10單項(xiàng)工藝-光刻(1)先進(jìn)光刻曝光設(shè)備芯片工藝流程(1)單項(xiàng)工藝-光刻(1)先進(jìn)光刻曝光設(shè)備芯片工藝流程(1)11單項(xiàng)工藝-光刻(2)現(xiàn)場(chǎng)用光刻曝光設(shè)備芯片工藝流程(1)單項(xiàng)工藝-光刻(2)現(xiàn)場(chǎng)用光刻曝光設(shè)備芯片工藝流程(1)12單項(xiàng)工藝-光刻(3)檢查用顯微鏡芯片工藝流程(1)單項(xiàng)工藝-光刻(3)檢查用顯微鏡芯片工藝流程(1)13單項(xiàng)工藝-光刻(4)清洗淀積/生長(zhǎng)隔離層勻膠（SiO2Si3N4金屬…）-HMDS噴淋（增加Si的粘性）-勻光刻膠芯片工藝流程(1)單項(xiàng)工藝-光刻(4)清洗淀積/生長(zhǎng)隔離層勻14單項(xiàng)工藝-光刻(5)前烘對(duì)版勻膠-對(duì)每個(gè)圓片必須按要求對(duì)版-用弧光燈將光刻版上的圖案轉(zhuǎn)移到光刻膠上。-增加黏附作用-促進(jìn)有機(jī)溶劑揮發(fā)芯片工藝流程(1)單項(xiàng)工藝-光刻(5)前烘對(duì)15單項(xiàng)工藝-光刻(6)顯影/漂洗堅(jiān)膜腐蝕-硬化光刻膠。-增加與硅片的附著性。-將圓片進(jìn)行顯影/漂洗，不需要的的光刻膠溶解到有機(jī)溶劑。去膠-干法腐蝕/濕法腐蝕芯片工藝流程(1)單項(xiàng)工藝-光刻(6)顯影/漂洗堅(jiān)膜腐16單項(xiàng)工藝-光刻(7)光刻工藝過程芯片工藝流程(1)單項(xiàng)工藝-光刻(7)光刻工藝過程芯片工藝流程(1)17單項(xiàng)工藝-CVD（1）芯片工藝流程(1)單項(xiàng)工藝-CVD（1）芯片工藝流程(1)18單項(xiàng)工藝-CVD（2）初級(jí)離子氣體被吸收到硅片表面芯片工藝流程(1)單項(xiàng)工藝-CVD（2）初級(jí)離子氣體被吸收到硅片表面芯片工藝流19單項(xiàng)工藝-CVD（3）初級(jí)離子氣體在硅片表面分解芯片工藝流程(1)單項(xiàng)工藝-CVD（3）初級(jí)離子氣體在硅片表面分解芯片工藝流程20單項(xiàng)工藝-CVD（4）玻璃的解吸芯片工藝流程(1)單項(xiàng)工藝-CVD（4）玻璃的解21單項(xiàng)工藝-CVD（5）芯片工藝流程(1)單項(xiàng)工藝-CVD（5）芯片工藝流程(1)22單相工藝-離子注入（1）芯片工藝流程(1)單相工藝-離子注入（1）芯片工藝流程(1)23單相工藝-離子注入（2）芯片工藝流程(1)單相工藝-離子注入（2）芯片工藝流程(1)24單相工藝-離子注入（3）芯片工藝流程(1)單相工藝-離子注入（3）芯片工藝流程(1)25單相工藝-蒸發(fā)（1）蒸發(fā)原理示意圖芯片工藝流程(1)單相工藝-蒸發(fā)（1）蒸發(fā)原理示意圖芯片工藝流程(1)26單相工藝-蒸發(fā)（2）濺射原理示意圖芯片工藝流程(1)單相工藝-蒸發(fā)（2）濺射原理示意圖芯片工藝流程(1)27單相工藝-蒸發(fā)（3）芯片工藝流程(1)單相工藝-蒸發(fā)（3）芯片工藝流程(1)28單相工藝-清洗芯片工藝流程(1)單相工藝-清洗芯片工藝流程(1)29基礎(chǔ)認(rèn)知芯片工藝流程(1)基礎(chǔ)認(rèn)知芯片工藝流程(1)30襯底材料擴(kuò)散層外延層單晶片擴(kuò)散片外延片芯片工藝流程(1)襯底材料擴(kuò)散層外延層單晶片擴(kuò)散片外延片芯片工藝流程(1)31一次氧化sio2外延層芯片工藝流程(1)一次氧化sio2外延層芯片工藝流程(1)32基區(qū)光刻sio2外延層芯片工藝流程(1)基區(qū)光刻sio2外延層芯片工藝流程(1)33干氧氧化sio外延層2芯片工藝流程(1)干氧氧化sio外延層2芯片工藝流程(1)34離子注入sio外延層2雜質(zhì)注入芯片工藝流程(1)離子注入sio外延層2雜質(zhì)注入芯片工藝流程(1)35基區(qū)擴(kuò)散sio外延層2基區(qū)芯片工藝流程(1)基區(qū)擴(kuò)散sio外延層2基區(qū)芯片工藝流程(1)36發(fā)射區(qū)光刻sio外延層2基區(qū)芯片工藝流程(1)發(fā)射區(qū)光刻sio外延層2基區(qū)芯片工藝流程(1)37發(fā)射區(qū)預(yù)淀積sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)發(fā)射區(qū)預(yù)淀積sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)38發(fā)射區(qū)擴(kuò)散（*）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)發(fā)射區(qū)擴(kuò)散（*）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(39發(fā)射區(qū)低溫氧化（*）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)發(fā)射區(qū)低溫氧化（*）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流40氫氣處理sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)氫氣處理sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)41N+光刻（適用于P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)N+光刻（適用于P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工42N+淀積擴(kuò)散（適用P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)N+淀積擴(kuò)散（適用P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片43N+低溫氧化（適用P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)N+低溫氧化（適用P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片44氫氣處理（適用P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)氫氣處理（適用P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝453B光刻sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)3B光刻sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)46鋁蒸發(fā)AL外延層基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)鋁蒸發(fā)AL外延層基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)47四次光刻AL外延層基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)四次光刻AL外延層基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)48氮?dú)浜辖餉L外延層基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)氮?dú)浜辖餉L外延層基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)49AL上CVDSiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2芯片工藝流程(1)AL上CVDSiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2芯片工藝流程(1)50氮?dú)夂姹海ㄟm用N型片）SiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2芯片工藝流程(1)氮?dú)夂姹海ㄟm用N型片）SiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2芯片工藝51五次光刻SiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2芯片工藝流程(1)五次光刻SiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2芯片工藝流程(1)52中測(cè)抽測(cè)SiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2測(cè)試系統(tǒng)芯片工藝流程(1)中測(cè)抽測(cè)SiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2測(cè)試系統(tǒng)芯片工藝流程(53減薄、拋光SiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2減薄和拋光部分芯片工藝流程(1)減薄、拋光SiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2減薄和拋光部分芯片工54蒸金/銀SiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2芯片工藝流程(1)蒸金/銀SiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2芯片工藝流程(1)55背金合金SiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2芯片工藝流程(1)背金合金SiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2芯片工藝流程(1)56芯片測(cè)試SiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2測(cè)試系統(tǒng)芯片工藝流程(1)芯片測(cè)試SiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2測(cè)試系統(tǒng)芯片工藝流程(57N型片制造（一般）工藝流程N(yùn)型片投片和編批一次氧化基區(qū)光刻干氧氧化硼離子注入基區(qū)擴(kuò)散發(fā)射區(qū)光刻發(fā)射區(qū)磷預(yù)淀積發(fā)射區(qū)擴(kuò)散發(fā)射區(qū)低溫氧化3次光刻鋁蒸發(fā)氮?dú)浜辖痄X上CVD五次光刻氮?dú)夂姹褐袦y(cè)抽測(cè)背面合金芯片測(cè)試減薄/拋光四次光刻氫氣處理蒸金芯片工藝流程(1)N型片制造（一般）工藝流程N(yùn)型片投片和編批一次氧化基區(qū)光刻干58演講完畢，謝謝聽講!再見，seeyouagain3rew2022/12/17芯片工藝流程(1)演講完畢，謝謝聽講!再見，seeyouagain3rew59芯片工藝流程(1)2022/12/17芯片工藝流程(1)芯片工藝流程(1)2022/12/14芯片工藝流程(1)60單晶拉制（1）芯片工藝流程(1)單晶拉制（1）芯片工藝流程(1)61單晶拉制（2）芯片工藝流程(1)單晶拉制（2）芯片工藝流程(1)62單晶拉制（3）芯片工藝流程(1)單晶拉制（3）芯片工藝流程(1)63單晶拉制（4）芯片工藝流程(1)單晶拉制（4）芯片工藝流程(1)64單晶拉制（5）芯片工藝流程(1)單晶拉制（5）芯片工藝流程(1)65環(huán)境和著裝芯片工藝流程(1)環(huán)境和著裝芯片工藝流程(1)66單項(xiàng)工藝-擴(kuò)散(1)臥式4爐管擴(kuò)散/氧化爐擴(kuò)散/氧化進(jìn)爐實(shí)景圖芯片工藝流程(1)單項(xiàng)工藝-擴(kuò)散(1)臥式4爐管擴(kuò)散/氧化爐擴(kuò)散/氧化進(jìn)爐實(shí)景67單項(xiàng)工藝-擴(kuò)散(2)立式擴(kuò)散/氧化爐擴(kuò)散/氧化進(jìn)爐實(shí)景圖芯片工藝流程(1)單項(xiàng)工藝-擴(kuò)散(2)立式擴(kuò)散/氧化爐擴(kuò)散/氧化進(jìn)爐實(shí)景圖芯片68單項(xiàng)工藝-擴(kuò)散(3)擴(kuò)散工序作業(yè)現(xiàn)場(chǎng)芯片工藝流程(1)單項(xiàng)工藝-擴(kuò)散(3)擴(kuò)散工序作業(yè)現(xiàn)場(chǎng)芯片工藝流程(1)69單項(xiàng)工藝-光刻(1)先進(jìn)光刻曝光設(shè)備芯片工藝流程(1)單項(xiàng)工藝-光刻(1)先進(jìn)光刻曝光設(shè)備芯片工藝流程(1)70單項(xiàng)工藝-光刻(2)現(xiàn)場(chǎng)用光刻曝光設(shè)備芯片工藝流程(1)單項(xiàng)工藝-光刻(2)現(xiàn)場(chǎng)用光刻曝光設(shè)備芯片工藝流程(1)71單項(xiàng)工藝-光刻(3)檢查用顯微鏡芯片工藝流程(1)單項(xiàng)工藝-光刻(3)檢查用顯微鏡芯片工藝流程(1)72單項(xiàng)工藝-光刻(4)清洗淀積/生長(zhǎng)隔離層勻膠（SiO2Si3N4金屬…）-HMDS噴淋（增加Si的粘性）-勻光刻膠芯片工藝流程(1)單項(xiàng)工藝-光刻(4)清洗淀積/生長(zhǎng)隔離層勻73單項(xiàng)工藝-光刻(5)前烘對(duì)版勻膠-對(duì)每個(gè)圓片必須按要求對(duì)版-用弧光燈將光刻版上的圖案轉(zhuǎn)移到光刻膠上。-增加黏附作用-促進(jìn)有機(jī)溶劑揮發(fā)芯片工藝流程(1)單項(xiàng)工藝-光刻(5)前烘對(duì)74單項(xiàng)工藝-光刻(6)顯影/漂洗堅(jiān)膜腐蝕-硬化光刻膠。-增加與硅片的附著性。-將圓片進(jìn)行顯影/漂洗，不需要的的光刻膠溶解到有機(jī)溶劑。去膠-干法腐蝕/濕法腐蝕芯片工藝流程(1)單項(xiàng)工藝-光刻(6)顯影/漂洗堅(jiān)膜腐75單項(xiàng)工藝-光刻(7)光刻工藝過程芯片工藝流程(1)單項(xiàng)工藝-光刻(7)光刻工藝過程芯片工藝流程(1)76單項(xiàng)工藝-CVD（1）芯片工藝流程(1)單項(xiàng)工藝-CVD（1）芯片工藝流程(1)77單項(xiàng)工藝-CVD（2）初級(jí)離子氣體被吸收到硅片表面芯片工藝流程(1)單項(xiàng)工藝-CVD（2）初級(jí)離子氣體被吸收到硅片表面芯片工藝流78單項(xiàng)工藝-CVD（3）初級(jí)離子氣體在硅片表面分解芯片工藝流程(1)單項(xiàng)工藝-CVD（3）初級(jí)離子氣體在硅片表面分解芯片工藝流程79單項(xiàng)工藝-CVD（4）玻璃的解吸芯片工藝流程(1)單項(xiàng)工藝-CVD（4）玻璃的解80單項(xiàng)工藝-CVD（5）芯片工藝流程(1)單項(xiàng)工藝-CVD（5）芯片工藝流程(1)81單相工藝-離子注入（1）芯片工藝流程(1)單相工藝-離子注入（1）芯片工藝流程(1)82單相工藝-離子注入（2）芯片工藝流程(1)單相工藝-離子注入（2）芯片工藝流程(1)83單相工藝-離子注入（3）芯片工藝流程(1)單相工藝-離子注入（3）芯片工藝流程(1)84單相工藝-蒸發(fā)（1）蒸發(fā)原理示意圖芯片工藝流程(1)單相工藝-蒸發(fā)（1）蒸發(fā)原理示意圖芯片工藝流程(1)85單相工藝-蒸發(fā)（2）濺射原理示意圖芯片工藝流程(1)單相工藝-蒸發(fā)（2）濺射原理示意圖芯片工藝流程(1)86單相工藝-蒸發(fā)（3）芯片工藝流程(1)單相工藝-蒸發(fā)（3）芯片工藝流程(1)87單相工藝-清洗芯片工藝流程(1)單相工藝-清洗芯片工藝流程(1)88基礎(chǔ)認(rèn)知芯片工藝流程(1)基礎(chǔ)認(rèn)知芯片工藝流程(1)89襯底材料擴(kuò)散層外延層單晶片擴(kuò)散片外延片芯片工藝流程(1)襯底材料擴(kuò)散層外延層單晶片擴(kuò)散片外延片芯片工藝流程(1)90一次氧化sio2外延層芯片工藝流程(1)一次氧化sio2外延層芯片工藝流程(1)91基區(qū)光刻sio2外延層芯片工藝流程(1)基區(qū)光刻sio2外延層芯片工藝流程(1)92干氧氧化sio外延層2芯片工藝流程(1)干氧氧化sio外延層2芯片工藝流程(1)93離子注入sio外延層2雜質(zhì)注入芯片工藝流程(1)離子注入sio外延層2雜質(zhì)注入芯片工藝流程(1)94基區(qū)擴(kuò)散sio外延層2基區(qū)芯片工藝流程(1)基區(qū)擴(kuò)散sio外延層2基區(qū)芯片工藝流程(1)95發(fā)射區(qū)光刻sio外延層2基區(qū)芯片工藝流程(1)發(fā)射區(qū)光刻sio外延層2基區(qū)芯片工藝流程(1)96發(fā)射區(qū)預(yù)淀積sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)發(fā)射區(qū)預(yù)淀積sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)97發(fā)射區(qū)擴(kuò)散（*）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)發(fā)射區(qū)擴(kuò)散（*）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(98發(fā)射區(qū)低溫氧化（*）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)發(fā)射區(qū)低溫氧化（*）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流99氫氣處理sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)氫氣處理sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)100N+光刻（適用于P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)N+光刻（適用于P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工101N+淀積擴(kuò)散（適用P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)N+淀積擴(kuò)散（適用P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片102N+低溫氧化（適用P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)N+低溫氧化（適用P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片103氫氣處理（適用P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)氫氣處理（適用P型片）sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝1043B光刻sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)3B光刻sio外延層2基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)105鋁蒸發(fā)AL外延層基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)鋁蒸發(fā)AL外延層基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)106四次光刻AL外延層基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)四次光刻AL外延層基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)107氮?dú)浜辖餉L外延層基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)氮?dú)浜辖餉L外延層基區(qū)發(fā)射區(qū)集電區(qū)芯片工藝流程(1)108AL上CVDSiO外延層基區(qū)發(fā)射區(qū)集電區(qū)2芯片工藝流程(1)AL上CVDSiO外延層基區(qū)