模電數(shù)-數(shù)字電子技術數(shù)電總結

數(shù)制及不同數(shù)制間的轉熟練掌握各種不同數(shù)制之間的互相轉1.(46.125)10=(101110.001)2=(56.1(13.A)16=(00010011.1010)2=(19.625(10011.1)2=(23.4)8=(19.5

2E.2常用BCD碼特點及表示十進制(10110010110)8421碼=與運

燈燈斷斷斷合合斷滅合合亮與運

ABL000010100111LAB &L邏輯表達 與邏輯：L=A=4、或運

燈開關開關燈斷斷滅斷合合斷亮亮合合亮

ABL000011101111AABABL 或邏輯：L=A非運

A燈A燈V非運AAL0110A1A1LA L=

A&A& AB LABL001011101110與非邏輯表達 L=A·AA BALBABLABL001010100110

L=AALBAB LABL000011101110異或邏輯表達 L=A

4)A= A= ABLABL001010100111

AB本章課后題1.1.4 1.2.2(3);1.2.5(2); 輯代教學基本要1、邏輯函數(shù)的表示真值常用的表示法有：卡諾圖波形

（表格法（公式法（圖形法1）.真值由于一個邏輯變量只能有“0”和“1”兩種取值，故n個邏輯變量一共有2n個取值組合。例：右下圖所示為一個控制樓梯照明燈的電路。單刀雙開關A裝在樓下，B解：邏輯抽象，列出真值開A開B開A開B燈下下亮下上滅上下滅上上亮

樓道燈開關示意abABcd確定變量、函abABcd

邏輯真值向上—1向下A、B:向上—1向下A、B:A、L變函開關ABL0010101001112）．邏輯表達例如 ABA或運算符號。進行“非”運算時，可不加括號。如：AB“與”運算符一3若在一個式中，既有“與”，又有“或”運算，則按“與”后“或”規(guī)則4“與”、“或”運算均滿足結合律，故（A+B）+CA+B+C代替，（AB）C可用ABC代替3）.卡諾適用于不同的場合，它們之間也存在著內在的聯(lián)系，故可以方便地相互變換。4）邏輯用與、或、非等邏輯符號表示邏輯函數(shù)中各變量之間的邏輯關系所得到的圖形稱為邏輯圖。將邏輯函數(shù)式中所有的與、或、非運算符號用相應的邏輯符號代替，并按照邏輯運算的先后次序將這些邏輯符號連接起來，就得到圖電路所對應的邏輯圖。例：已知某邏輯函數(shù)表達式1111

LAB

，試畫出其&&& &B5）波形真值用輸入端在不同邏輯信號作用下所對應的輸出信號的波形真值ABL001010100111 基本公0、1律：A0互補律AA

A+1= A·1= A·0=A·A=交換律A+B=B+ A·B=B·結合律：A+B+C=(A+B)+ A·B·C=(A·B)·分配律A(B+C)=AB+ A+BC=(A+B)(A+C律 A+A= A·A=反演

A+B=A·

AB=A+吸收

AA A(AAAB＝A其它常用恒等

(AB)(AC)＝AAB＋AC＋BC＝AB+ACAB＋AC＋BCD＝AB+AC3邏輯代數(shù)的基本規(guī)代入規(guī)在包含邏輯變量的邏輯等式中，如果用另一個函數(shù)式代入式中所有的位置，則等式仍然成立。這一規(guī)則稱為代入規(guī)則。例：B(A+C)=用AD代替得B[(A+D)+C]=B(A+D)+BC=BA+BD+代入規(guī)則可以擴展所有基本公式或定律的應用反演規(guī)則對于任意一個邏輯表達式，若將其中所有的與（? ）換成或（+），或（+）換成與（）；原變量換為反變量，反變量換為原變量；將1換成0，0換成1；則得到的結果就是原函數(shù)的反函數(shù)例2.1.1

LABCD

的非函解：按照反演規(guī)則L(AB)(CD)1(AB)(CD對偶規(guī)則對于任何邏輯函數(shù)式，若將其中的與 ）換成（+），或（+）換成與（?）；并將1換成0，0換成那么，所得的新的函數(shù)式就是的對偶式作 例邏輯函數(shù)LAB)(AC的對偶式LABAC當某個邏輯恒等式成立時，則該恒等式兩側的對偶式也相等。這就是對偶規(guī)則。利用對偶規(guī)則，可從已知公式中得到的運算公式。最?。ㄗ钚№検莻€“與”項定義：最小項是一種特殊的乘積項。設有一個n變量的邏輯函數(shù)，在n個變量組成的乘積項（“與”項）中，每個變量以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次。則該乘積項稱為n個變量的最小項。2個變量的邏輯函數(shù)f（A，B）最多有4個最小項為書寫方便，常用i表示最小項。而確定下標i的規(guī)則是：當變量按序排列后，令“與”項中的所有原變量用1表示，反變量用0表示。由此得到一個1，0序列組成的二進制數(shù)，該二進制數(shù)對應的十進制數(shù)即為下標i的值。例：由A，B，C三個變量組成的八個最小項可分別用

邏輯函數(shù)表達式的轉邏輯函數(shù)表達式雖然形式多樣，但各表達式是可以轉換的。且任一邏輯函數(shù)，不論其為何種形式，總可以轉換為“最小項之和”及“最大項之積”（即標準形式求一個函數(shù)表達式的標準形式1）.代數(shù)轉換從而得到另一種形式。若要用此法求一函數(shù)的“最小項之和”，則 將函數(shù)表達式變換成一般“與－或”例

（AB解：（1）先將F變換成“與—或”F（A，B，C）=ABBC=ABBC=(AB)(BC)（2）再將“與—或”式中的“與”擴展成最小項，即：若某“與”項缺變量yyy)“乘”該項，并將其拆開成兩項CC 定理 簡寫為

F（A，B，C）=m0+m1+m32）.真值表轉換例：將F（A，B，C）=AB+BC表示成“最小項之和”解：先列出真值

ABCABCF000000100101011010011011110111106數(shù)化簡法（公式法并項法

AALABC吸收法A+AB=

AB(CC)LABABCD(EF)AB消去法：AABALABACBC

AB(AB

ABABABCAB

配項法AA LABACBCABAC(A=ABACABC(ABABC)(AC=ABAC例 已知邏輯函數(shù)表達式LABDABDABDABCDA，

，要最簡的與-僅用與非門畫出最簡表達式的邏輯圖解：LAB(DDABDABDCC=ABABDABD&A&&&&ABAB(&A&&&& ABABAABABAB 例2.1.9試對邏輯函數(shù)表達 LABC進行變換，僅用或非門畫出該表達式的邏輯圖。解： LABCABCABCABCABCABABCABAB≥ ≥AB例：化簡 解：∵F’=ABABBC=ABAB(A=ABAB=ABAB

用消元∴F=（F’）’=(AB)(A7卡諾圖化簡法（圖解法卡諾圖合并小方格時，總是按2的乘冪將2m個小方格圈起來（該圈稱為卡諾圈），并消去m個變量?？ㄖZ圖中的卡諾圈盡可能多的將相鄰小方格圈在一起，圈的個數(shù)也應最少。這樣，使消去的變量最多，“與”數(shù)也最少。例：化簡函數(shù)ABDBCDABC ABBC解：①先作卡諾圖②再畫卡諾③由卡諾圖上的卡

圈得

ABCDBDFL0101010101LCA ×× 1 D00××D例要求設計一個邏輯電路，能夠判斷一位十LCA ×× 1 D00××D解列出真值B畫出卡諾卡諾圖化L本章課后P64-2.1.1（1）（3）；2.1.4（6）（72.1.6；2.2.12.2.3輯門電1CMOS反相由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路工作漏極N溝道管開啟電漏極P溝道管開啟電壓VGS(th)P記為要求滿足VDD 輸入低電平為0V；高電平為輸入為低電平0V T止；T通。i 輸入為高電平VDD

T1截止；T2導通。iD= 結論：輸入與輸出間是邏輯非關三態(tài)（TSL）輸出門電利用O門雖然可以實現(xiàn)線與的功能，但外接電阻的選擇要受到一定的限制而不能取的太小，因此影響了工作速度。并且它省去了有源負載，使得帶負載能力下降。為保推拉式輸出級的優(yōu)點，又能作線與連接，人們又開發(fā)了三態(tài)輸出門電路。其輸出除了具有一般門的高、低電平兩態(tài)外，還有高阻抗的第三狀態(tài)，稱為高阻態(tài)或 態(tài)。TTL反相器的工作原理（邏輯關系、性能改善（1）當輸入為低電平0.2T1深度飽 VCCvB1

1.025IBS1 i

IT2T3截止，T4、DvO

vD(50.70.7)V3.6輸飽和

（2）當輸入為高電平（I3.6

T2、T3飽和導T1:倒置的放大狀T4和D截止使輸出為低電平邏輯真值輸入輸出0110邏輯表達 輸輸?shù)碗婏柦貙Ц唠姼唠婏栵柦亟氐碗娝慕M合邏輯電路教學基本要熟練掌握組合邏輯電路的分析方法和設計方 1組合邏輯電路分分析步驟1、由邏輯圖寫出各輸出端的邏輯表達式2化簡和變換邏輯表達4、根據真值表或邏輯表達式，經分析最后確定其功例1：分析下圖所示的組合邏輯電≥&≥≥&≥&&≥P6AC

簡化后的邏輯電路B C解：P1=ABP2=ACP3=BCP4=BCP5=P6=P3F=P5

=(AB)(AC=(BC)(BC=(AB)(AC)(BC)(BC將F作進一步的化簡F=(AB)(AC)(BC)(BC=(ABAC)(BCBC)(BC=(ABAC)(BCBC)(B=(BAC)(BCBC)(B=(BCBC)(BC=BCBC=B當輸入B、C不同時。輸出F為1；B、C，F(xiàn)則為0。即：這是一個判別兩輸入是否相等的電路。顯然原電路設計不合理，該電路只需一個“異或”門便行。 1.根據邏輯圖寫出輸出函數(shù)的ABCZAABCZAL(ABC0000000101010110111010011101101100011101(AB)AB 值表確定邏輯功能電路具有為奇校驗功能如要實現(xiàn)偶校驗，電路應做何改例3：試分析下圖所示組合邏輯電路的解：1、根據邏輯電路寫出各輸出端的邏輯表達式，并進行化簡和變換。X=&1&&1&&1&&1&&&1 YABABZACZ2、 值X=YAB ABAB

真值ABCXYZ00000ABCXYZ000000001001010010011011100111101110110101111100

3、確定電路邏輯功 真值ABCXYZ0000000010010100100ABCXYZ000000001001010010011011100111101110110101111100符號位，0表示正數(shù)，12組合邏輯電路的設一、組合邏輯電路的設計：組合邏輯電路的設計與分析過程正好相反。它是根據給定的邏輯功能或邏輯要求，求得實現(xiàn)這個功能或要求的最簡單的邏輯電路。二、組合邏輯電路的設計步1、邏輯抽象：根據實際邏輯問題的因果關系確定輸入、輸出變量，并定義邏輯狀態(tài)的含義；234、根據器件的類型,簡化和變換邏輯表5、畫出邏輯圖。例2：某火車站有特快、直快和慢車三種類型的客運列車進出，試用兩輸入與非門和反相器設計一個指示列車等待進站的邏輯電路，3個指示燈一、二、三號分別對應特快、直快和慢車。列車的優(yōu)先級別依次為特快、直快和慢車，要求當特快列車請求進站時，無論其它兩種列車是否請求進站，一號燈亮。當特快沒有請求，直快請求進站時，無論慢車是否請求，二號燈亮。當特快和直快均沒有請求，而慢車有請求時，三號燈亮。解：1邏輯抽象輸入信號設I0、I1、I2分別為特快、直快和慢車的進站請求信號，輸出信號設L0、L1、L2分別為3個指示燈的狀態(tài)，且燈亮為1，輸入輸輸入輸0000001××10001×010001001L0=L1I0L2I0I1IL0=

L1I0 L2I0I1I3、根據要求將上式變換為與非L0IL1I0IL2I0I1I4、根據輸出邏輯表達式畫出邏輯L0I L1I0I L2I0I1I1&11&11&1&1 例3試設計一個碼轉換電路，將4位格雷碼轉換為自然二進解：(1)明確邏輯功能設輸入變量為G3、G2、G1、G0輸出變量B3、B2、B1和B0為自然二進制碼。邏輯電路真值邏輯電路真值輸入輸出輸入輸出G3G2G1B3B2B1G3G2G1B3B2B10000000011001000000100011101100100110010111110100010001111101011011001001010110001110101101111010101011010011110010001111000111111111111111000000001111110000110000 B3 B2G3G2G301010101 010110100101101001011010 B1G3G2G1G3G2G1G3G2G1G3G2G3G2

G

G G3?G2?B0 G3?G2?G1?

根據邏輯表達 編編的分類：普通編和優(yōu)先編。普通編 ：任何時候只允許輸入一個有效編碼信號，否則輸出就會發(fā)生 。優(yōu)先編：允許同時輸入兩個以上的有效編碼信號。當同時輸入幾個有效編碼信號時，優(yōu)先編能按預先設定的優(yōu)（4線─2線）普通二進制101000010000（a）1010000100004Y1Y0

0 0I0I1I2II0I1I2I

Y1二00010001I0I1I2II0I1I2I

11000011100111的輸入為高電平有效（2）4─2先輸入編碼信號高電平有效，輸出為二進制代碼輸入編碼信號優(yōu)先級從高到低為I3~0輸入為編碼信號I3 輸出為Y1列出真值100000×10001××1010×××1111=I2I3

= Y0=I1I2I3

=

(3）.集成電路以下介紹的是4000系列CMOS集成電路優(yōu)先 的邏輯功能和應用方法該編有8個信號輸入，3個二進制碼輸出。高電平為有效電平。為便于多個的連接和擴展，設置了輸入使能EI和

11邏輯符

編碼輸出

引腳 工

8線-3線優(yōu)先 CD4532功能 L××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHL例4.4.2用二片CD4532構成16線-4線優(yōu)先編 解：據CD4532的功能表及給定的邏輯圖分析A1A1A1A1A1 I7I6I5I4I3I2I1

I7I6I5I4I3I2I1

1

0

Y2Y1

Y2

Y0≥1

≥1

≥1

≥1GS L3

無編碼輸若無有效電平輸

若有有效電平輸I1 A7A6A5A4A3I1I4I3I4I3I51

L3

哪 的優(yōu)先級高若有有效電平輸100 I1I4I3100 I1I4I3 I5 1

L21

L11

L01E1&Y0&YE1&Y0&Y1&Y1&Y31)2線-4線 和電路結邏輯輸入輸 輸入輸 E H HHHHL LHHHL HLHH HHHHLHHLY0EA1 Y1EA1Y2EA1 Y3EA1集成電路常用的集成二進制 有CMOS(如74HC138）和TTL（74LS138)的定型產品。兩者邏輯功能相同，只是電性能參不同74HC139集成74HC139是雙2線-4線 1/2

功能EE輸E H HHHHL LHHHL HLHHL HHLHL HHHLY YY邏輯符74HC138(74LS138)集成二進制輸

Y

YY1YYYY

引腳74HC138集成 功能 EEYYYYYYYY×H××××HHHHHHHH×XH×××HHHHHHHHL×××××HHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL例2. 的擴用74X139和74X138構成5線-32線+5

E Y LE YE Y…Y74HC138Y…YB低位選片內BB

A (0 YA YA Y LE Y LE Y…4E Y…41/274HC13

74HC138Y Y Y

A YA YA Y

LB3 A0 Y 選片外B0

A Y

YYE YYE

L…Y74HC138Y…YA YA YA YE YE Y…E Y…

LLY74HC138YYA (III)YA YA Y

L例3.用 實現(xiàn)邏輯函數(shù)因為：當E31，E2E10E

Y0A2A1 ABC

2

Y2ABCm...Y7ABC 的Y0~~ Y7含三變量函數(shù)的全部最小項。（3）----------CMOS七段顯示 當輸入8421BCD碼時，輸出高電平有效，用以驅動共陰極顯示器；當輸入為1010-1111時，輸出全為低電平，顯示器無顯示。gfedcbaLT=0，七段全gfedcba74HC74HC45113D2D1DBLLEBL=0且LT=1BLLE鎖存使能輸LE=0，鎖存器不輸出隨輸入碼的變化而LE由0到1時，輸入碼輸出取決于鎖存器的內

輔助控制

CMOS七段顯示 74HC4511功能制或字形能3abcdefg0LHHLLLLHHHHHHL1LHHLLLHLHHLLLL2LHHLLHLHHLHHLH3LHHLLHHHHHHLLH4LHHLHLLLHHLLHH5LHHLHLHHLHHLHH6LHHLHHLLLHHHHH7LHHLHHHHHHLLLL8LHHHLLLHHHHHHH9LHHHLLHHHHHLHHCMOS七段顯示 74HC4511功能表(續(xù)或功 abcdefgLHHHLHLLLLLLLL熄LHHHLHHLLLLLLL熄LHHHHLLLLLLLLL熄LHHHHLHLLLLLLL熄LHHHHHLLLLLLLL熄LHHHHHHLLLLLLL熄××L××××HHHHHHH滅×LH××××LLLLLLL熄鎖HHH××××**此時輸出狀態(tài)取決于LE由0跳變至1時BCD 解：可以把一個數(shù)據信號分配到8個不同的通道上去Y2E3E2D使能

當ABC010時

Y

C (通道選擇

A0BA A1BA

作為數(shù)據分配器時的功能 LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD數(shù)據選擇1.數(shù)據選擇器的定義與功數(shù)據選擇器：能實現(xiàn)數(shù)據選擇功能的邏輯電路。它的作用相當于多個輸入的單刀多擲開關，又稱“多路開關” 。數(shù)據輸出In1通道選數(shù)據輸出In1通道選擇與數(shù)據分配器正好相反工作原理及邏輯功1= 1=

功能&111 &111 YE10000×0011×01010IIYIIYS1S0I

S1S0I1S1S0I2S1S0IYI0m0I1m1I2m2I3m集成電路數(shù)據選擇（1）8選1數(shù)據選擇器74HC151的功74LS151邏輯符EE

S2S1三個地址

兩個互補輸Y輸L輸LH入H輸出YYLLH3當E=1當E=0， S2S1S0D67Y DimiiLZ01D0D1D2D3LZ01D0D1D2D3D4D5D6D7YLXYZXYZ解 LXYZXYZXY(ZXYZXYZXYZXYLm3m5m6L0E X Y Z0YY比較Y與L，當D3=D5=D6=D7= D0=D1=D2=D4=0時數(shù)值比較數(shù)值比數(shù)值比較器：對兩個1位數(shù)字進行比較），以判斷其大小的邏輯電路。輸入：兩個一位二進制A輸出FA>B=1，表示A大于BFAB=1，表示A小于一位數(shù)值比較器是多位比較器的基礎。由一位數(shù)值比較器的真值表得到如下邏輯表達式：ABAB00001010101010011001F

=AFA<B=AFA=B=AB+

B1B1&&FA1集成數(shù)值比較(1)集成數(shù)值比較器74LS85的功74LS85是四位數(shù)值比其工作原理和兩位數(shù)值比A0B0 A1A0B0 A1B1A3A3

B2IA＞FA＞ 1FA＜ 74LS85的邏輯符

74LS85的引腳4位數(shù)值比較器74LS85的功能 A3>B3× ××××A3<B3× ××××A3=B3A2>B2 ×××A3=B3A2<B2 ×××A3=B3A2=B2A1>B1×××A3=B3A2=B2A1<B1×××A3=B3A2=B2A1=B1A0>B0××A3=B3A2=B2A1=B1A0<B0×××A3=B3A2=B2A1=B1A0=B0HLLA3=B3A2=B2A1=B1A0=B0LHLA3=B3A2=B2A1=B1A0=B0××HA3=B3A2=B2A1=B1A0=B0HH

集成數(shù)值比較器的位數(shù)擴例：用兩片74LS85組成8位數(shù)值比較器（串聯(lián)擴展方式）輸入 輸出

FA

FA FA輸入A0 A1 A2 A3 A4 A5 A6 A7

A1 A2 A3

A0

A1 A2 A3低位片 低位片

輸?shù)退奈坏谋容^結果應作為高四輸

采用并聯(lián)擴展方式例：用74HC85組成16B15 B12 B8

B4 B00000011001B3A3B2A2B1A1B0FAFAB3A3B2A2B1A1B0001FAFAB3A3B2A2B1A1B0FAFAB3A3B2A2B1A1B0FAFAB3A3B2A2B1A1B0 FA FA輸輸算術運算電半加器和全加兩個4位二進制數(shù)相加:@在兩個1位二進制數(shù)相加時，不考慮低位來的進位的相---@在兩個二進制數(shù)相加時，考慮低位進位的相---半加全加加法器分為半加器和全加半加全加 C Ci多位數(shù)加法如何用1位全加器實現(xiàn)兩個四位二進制數(shù)相A3A2A1A0+B3B2B1B0串行進位加法

作業(yè)：P193-4.4.19；4.4.20；4.4.21(1)存器和觸發(fā)教學基本要求發(fā)器及T觸發(fā)器的邏輯功能1、鎖存器與觸發(fā)共同點：具有0和1兩個穩(wěn)定狀態(tài)，一旦狀態(tài)被確定，就能自行 不同鎖存器---對脈沖電平觸發(fā)器---對脈沖邊沿敏感的電

CP 2鎖存QQ Q QR

S 狀態(tài)，初態(tài)用Qn表示。

狀態(tài)次態(tài)用Qn+1表示。工作原R=0、 狀態(tài)不01100Q01100QQ00010 0010若初Qn

若初QnR=0、 置 R0 1RQ

Q 0若初Qn

若初態(tài)QnR=1、 置 R1 1RQ

G Q 10若初Qn

若初態(tài)QnS=1

狀態(tài)不確無論初態(tài)Qn為0或1，觸發(fā)器的次態(tài)Qn、 都為0101 觸發(fā)器的輸出既不是0態(tài)，也不是101R 當SR同時回到0時，10 10約束條件 SR=例運用基本SR鎖存器消除機械開關觸點抖動引起的脈沖輸出。RR +5100S

174HCT≥2≥

A ≥B≥100 +5

Q

Q不2）.邏輯門控SR鎖存電路結& &

基本SR鎖存Q

國標邏輯& &Q 使能信號控制門電邏輯功

狀態(tài)不Q3= Q4=

&&狀態(tài)發(fā)生變化。且有 &&Q S=1，R=1：Qn+1=Ф（不確定例：邏輯門控SR鎖存器的E、S、R的波形如下圖虛線上邊所鎖存器的原始狀態(tài)為Q=0試畫出Q3、Q4、Q

的波形解：根據前面講的邏輯門控SR鎖存器的功能表可畫出圖如下邊所示& &≥≥≥≥

ESRESR QE&Q&QQ2主從觸發(fā)1）路主鎖存器與從鎖

主鎖存

從鎖存CQ器結構相同（TG1和的工作狀態(tài)相同 和TG3的工作狀態(tài)

C

11

C

1Q1現(xiàn)數(shù)據和輸入信號之間的。

1Q1

11C1 1施密特反相2）CMOSD觸發(fā)器的工作原主鎖存主鎖存從鎖存CD1 CQ1QCCCC11C1C1 TG1導通，TG2斷開——輸入信號D送入主鎖存器Q跟隨D端的狀態(tài)變化，使Q=DTG3斷開，TG4導通——從鎖存器維持在原來的狀主鎖存從鎖存C主鎖存從鎖存CD1 C1QQCC11CCC1TG1斷開，TG2導通——輸入信號D不能送入主鎖存主鎖存器維持原態(tài)不變TG3導通，TG4斷開——從鎖存器Q的信號送Q可見：從鎖存器在工作中總是跟隨主鎖存器的狀態(tài)變化，觸發(fā)器因此冠名主從。觸發(fā)器的狀態(tài)僅僅取決信號上升沿到達前瞬間的信號。即D觸發(fā)器的特性可用下Qn+1=并稱其為D觸發(fā)器的特性方程3D觸發(fā)特性表（功能表D000011100111特性方程（次態(tài)方程01Qn+1= 01狀態(tài)

4JK觸發(fā)特性00000011（功能表00000011

特性方程（次態(tài)方程QQ 01001101JJKJK置置1Qn1JQn 11011110 11011110 010001100100011001例5.4.1設下降沿觸發(fā)的JK觸發(fā)器時鐘脈沖和J、K信號的波形如圖所示，試畫出輸出端Q的波形。設觸發(fā)器的初始狀態(tài)為0 JKQ15T觸1TQQ000011101110特性方程（次態(tài)方程

狀態(tài)轉換0101 Qn1TQn

TQn

T′觸發(fā)邏輯符>C>CQ特性方 Qn1時鐘脈沖每作用一次，觸發(fā)器翻轉一6SR觸發(fā)SR00000010010101SR000000100101011不確100110101101111不確Qn1SRQSR=0（約束條件

狀態(tài)

本章課后題：P237-5.2.3；5.2.4；5.2.5；六.時序邏輯電路的分析與設教學基本要1、熟練2、熟練3、熟練4寄存器的邏輯功能及其應用。輸出方程 Of1(IS)表達輸出信號與輸入信號、狀態(tài)變量的關系

Ef2(IS)表達激勵信號與輸入信號、狀態(tài)變量的關系Sn+1f3(Sn)表 電路從現(xiàn)態(tài)到次態(tài)的轉換關系

輸 電電E 電

狀態(tài)其格式如輸入yy(nz次態(tài)/y(n1z現(xiàn)態(tài)ABCD某電路的狀態(tài)狀態(tài)圖，其形式如下所輸輸入條輸yy現(xiàn)次每一個狀態(tài)用一個圓圈來代表，圈內用字母或數(shù)字表示該狀態(tài)的名稱，用還箭頭的直線或弧線表示狀態(tài)轉換關系，并將引起這一轉換的輸入條件X以及在該輸入和現(xiàn)態(tài)下的相應輸出標注在有向線段的旁邊，箭頭的起點表示現(xiàn)態(tài)，終點表示次態(tài)。如：

D

態(tài)B，則當輸X=1時，電路輸出Z=0同一時序電路的狀態(tài)圖與狀態(tài)表可相互轉換次次態(tài)/輸ABCABC狀態(tài)圖與狀態(tài)表的轉換關下面通過實例來討論時序電路邏輯功能的四種表達方輸出方輸出方& &

Y(Q0Q1激激勵方程 ( & & &&

D1Q0QQn11 Qn1(QnQn1 1 Qn1Qn

輸出方

狀態(tài)轉換真值10A11010A110Y000000001100010001011010100001101110110001111010狀態(tài)方程Qn1Qn Qn1(QnQn 狀態(tài)轉換真值110A110Y000000001100010001011010100001101110110001111010QnQnQn Qn1Qn1/ 000/10/000/01/100/11/100/01/

狀態(tài)

QnQQnQn Qn1Qn1/ 000/10/000/01/100/11/100/01/

（4）根據狀態(tài)表畫出時序圖（波形圖 000/10/000/01/100/11/100/01/Y

波形從波形圖可以看出:輸出Y不受時鐘脈沖的影時序邏輯電路的四種描述方式是可以相互轉換的

2時序邏輯電路的分了解電路的組電路的輸入、輸出信號、觸發(fā)器的類型等根據給定的時序電路圖,(１)輸出方程(２)各觸發(fā)器的激勵方程狀態(tài)方程將每個觸發(fā)器的驅動方程代入其特性同步時序邏輯電路分析舉例1試分析如圖所示時序電路的邏輯功能&&解：(1)了解電路組成

電路是由兩個T觸發(fā)器組成的同步時序電

根據電路列出輸出方程組 激勵方程組

&&將激勵方程組代入T觸發(fā)器的特性方程得狀態(tài)方程組Qn1TQnTQnTQnQn1AQn Qn1(AQn)Qn

根據狀態(tài)方程組和輸出方程列出狀態(tài)Qn1

AQn 狀態(tài) 000/01/001/10/110/11/111/00/Qn1(AQn)Qn Y=A

畫出狀態(tài) 000/01/001/10/110/11/111/00/

畫出時序圖若輸入A存在較大噪聲，這可能錯誤地觸發(fā)進位操作。如果刪除電路圖中A和與門G2輸入之間的連線，將電路轉換為穆爾型，使輸出信號僅取決于電路的狀態(tài)，其變化始終與時鐘同步，而輸入信號A影響電路狀態(tài)的時間僅限于CP脈沖上升沿前后的瞬間，從而提高電路的性能。 000/01/001/10/110/11/111/00/①AY②邏輯功能分觀察狀態(tài)圖和時序圖可知，電路是一個由信號控制的可控二進制計數(shù)器。當0時停止計數(shù)，電路狀態(tài)保持不變；當A=1時，在CP上升沿到來后電路狀態(tài)值加1，一旦計數(shù)到11狀態(tài)，Y輸出1，且電路狀態(tài)將在下一個CP上升沿回到00。該電路也是序列信號檢測器。用來檢測同步脈沖信號序列A中1的個數(shù)，一旦檢測到四個1狀態(tài)（這四個1狀態(tài)可以不連續(xù)），電路則輸出高電平。

①CP ①A

例2試分析如圖所示時序電路的邏輯功能解：(1)了解電路組成電路是由兩個JK觸發(fā)器組成的莫爾型同步XX&YJ=K J=K=X 輸出方程:將激勵方程代入JK觸發(fā)器的特性方程得狀態(tài)方程

J2=K2=X Qn1JQn

Qn1JQn Qn11Qn1Qn

Qn1XQnQnXQn 整理

nQ2Q

XQnQ

列出其狀態(tài)轉換表，畫出狀態(tài)轉換圖和波形Qn1

Q

XQn

Y=Q 狀態(tài)轉換 Qn1Qn1/ 0001/11/0110/00/1011/01/1100/10/

畫出狀態(tài)

22nQn1Qn1/0011201/10/11/00/111/00/01/10/

狀態(tài)

根據狀態(tài)轉換表，畫出波形圖 ZA=A=0010010011001011A101110Z(４)確定電路的邏輯功能時 電路進行加1

電路進行減1計數(shù)。Y

例 分析下圖所示的同步時序電路n012&

激勵方程

D0

Q1Q0D1Qn0D2Qn1

將激勵方程代入D觸發(fā)器的特性方程得狀態(tài)方程Qn1得狀態(tài)方QnQn1Q QQnQn1Q Qn1Qn+1Q 00000001011001111000100111101111

狀態(tài) Qn1

Q1QQn Qn1

1Qn1列出其狀態(tài)

畫出狀態(tài)

狀態(tài)QnQn1Q Qn1Qn+1Qn 00000001011001111000100111101111

邏輯功能由狀態(tài)圖可見，電路的有效狀態(tài)是三位循環(huán)碼從時序圖可看出，電路正常工作時，各觸發(fā)器的Q端輪流出一個寬度為一個CP周期脈沖信號,循環(huán)周期為3TCP。電路的功為脈沖分配器或節(jié)拍脈沖產生器CPCP 同步時序邏輯電路的設同步時序電路的設計過由給定的圖和原狀態(tài)化狀態(tài)分選擇觸器類確定激勵方程組和輸出方程組畫出邏輯圖并檢態(tài)表型自啟動同步時序邏輯電路設計舉例1.設計一個序列檢測器，用來檢測二進制序列。每當連解：據題意，電路有一個輸入端x，用以接收二進制信號序列，還有一個輸出端z，用來指示對“111”序列的識別，且輸入與輸出之間的關系見下面典型序列所示：x：1101111z：0000011先建據題意，電路在連續(xù)收到3個1（或者3個以上1）時，輸出為1，其它情況輸出則為0，因此，要求電路能收到1個，連續(xù)兩個1，連續(xù)3個1的情況。設電路的初始狀態(tài)為S0，并將以上三種情況分別用S1，S2，S3來表示，則可得出主干轉移圖，見下圖所示

原始狀態(tài)

現(xiàn)現(xiàn)次態(tài)再對上圖作進一步的完善（見紅線所示），便得到原始狀態(tài)圖，據它可以作出原始狀態(tài)表如上表所示。

狀態(tài)化由于獲得的是完全確定的狀態(tài)表，故用觀察法化簡便可以得等效狀態(tài)對為（S2，S3）。且最大等效類為：（S0），（S1），（S2，S3）。將等效對（S2，S3）合并為一個狀態(tài)，記為S2，則可作出最小化狀態(tài)表如下：y2(n1 (n1y yz狀態(tài)編因為最小化狀態(tài)表中只有三個狀態(tài)，所以只需要2代碼來表示各個狀根據編碼規(guī)則，找出最佳編碼方由規(guī)則1知，S1與S2，S0與S2，S0與S1均應分配相鄰的進制代碼由規(guī)則2知，S0S1，S0與S2均應分配相鄰的二進制代碼。由規(guī)則3知，S0與S1應分配相鄰的二進制代碼。由規(guī)則4知，S0應分配邏輯0 由以上分析得到的狀態(tài)分配圖及 y11

將以上分配的狀態(tài)編碼代入最小化狀態(tài)表中，便可得到二進制狀態(tài)表。

選定觸發(fā)器，求出激勵函數(shù)式和輸出函數(shù) X輸次y(n1)y 激勵函000000d0d001000dd1010dddddd01100d1d1100010d1d101111dd0110dddddd11111d0d0由于狀態(tài)表中只有三個狀態(tài)，而10狀態(tài)沒有用上，故10態(tài)可作任意狀態(tài)處

yy1x0001dddd0001dddd

y2y1x

yy

1 2 2

dd1010dd1010dd000001dd dddd10dddddd10dd01ddddddJ xy

zK

畫出邏輯電路根據上面求出的邏輯表達式，可作出序列檢測器的邏輯圖如下所示：討一般來講，當電路所需的工作狀態(tài)數(shù)m小于觸發(fā)器所能表示的狀態(tài)數(shù)時，需要對所設計的電路進行實際工作狀態(tài)討論，其目的主要是查兩個問題：電路若進入無效狀態(tài)，能否在輸入和時鐘的作用入有效狀態(tài)。若能，則稱其具有自恢復功能，否則，稱為掛起。電路萬一處于無效狀態(tài)，是否會產生錯誤的輸出一旦發(fā)現(xiàn)存在掛起現(xiàn)象或者錯誤輸出的現(xiàn)象，則必對電路進行修改，否則將影響電路工作的可靠性，甚至破壞正常工作。討論的過程實際上是對所設計的電路進行分析的過程，即根據設計電路作相應的狀態(tài)表和狀態(tài)圖后，則可使檢查的兩個問題一目了然。至于修改設計的方案問題，則只涉及激勵函數(shù)和輸出函數(shù)化簡時對無效狀態(tài)下無關項的處理?，F(xiàn)分析得到的邏輯電路。當電路進入無效狀態(tài)10時，在加入輸入信號后，能否進入正常的工作狀態(tài)？將激勵函數(shù)式代入到J-K觸發(fā)器的次態(tài)方程得電路的次態(tài)方程組：y

y2J2K2y2xy1y2J1y1K1y1xy1xy1再根據次態(tài)方程組及輸出函數(shù)式作出該電路的狀態(tài)及狀態(tài)圖，如下所

(n1)y(n1 從狀態(tài)圖可看到，一旦進入10，則不x=1還是在x=0，見右側卡諾圖，得新的z根據修改后得到的z式對原電路進行修改，即加上一根（用紅線示意）

000001dd000001ddz例2.設計一個二進制數(shù)碼串行加法器解：串行加法運算和二進制數(shù)的算術加法運算規(guī)則是一致的即從低位到 逐位相加，被加數(shù)和加數(shù)從低位到 串行地輸入到加法器，相加時除獲得每位和數(shù)Si外，還應記住每位的進位yi，以便將yi加到第i+1位上。詳見下列框圖所示：sa在圖（a）中，aisaii bi為加數(shù)和被加數(shù)i出的Si為串行輸出 是和數(shù)。本位產生的

時框 清

建立原始狀態(tài)由于進位的值只可能為0和1兩種狀態(tài)，故狀態(tài)圖中只畫兩個狀態(tài)，設其為0和1。據 則有：aibi為00，01和時，無進位，其本位的和分

為0，1，1；aibi為11時，有

狀態(tài)Yi-次態(tài)/01由于以上已為最小化狀態(tài)表，且各個狀態(tài)的代碼已定，故可以省略狀態(tài)簡化和狀態(tài)編碼兩個步驟。若選用D觸發(fā)器，由D觸發(fā)器的激勵表及狀態(tài)表可直接得到激勵函數(shù)與輸出函數(shù)的卡諾圖。Y

11101110010001

010110010110101 化簡后（畫卡諾圖）得激勵函數(shù)與輸出函數(shù)的表達式為D

biyi1ai aibiyi1aibiyi1aibiyi1aibiaibi

畫邏輯 變；當x=1時，在時鐘脈沖作用下進行減1計數(shù)。計數(shù)器有一個輸出z，當產生借位時z=1，否則z=0。解：1.先根據題意建立原始狀態(tài)表和狀據題意是兩位二進制數(shù)減1計數(shù)器，故設狀態(tài)變量為y2和y(n1)y(n1y(n1)y(n1 z

用觀察法可知該狀態(tài)表已為最簡，故省去狀態(tài)簡化的步驟。而該狀態(tài)表已經為二進制狀態(tài)表，故又可省去狀態(tài)編碼的步驟?，F(xiàn)可直接利用T觸發(fā)器的激勵函數(shù)表和二進制狀態(tài)表得到激勵函數(shù)真值表，并由其真值表可作出激勵函數(shù)的卡諾圖，再得到激勵函數(shù)的表達式，同時，可以從二進制狀態(tài)表直接得出輸出函數(shù)：11010101010100001000001 T2xy T

zxy2 畫出邏輯電路例4用D觸發(fā)器設計一個8421BCD碼同步十進制加計數(shù)器。 1、列出8421碼同步十進制加計數(shù)器的狀態(tài)表 Qn3Qn2Qn1Q0Qn+132Qn+11Qn+100000000011000100102001000101000100110011100010019100100002、確定激勵方程現(xiàn)態(tài)次態(tài)Qn3Qn2Qn1Q0Qn+132Qn+11Qn+100000000010001100010010001020010001100110040100010101011060110011101100081000100110009100100000000畫出各觸發(fā)器激勵信號的卡諾 1n n100000000000 000×Q×

0111011nQ2 ×00Q3×00 n×01Q3 ×01 n

QnQnQnQnQnQnQnD3Q3Q0Q2Q1

n Qn 00 00××0××010 ×××Q Q××× ×0×00Q Q×0×00

Q QD1

n n3、畫出邏輯圖，并檢查自啟動能畫出完全狀態(tài)電路具有自啟動能畫出邏輯D3QnQnQnQnQ

D2QnQnQnQnQnQnQn D1QnQnQnQnQ

D0Q0 &RRRRQ1Q0>>>>例:設計一個串行數(shù)據檢測器。電路的輸入信號是與時鐘脈沖同步的串行數(shù)據，其時序關系如下圖所示。輸出信號為；要求電路在信號輸入出現(xiàn)11序列時，輸出信號為1，否則為0。解:1.根據給定的邏輯功能建立原始狀態(tài)圖和原始確定輸入、輸出變量及電路的狀態(tài)數(shù)輸入變量

輸出變量

狀態(tài)數(shù)：4定義輸入輸出邏輯狀態(tài)和每個電路狀態(tài)的含義a——初始狀態(tài)c——A輸入11后

b——A輸入1后d——A輸入110列出原始狀態(tài)轉換

狀態(tài)化

ba/ba/c/b/a/dc/d/cb/a/a現(xiàn)abcS初始狀 dc現(xiàn)次態(tài)／輸aa/bba/cc狀態(tài)分 令a=00，b=01，c=ababc

現(xiàn)Qn+1現(xiàn)Qn+1Qn+1 00/00/1100/11觸發(fā)器個數(shù):兩個。類型：采用CP下降沿敏感JK觸發(fā)器

現(xiàn)Qn+1現(xiàn)Qn+1Qn+1 00/0100/00/111010

狀態(tài)轉換真值表及激勵信QQ1Q0AQn+1Qn0Y0000000×0×0010100×1×0100000××10111101×0×110001×1×1111110×0×01輸出方程： 1激勵方程

YYnnAJ1Q0n

0000000××01nAnA1nn××××000××××××011n1n×1n10××0× n01×××n01××××××AJ0

AK0

根據激勵方程和輸出方程畫出邏輯激勵方JQ

K1

輸出方 1J10

K01&&0 =10時0

=

能自能自啟

=

1輸出方程 1

修改電1輸出方程 1

&& 11

& &Y4寄存器和移位寄存1）存 n位二8位CMOS寄存器DD011……1D11C1C…1CC1O 111EE…EQQ…QD

8位CMOS寄存器工作?！麳H↑↑LL存入數(shù)據↑↑HH↑↑LL

輸LHLHQnQ觸對L觸對LHLH發(fā)器的LH發(fā)器的狀LHLH2）、寄存移位寄存器的邏輯功移位寄存器是既能寄存數(shù)碼，又能在時鐘脈沖的作用下使數(shù)碼向 或向低位移動的邏輯功能部件。移位寄存器的邏輯功能分單向移位寄存按移動方式

左移位寄存右移位寄存雙向移位寄存典型集成電8位移位寄存器串行數(shù)

可利用其中的一個作為串行數(shù)據輸入的使能R輸入

清“0”

串行輸11邏輯

并行輸

典型集成電CMOS4位雙向移位寄存器

1

1

1

擇器的功

1 R

1

1

1

1四個SR觸發(fā)器及四個非門實現(xiàn)了D觸發(fā)器的功74HCT194的功能表行時并行輸Qn1Qn1Qn1 右移左移 L×××××× Q Qn Qn Q Qn Qn Qn Qn Qn Qn Qn Qn Qn Q Qn Qn 1HLL×××× 2HLHL×↑× 3HLHH×↑× 4HHL×L↑× 5HHL×H↑× 6HHH××↑DI1*DI2*7CP脈沖上升沿之前瞬間DIN的電

5計數(shù)器的基本功能是對輸入時鐘脈沖進行計數(shù)。它也可用于分頻、定時、產生節(jié)拍脈沖和脈沖序列及進行數(shù)字運算等等。1）制計數(shù)(1)異步二進制計數(shù)器---4①工作原Q0Q21RRRR1111100000000111111110 000000001111111100101001010101010101010001100110011001100001111000011110 1

1

Q

Q

結論

計數(shù)器的功能：不僅可以計數(shù)也可作為分頻器②典型集成電路計數(shù)器74LVC161是典型的CMOS4位同步二進制加計數(shù)器。它除了還控制進位輸出CE

D D D D CE

P11預置數(shù)據使 P11C C

≥FF1 C1R1Q

≥FF1 C1R1Q

≥FF1 C R1Q

≥FF1 C1& Q T 邏輯

74LVC161邏輯功能 輸出計數(shù)使預置數(shù)據輸 LH×L×××××↑××××L LL*L×××××××××××保