有關(guān)AD9361的學(xué)習(xí)記錄

AD9361學(xué)習(xí)記錄一、簡介AD9361是ADI推出的面向3G和4G基站應(yīng)用的高性能、高集成度的射頻解決方案。該器件集RF前端與靈活的混合信號基帶部分為一體，集成頻率合成器，為處理器提供可配置數(shù)字接口。AD9361接收器LOH作頻率范圍為70MHz至6.0GHz,發(fā)射器LO工作頻率范圍為47MHz至6.0GHz,涵蓋大部分特許執(zhí)照和免執(zhí)照頻段，支持的通道帶寬范圍為200kHz以下至56MHz.兩個獨(dú)立的直接變頻接收器擁有首屈一指的噪聲系數(shù)和線性度.每個接收（RX）子系統(tǒng)都擁有獨(dú)立的自動增益控制（AGC）、直流失調(diào)校正、正交校正和數(shù)字濾波功能，從而消除了在數(shù)字基帶中提供這些功能的必要性.TheAD9361還擁有靈活的手動增益模式，支持外部控制。每個通道搭載兩個高動態(tài)范圍模數(shù)轉(zhuǎn)換器（ADC）,先將收到的I信號和Q信號進(jìn)行數(shù)字化處理，然后將其傳過可配置抽取濾波器和128抽頭有限脈沖響應(yīng)（FIR）濾波器，結(jié)果以相應(yīng)的采樣率生成12位輸出信號。發(fā)射器采用直接變頻架構(gòu)，可實(shí)現(xiàn)較高的調(diào)制精度和超低的噪聲。這種發(fā)射器設(shè)計帶來了行業(yè)最佳的TX誤差矢量幅度（EVM），數(shù)值不到40dB，可為外部功率放大器（PA）的選擇留出可觀的系統(tǒng)裕量。板載發(fā)射（TX）功率監(jiān)控器可以用作功率檢測器，從而實(shí)現(xiàn)高度精確的TX功率測量.完全集成的鎖相環(huán)（PLL）可針對所有接收和發(fā)射通道提供低功耗的小數(shù)N分頻頻率合成。設(shè)計中集成了頻分雙工（FDD）系統(tǒng)需要的通道隔離。二、AD9361系統(tǒng)構(gòu)成AD9361的框架如下圖2-1所示:派址AKUAN、卜FM1A.P,OWr土kiUidih、RUBP.AMIDhi七R郴R(i=^ibn做書h■XiMCliQ口KTALP日MDOIHTWA￡E』徂產(chǎn)，，+i_yMHJ——HEj~HH.0應(yīng)B楮IS”向網(wǎng)局局nS-Mlr-taWtrTViWtr-HCEliifth5A<Q1TVWJflrYRxDMkT^ikiaPF*1niemjmdBwatevlmTKLO6-圖2—1它支持2x2MIMO通信，收發(fā)各有兩條獨(dú)立的射頻通路.RFOUTPUTTX射頻前端構(gòu)成如下圖2-2所示：RFOUTPUTTXFilterDACINPUTTX

Secondary

FilterTXFilterDACINPUTPhase

Spiltter圖2—2TX數(shù)據(jù)通路如下圖2-3所示：FRO3TXFIRHB1HB2HBSfFRO3TXFIRHB1HB2HBSfINT3-P「r--D-取三圖2—3RX射頻前端構(gòu)成如下圖2—4所示：RFINPUTRFINPUTPhase

Spiltter圖2—4RX數(shù)據(jù)通路如下圖2-5所示:OEC3HB2PROGRKFIR圖2-5三、初始化及校準(zhǔn)總述AD9361在上電之后便會進(jìn)入休眠狀態(tài)。此時用戶需要根據(jù)所需參數(shù)，對芯片進(jìn)行初始化配置。其配置包括以下幾方面：基本參數(shù)配置（包含SPI時鐘頻率、DCXO補(bǔ)償、射頻時鐘使能）BBPLL頻率配置及校準(zhǔn)PolyPhaseTXDigitalFilter的系數(shù)寫入PolyPhaseRXDigitalFilter的系數(shù)寫入數(shù)字?jǐn)?shù)據(jù)接口配置AuxDAC/AuxADC初始化Control_Out端口輸出配置GPO端口參數(shù)配置頻率無關(guān)的射頻參數(shù)配置，包括LOPower、VCO&LDO的參數(shù)配置、ChargePump校準(zhǔn)等）T/Rx頻率綜合器參數(shù)配置T/Rx工作頻率配置及校準(zhǔn)MixerGMtable增益配置RXGaintable配置RX手動增益配置T/RX基帶模擬濾波器校準(zhǔn)（tune）RXTIA配置及校準(zhǔn)二級TX濾波器校準(zhǔn)ADC初始化BB/RFDC校準(zhǔn)

發(fā)射數(shù)據(jù)正交性校準(zhǔn)（相當(dāng)于IQ校準(zhǔn)）TX增益配置RSSI及功率測量的初始化使用AD9361，我們主要關(guān)注的有五個方面：一是其中各器件的校準(zhǔn)；二是有關(guān)濾波器的配置；三是有關(guān)數(shù)字部分接口的模式、工作方式的配置；四是射頻工作狀態(tài)機(jī)控制；五是有關(guān)T/Rx增益的配置。以下分4節(jié)對這幾個方面分別闡述.四、時鐘源和RF四、時鐘源和RF&PLL頻率綜合器由于時鐘是整個芯片的核心，在介紹上節(jié)所述五方面之前，我們先詳述一下AD9361的時鐘、PLL和頻率綜合器。1、參考時鐘及DCXOAD9361使用分?jǐn)?shù)分頻鎖相環(huán)生成一個本地時鐘為信號轉(zhuǎn)換、數(shù)字濾波器、IO端口提供時鐘源。這些PLL均需要一個參考時鐘，這個時鐘可以通過外部晶振提供，或者由外部晶體加上一個可變電容生成所需頻率。在使用外部晶體的情況下，需使用DCXO補(bǔ)償晶體頻率來保證輸出參考時鐘穩(wěn)定。2、RF&BBPLL頻率綜合器OPENFOREXTERNALDOMOTUSECONNECTHSTOGROUNDKTALNOREXTERNALREFERENCEINPUTSMHeTO|l￡lMKzTO前MHzRBCOIWM&NDBD)B6PLLFftEfOPENFOREXTERNALDOMOTUSECONNECTHSTOGROUNDKTALNOREXTERNALREFERENCEINPUTSMHeTO|l￡lMKzTO前MHzRBCOIWM&NDBD)B6PLLFftEfTX3YMTHfFrefiomhetobom「REFi&MHzTOFORBtSTPERFORMANCE:33MHzTO70MHzFORBESTPERFORMANCE:TORXSYMTH參考時鐘輸入后，分別進(jìn)入3個獨(dú)立的PLL（如圖4—1所示），分別為T/RX頻率綜合器、基帶PLL提供參考時鐘源。3個PLL需各自進(jìn)行校準(zhǔn)。A）TX、RXPLL的鎖定在FDD模式下，TX和RX的PLL可工作在不同頻率下，它們同時開啟；TDD模式下，TX和RX的PLL根據(jù)收發(fā)情況輪流開啟.一般的TDD模式工作狀態(tài)按照Rx-ALERT-Tx—ALERT-Rx跳轉(zhuǎn)，基帶通過跳轉(zhuǎn)TXNRX信號來控制TX、RX狀態(tài)的跳轉(zhuǎn)，當(dāng)TXNRX從0跳變到1時，RXPLL關(guān)閉，TXPLL開啟并進(jìn)行重新校準(zhǔn)鎖定，反之TXPLL關(guān)閉，RXPLL開啟并重新校準(zhǔn)鎖定。TDD模式下每次PLL校準(zhǔn)鎖定的時間大概為45us~60us左右。不過假如系統(tǒng)每次收發(fā)幀所使用的載波頻率不變，則不需每次打開TX或RX時重新進(jìn)行校準(zhǔn)，而沿用上一次的校準(zhǔn)值。此時需要在一次校準(zhǔn)過后將寄存器中的VCOCal比特關(guān)閉，這樣可以明顯得縮短信號收發(fā)之前，頻率綜合器的穩(wěn)定時間。B）FastLock模式假如你的系統(tǒng)需要在多個頻點(diǎn)上工作，則可以使用FastLock模式，它支持保存多個頻點(diǎn)的頻率控制字，使得頻率變化是,PLL的鎖定時間更短。然而這種模式TX和RX分別最多只能保存8個頻點(diǎn)，還是有一點(diǎn)局限性.五、器件校準(zhǔn)AD9361的校準(zhǔn)及其校驗方式簡介如下表5-1所示:表5-1CdllbratloinA.UnFrequencyCflHibrACigfiiOuneBit明PLLVCQEllb搟Uon汀we?iim*"i&wufre/炒Kyth四i料叫徒[71,iiwhenItxkHRFsynthesizerchargepumpcallbi^tlbnOftceRk：Qk244[7],1MyhendoneTk0^264(7],.1whendoneRF呼聞1名記由VCOElIlxa血nOccurs^uiomauicallywtenIntegerfrequencyword'^n(.ien.InIDDiDtcuisiiihenTXNRMRk;Ox247[11iwknkxkftiTxiCh2E7[l]r1whenikxked日事，括baMRxanHlpigfik?rtuneOike;iip^Ai^wh-enBWchangesOwDl6L?1rMlfclearswhendone日吹Tkfilterftirx8TxssondarvfilterluneRxHAcAllIhravloiiRxADCsetupOiKt?updnlrwhcnBWchangesOrKe,manualequation^ucxiacewhenBWchdrigesOwe；mm如1equMkinA中叫1心BWOftce：伯蹄曲1LUIorequMions,updatewhenADCsamplrtgraie€WO16[亂wlfclcfluswhrndoneBa舌EbmmdDCoffsetOftce0x01Wot巽1「￡|%也whendoiieRFOCofhetAnytimeLOfrequencycha-ngesmore(hanIDOMHzQmOI6[1LwffclearswhenduneRxquadraturecallbratianAnyUin^LOfre<|ueixrychai^geimorethanIDOMlHzTr/kJiigrui^canUnuouslyTxqu^Jr-diuiecdllbfMK^nAh/iJrr^eLOfreiibEi^icyth如郵smu比(hanIDOMlHz€W>16[4Lwlfclcflrawhendone每次芯片上電或者硬件復(fù)位之后都必須進(jìn)行校準(zhǔn)，校準(zhǔn)之后的參數(shù)會被保存。校準(zhǔn)的順序由狀態(tài)機(jī)控制，其狀態(tài)如下表5—2所示。由于其中部分校準(zhǔn)需導(dǎo)入其他校準(zhǔn)所得結(jié)果，因此假如多個校準(zhǔn)同時使能，則校準(zhǔn)順序由校準(zhǔn)狀態(tài)機(jī)控制。當(dāng)校準(zhǔn)狀態(tài)機(jī)停留在0x1狀態(tài)時，表示校準(zhǔn)完成。需要注意的是:T/Rx的基帶濾波器校準(zhǔn)不受校準(zhǔn)狀態(tài)機(jī)控制，必須在其他校準(zhǔn)均不進(jìn)行時，進(jìn)行T/Rx基帶濾波器的校準(zhǔn).Calibr-atiofiSequenceCalibr-atiofiSequenceState!3:0]ActiveCalibration0^0Oxa0k2g0k4gOxhWgClxQOxAtoOxFCdlibr^cionWAfTg田Calibrationschn世BasebandDCoffeetc-alibrationRFRifDCoffsetcallhratinnTxlquadraturecalibrationTx2quadraturecalibrationRkIquardraLurecalibrationRx2qu^dratwiesIHxM沁n0^0Oxa0k2g0k4gOxhWgClxQOxAtoOxF注1:RF頻率綜合器VCO校準(zhǔn)AD9361的發(fā)射和接收的頻率綜合器是獨(dú)立的，因此TX和RX的RFVCO校準(zhǔn)需分別進(jìn)行。在TDD模式下，TXNRX為高代表發(fā)射，TXNRX低代表接收，做RFTXVCO校準(zhǔn)是，TXNRX需拉高；RFRXVCO校準(zhǔn)時，TXNRX拉低。FDD模式下，需要將ENSM調(diào)整到ALERT狀態(tài)，隨后使能頻率綜合器校準(zhǔn)。官方建議無論使用TDD還是FDD工作模式，均可在做RF頻率綜合器VCO校準(zhǔn)時，使用FDD的校準(zhǔn)方式，因為FDD校準(zhǔn)的頻率更準(zhǔn)確穩(wěn)定，但是弊端是耗時較長。注2:T/Rx模擬濾波器校準(zhǔn)模擬濾波器校準(zhǔn)有一點(diǎn)需要注意，在進(jìn)行校準(zhǔn)帶寬設(shè)置時，帶寬值需要設(shè)置成BB帶寬的1.6倍，BB帶寬值是基帶復(fù)數(shù)輸出帶寬的一半，即RX為26MHz?0。2MHz,TX為20MHz~0.625MHz。六、濾波器配置本節(jié)介紹發(fā)射和接收的濾波器通路。1、發(fā)射濾波器通路BBLPFTX濾波器通路總體分為3級數(shù)字濾波器和兩級模擬濾波器，示意圖如下圖6—1所示:BBLPFHB3rINT3圖6-1通路輸入為I、Q兩路12bit補(bǔ)碼。

A）"^數(shù)字濾波器數(shù)字濾波器分為4級，主要用于對接口I、Q信號進(jìn)行插值濾波。它們可由用戶控制選通.第一級ProgTXFIR支持1倍、2倍、4倍插值，可通過用戶配置最高128階位寬16bit濾波器系數(shù)，并且可提供0?一6db濾波器增益。其插值倍數(shù)和濾波器階數(shù)關(guān)系如表6-1所示：表6-1IntcrpohtionMmdnwnnNumberofTaps-121網(wǎng)4128第二級HB1是一個固定2倍插值低通濾波器。其濾波器系數(shù)為[-53,0,313,0,-1155,0,4989,8192,4989,0,-1155,0,313,0,-53].頻率幅度相應(yīng)如圖6-2：ffp)器m'F烈圣-100000.10.2ffp)器m'F烈圣-10000NormalizedFrequency(x?rrad/sample)1第三級HB2也是一個固定2倍插值低通濾波器，系數(shù)為[-9,0,73,128,73,0,-9].其幅頻相應(yīng)如圖6—3所示.

NormalizedFrequency(x%rad/sample)0-200-400NormalizedFrequency(xttrad/sample)圖6—3NormalizedFrequency(x%rad/sample)0-200-400NormalizedFrequency(xttrad/sample)第四級HB3/INT3可實(shí)現(xiàn)2倍或者3倍插值.2倍插值濾波系數(shù)為［1，2,1］，其幅頻相應(yīng)如圖6-4所示.三倍插值系數(shù)為［36，-19，0，-156,-12,0,479，223，0，-1215,-993,0,3569，6277,8192，6277，3569,0，-993，-1215，0,223,479,0，-12，-156，0,-19，36］，幅頻相應(yīng)如圖6-5所示。NormalizedFrequency(xttNormalizedFrequency(xttrad/sample)圖6—450-10000.10.250-10000.7080.91NormalizedFrequency(xirrad/sample)o-500-WOO-150000.70fi0.91NormalizedFrequency(rad/sample)圖6-5"^模擬濾波器在數(shù)字濾波信號經(jīng)過DAC轉(zhuǎn)換成模擬信號之后，需要經(jīng)過低通濾波器在濾除雜散干擾。模擬濾波器分為兩級，帶寬均可配置。第一級的帶寬范圍較窄，為625kHz?32MHz，通帶帶寬設(shè)置為信號帶寬的1。6倍；第二級的帶寬范圍為2.7MHz?100MHz，通帶帶寬設(shè)置為信號帶寬的5倍。2、接收濾波器通路接收通路分為兩級模擬濾波器和四級數(shù)字濾波器，連接示意圖如圖6-6所示：HB3；匪C3HB2PROGRXFIRHB3；匪C3HB2PROGRXFIRS&MFI-通路輸出也為12bit補(bǔ)碼.A)RX模擬濾波器

接收端模擬濾波器也分為兩級，第一級TIALPF的可配置帶寬為1MHz70MHz，配置帶寬設(shè)置為信號帶寬的2。5倍；第二級BBLPF的可配帶寬為200kHz~39.2MHz,配置帶寬為信號帶寬的1.4倍。B）RX數(shù)字濾波器數(shù)字通路的4級濾波器正好是發(fā)射通路的反向.第一級HB3/DEC3為2倍或3倍抽取可選。2倍抽取的濾波系數(shù)為［1,4,6,4，1］,其幅頻相應(yīng)如圖6—7所示。3倍抽取濾波器系數(shù)為［55,83,0,-393,-580,0,1914,4041,5120,4041,1914,0,-580,-393,0,83,55］。其幅頻相應(yīng)如圖6-8所示。m9EBC亶00.10.2m9EBC亶0080.91圖6—7-1501111111-150111111110.70,80.91NormalizedFrequency(xttrad/sample)0NormalizedFrequency(x?rrad/sample)第二級HB2和第三級HB1均為2倍抽取的低通濾波器.其系數(shù)如下：HB2：[-9,0,73,128,73,0,-9]HB3:[-8,0,42,0,-147,0,619,1013,619,0,-147,0,42,0,-8]HB2的幅頻相應(yīng)如圖6—9,HB3的幅頻相應(yīng)如圖6-10.-15000.70,80.91NormalizedFrequency(xttrad/sample)-200-400-60001NormalizedFrequency(xttrad/sample)圖6-9o04050.60.7080.910-1000-1500NormalizedFrequency(xttrad/sample)DE100.1D衛(wèi)0,30,40.50.6070.8NormalisedFrequency(xttrad/sample)圖6-10最后一級ProgRXFIR也支持1倍、2倍、4倍抽取，波器系數(shù)，并且可提供一12db、-6db、0db、6db濾波器增益.可通過用戶配置最高128階位寬16bit濾七、數(shù)字接口詳述AD9361與數(shù)字基帶的接口示意圖如圖7—1所示:i：<P0_D(11：P0_D(11：0]12DATACLK6FB_CLK(><■RXFRAME>TX_FRAMEX<AUXDACRFENABLE-：RFEN-AGCCTRLOUTFRONTCTRLOUTAD9361CTRLJNSP1_ENB|；<SP1_DIX5PIDO(>S￥HC_IINXXTAL-NCLKOUT丁XTALFBBP圖7-1數(shù)字接口電平有兩種可配置模式：CMOS和LVDS。1、接口功能介紹AD9361主要的接口有SPI、數(shù)據(jù)端口P0_D、P1_D、DATA_CLK、FB_CLK、TX_FRAME、RX_FRAME、ENABLE、TXNRXoSPI:該芯片集成的SPI接口為4線SPI,可讀可寫，主要用于配置內(nèi)部寄存器.P0/1_D:這是數(shù)據(jù)傳輸端口，位寬均為12bit,根據(jù)應(yīng)用模式可配置成輸入、輸出和雙向。DATA_CLK:DATA_CLK由AD9361輸出。該時鐘主要用于RX狀態(tài)外部數(shù)字基帶對P0_D、P1_D數(shù)據(jù)采樣，數(shù)字基帶生成的數(shù)據(jù)和控制信號均需為DATA_CLK時鐘域的，否則可能導(dǎo)致AD9361獲取數(shù)據(jù)時的采樣問題。CMOS模式下DATA_CLK通過DATA_CLK_P端口輸出。FB_CLK：FB_CLK是DATA_CLK反饋到AD9361的數(shù)據(jù)時鐘。用于AD9361內(nèi)部對TX_FRAME、ENABLE、TXNRX信號的上升沿采樣，以及對于P0_D、P1_D數(shù)據(jù)端口的上升沿和下降沿采樣。注意：FB_CLK必須與DATA_CLK同源（頻率相同，占空比相同），對兩個時鐘的相位沒有要求。CMOS模式下，僅適用FB_CLK_P線。RX_FRAME：RX_FRAME用于在接收狀態(tài)下標(biāo)識P0_D、P1_D的數(shù)據(jù)有效.它可以配置成常高，或是50%占空比的脈沖信號。TX_FRAME：TX_FRAME用于TX狀態(tài)下，標(biāo)識發(fā)射數(shù)據(jù)有效。其時序與RX_FRAME類似.發(fā)射狀態(tài)下，TX_FRAME為低，射頻發(fā)射空數(shù)據(jù).ENABLE&TXNRX:ENABLE和TXNRX信號主要在TDD模式下使用，ENABLE拉高時，根據(jù)TXNRX信號，使射頻芯片進(jìn)入TX或RX狀態(tài)，TXNRX為1表示TX，為0表示RX。2、接口模式AD9361數(shù)字接口模式主要分四個方面：電平模式（LVDS、CMOS），數(shù)據(jù)速率（SingleDataRate（SDR）、DualDataRate（DDR）），端口模式（DualPort、SinglePort）、收發(fā)天線個數(shù)（1T1R、2T2R）（此處暫時不詳述）.A）電平模式接口電平模式主要根據(jù)電平信號類型來分類，主要分為兩種：LVDS模式和CMOS模式.它們的區(qū)別體現(xiàn)在可使用的信號bit為上。CMOS模式下，各種接口時序的最高頻率如表7—1所示。表7—1ModaWITCMFimur加中牌HRZT/astlT/2RZT3前樸網(wǎng)補(bǔ)時AlaKimumDatalaMOWordhlMjixlfPiMinfiiFthsnrwlJignalSandwldlliMaximuimDa^aRateiCmbdm卻2l>dQMaxlniuniftpifliannalSignalMndwidtk||Mrchannel]5枷gFm?tjue*icyW腿b心袖方IviqMlhkhlMvFi■佬US4帕A◎代r秘rtigii昌5DRiMapilDDRiMspsI5DIRECUSiMHzlDDHBini：MHz|SDRBuy洲2DDRB^iMMzjSDR|Ma|?iDDRiM^psjDOR.BU^1MHz?沁RBu，liMFiz：>DDRBujiMHz]SinglePwHMD呻Im30J261443Q.72M115363D7215363ft7215367J6B1536PqMFullDuplex15J63QJ215363QJ2睥1536對E15367.6S11536海儺DualForeHalfD呻Im122.085P5615ft130.7261.44BO-72W15.3690.72DualFdrcFdlUupkM367261.4430.72M'1536M.721536JW2［洶3X72堿15.36：L他I耿dbyH誠麗酊叩丘1物baodwllJiLVDS模式下，各接口時序的最高頻率如表7—2所示。表7—2CI時頑屆。Mode-1R1TCoMlgu^honfWT/iRIT.1JfciT1：小時就理。"M^xlmlirfiDdldRaw-Ccnitunned2伽以W村HMM中蚪Muijiinium醪ClianiFitlS*gnwlB^ndwldihiMHe；>MaximumD，中FUl電-CofnblifiNImid。的汕MaulmumiRFClhinfwlSignalBandwhdthIMtil)p<rrCli占iirWlMlnlrfiU時勃Epi#Fi*眼2kdhrciHraniplin^Usin-a|Mirt|iYiumArnplktPrcquB-ncyIMugiOvBr^ampIlin^DlidlPortFullDupIvK5615C1$144H13Q.72Ljiniledbythe-lillerb^ndwidlhCMOS模式下，所有接口信號都是單端信號。在此電平模式下，允許兩組12bit端口P0_D、P1_D并行使用，即允許雙端口時序。CMOS模式下，單端口信號TX時序如圖7—2，RX時序如圖7-3；P0/1_D和T/Rx_D_P/N的對應(yīng)關(guān)系可參見硬件連接的spec。FBCLK.IXFRAMEro_D|n.D)LZXTi.Wirin」|叫ro_D|n.D)LZXTi.Wirin」|叫T*|】l冏llhT,.如舊,TDD,UMPtfCgOlTJ：我0?011-C^(iO.Wl2-0<2CDATA.CLK\/\/\}\/\/\廠RX_FRW1E/\/\/\PD_D(1I:CTJ——f日七響日X甲■叩削**寸如坷EjxnnP1_D(11:Q|圖7-3LVDS模式下，每bit信號需要P和N兩個接口，因此24bit接口用作12bit數(shù)據(jù)信號.LVDS模式下，TX信號時序如圖7—4所示，RX信號時序如圖7—5所示。1IR1T.DDR,FDD,LVDS,OnOllj-llKCa,QkO11-OxM,0m0i2-0%1&TOC\o"1-5"\h\zF6_CLK_PJ\/\/\/\/\/\/FE_CLK_NA/\、/\/\/\/\TX_FRAfct_P/\/\、\tx_frame_n\?'\/*.廠TX_D|5:C1LP~^廠口7由一YLdii.HX"詬「IK皿廠日岳旬一XTqi傾t麗'一JL訓(xùn)做：廠「1打亙一『、_叫訂|己百百欣._口氐0|TX_D]5：QLN一『X丁」1"日1煩血我X七附GIejS":KLiliMI*「『金亍癡飛”叫1以_坎更「宣偵『％心日坷廠己近反.1RTT.DDR.FDD,LW5,TOC\o"1-5"\h\zDATA_CLK_PJ\/\/\/\/\/\/DATA_CLK_N/\/\/\/\/\/\RX_FRAME_P_/\/\/\RX_FRAb1E_NS/\/\/rx_r|5：olp—i：七甲凹廠云有吒寧耳廠由3畫―乂丁三而云匚X叫叩X"己軻急.I"11珂廠喝謫「X吒單丁〕!~電章旬-RK_D（此|_N[頊浦XXX七￥山X瓦而浦了七WF〉：=■■■每q]廠凡郎電源：一瓦卡浦了*■口:i"「：廠豆&商一甘七砂I圖7—5B）數(shù)據(jù)速率數(shù)據(jù)速率是針對數(shù)據(jù)端口和時鐘的關(guān)系來區(qū)分。主要分為兩種：SingleDataRate（SDR）、DualDataRate（DDR）.SDR的時序舉例如下圖7—6所示：FB_CLKIRILSDRTDD.^iiUiePiHL(1航10-血GL油柿1卜。做妲_?\/k/'、，/.?\/\rTXJfeME_\/\/?PD_D[1I11]||LXTI」：||Q]飛丁|仲1叫x口」||「5XtlqpeX〒1」[「向KP1_D[11U|a圖7—6DDR的時序舉例如圖7—7所示：FB__CLK1RI7,DDR.TOD,5ngl#PwLQiO10=DxCaiOxDH1=OmDO,DK012=DKaiZj\r/\?TX_FRWiE—■'x/「、r?P^_D|i1:Q|寸*、KTi.qjFXF」u*X「1.5啊XTUP甥X寸-叩啊P1i_D|i1：0|D圖7-7C）端口模式端口模式的區(qū)分主要根據(jù)使用端口的個數(shù)上，分為雙端口（DualPort）和單端口（SinglePort）。單端口如圖7—8所示；雙端口如圖7—9所示。

DATA_CLKRX_FR^MEPO_0(T1：0)RiJinm￥—XK5Ep(_c(mQ|圖7-8DATA_CLKRX_FR^MEPO_0(T1：0)RiJinm￥—XK5Ep(_c(mQ|mr,DORLTDD.DualPwl.^OW-OKCg.O^HI-Oxffll.WOli-Q皿F0_CL?C」\/\/X「TX_FRAMEPO_D[11：a]pi_o(ri：a]_J\/\/\~i~XxTim可xT】VFXXJPE'%XT」I■.巧P*T1QP1<1X口兇5XF.wwXTL叩加XT1.QE：HYEJXIIMTX_FRAMEPO_D[11：a]pi_o(ri：a]八、射頻工作狀態(tài)機(jī)控制AD9361的工作模式通過狀態(tài)機(jī)(ENSM，enablestatemachine)控制，ENSM可通過SPI控制狀態(tài)跳轉(zhuǎn)，也可以通過ENABLE、TXNRXpin信號來實(shí)時控制.不過假如校準(zhǔn)不成功，這些控制均無效.圖8—1為TDD和FDD模式下，ENSM各狀態(tài)之間的跳轉(zhuǎn)關(guān)系。圖中的TO_ALERT是通過寄存器ENSMConfig1控制，它的作用是在ENSM從TX或者RX狀態(tài)跳轉(zhuǎn)到WAIT狀態(tài)后，自動進(jìn)入ALERT狀態(tài).FKE^^AElE-STATEMACHHE圖8—1FKE^^AElE-STATEMACHHEENSM的狀態(tài)定義如表8-1所示。

EN5M5鈾壯NsmeValuel<nENSMState(dedmal]Des<riptii>niSLEEP0WAIT泊輕如thAD9361ckxkE/BBPLLdisabledWAIT10Synthes-izersdisabled(powerwaivingmode)CALIBRABON1.X3WAITtoALERTdelay4FbceddelaysetbyRegbter0x024andRegister0k025ALEKT15Synthesizersenabled.可6Txsignal<hain^nahlpdTxFLUSH7Timetoallowdigitalfittersandsignalpathtotlii5hfbc1aRxFsignalkh^in<?-nahle[1ftsF山EHgTimetoallowdigitalfittersandsignalpm由taflushFDD110TxandRisignalchainitenabledFDDFLUSHnTimetodllowdigitalfiftiers-andsignalpMbtoflush1、SPI控制SPI控制跳轉(zhuǎn)與接口時鐘DATA_CLK非一個時鐘域，因此被認(rèn)為是異步跳轉(zhuǎn)，默認(rèn)關(guān)閉，可通過ENSMConfig1寄存器打開。ENSM狀態(tài)機(jī)控制寄存器如下表8-2所示:表8-2ENABLESTATEMACHINEtENSM]REGISTERSOBTHROUGH017RegisterAdd「砰，Waffle070*038D1wDehvKRAV013EN5/MModeOpenFDDModeOlhR/WFNSWConfig】EnableRx內(nèi)調(diào)響rtforGalForteRkOnForceTxOnEnableENSMPinContreilLtv&lMod#ForceAlert潟怕Awt?3LockTdAlert13hRAV55FNS/MConfig2FDDExternalConcrc?lEn^bl^PowerDwnFbcSynthPowerDcwnTsSynthTXNRXSPICcmtr&lSynifiEnibkftnControlModeDu^lSynthModeRxSynihHndyTxSynthRewiyMask蜥ftrW016CoiwafRx&BTUiteTxBBTurnsRxQuadcalTkOu^dCallRxGaknStep匚』OpenDCCallRFStartDCcalBBStartoaiR/W017CalibrationStst4^3；(^>R其中ForceRx、ForceTx、ForceAlertState用于在TDD模式下，SPI控制狀態(tài)機(jī)。而在FDD模式下，F(xiàn)orceRx信號是無用的，從ALERT—>FDD狀態(tài)通過ForceTx控制。2、ENABLE/TXNRXPIN控制ENABLE/TXNRXPin控制跳轉(zhuǎn)默認(rèn)開啟。這種控制模式還分兩種：一種是PulseMode；二是LevelMode。PulseModePulseMode的Pulse主要是針對ENABLE信號而言的。TXNRX主要標(biāo)示下一個狀態(tài)是跳轉(zhuǎn)到TX還是RX，為1時跳轉(zhuǎn)TX，為0時跳轉(zhuǎn)RX。ENABLE以脈沖的形式給出，脈寬不得小于一個FB_CLK周期.TDD模式下控制時序如下圖8—2所示：ENABLE|"[TXNRXWAHTPQW6RUPVCQLDOALERTIALlfiT-1IALERTfiNSMSTATE|3:0)8—2FDD模式下，控制時序如圖8-3所示:瓦沖wwmmwmw…mwramraw…wmumumim圖8-3LevelModeLevelMode下，ENABLE以電平形式給出，而ENABLE信號為高時表示芯片現(xiàn)在處于工作狀態(tài).而VCO、LDO的上電使能還是要通過SPI配置.TDD模式下，控制時序如圖8-4所示:|卯呻伯|11…1-[ENABLE|WAITPO^RUPVCOlLDO1ALfiRT||-rxALERTEi￡N5MSiTATei3:O)圖8—4FDD模式下，控制時序如圖8-5所示:5urn皿皿!?!『,?im順刪岫I…im郵f皿iwniENABLEI即牌園了巨TXiNRX斟NTI斟NTIVCO.ALERTFQDALERTFDDALERTENSMSTAT