計(jì)算機(jī)系統(tǒng)總線分析課件

2023/1/10第二章計(jì)算機(jī)總線技術(shù)1第九章

計(jì)算機(jī)總線技術(shù)

BusTechnologyofComputer

AutomationResearchInstitute,BUCT---計(jì)算機(jī)控制系統(tǒng)---2023/1/10第二章計(jì)算機(jī)總線技術(shù)1第九章

計(jì)算機(jī)總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)2本章主要內(nèi)容計(jì)算機(jī)總線的一般概述計(jì)算機(jī)總線的體系結(jié)構(gòu)內(nèi)部總線外部總線總線的未來(lái)2023/1/10第二章計(jì)算機(jī)總線技術(shù)2本章主要內(nèi)容計(jì)算機(jī)2023/1/10第二章計(jì)算機(jī)總線技術(shù)3第一節(jié)

Unit1計(jì)算機(jī)總線的一般概述IntroductionofComputerBus2023/1/10第二章計(jì)算機(jī)總線技術(shù)3第一節(jié)Unit2023/1/10第二章計(jì)算機(jī)總線技術(shù)4本節(jié)主要內(nèi)容總線結(jié)構(gòu)連接總線的分類(lèi)總線的模板化結(jié)構(gòu)總線：一組進(jìn)行互連和傳輸信息的信號(hào)線。好比是連接計(jì)算機(jī)系統(tǒng)各個(gè)部件之間的橋梁。廣義上也將AGP(圖形加速端口)接口、USB(通用串行總線)接口等稱(chēng)為AGP總線、USB總線。2023/1/10第二章計(jì)算機(jī)總線技術(shù)4本節(jié)主要內(nèi)容總線結(jié)2023/1/10第二章計(jì)算機(jī)總線技術(shù)52-1

概述總線的定義：一組公用線的集合規(guī)定了各引線的信號(hào)、時(shí)序、電氣和機(jī)械特性為計(jì)算機(jī)系統(tǒng)內(nèi)部各部件、各模塊之間或計(jì)算機(jī)各系統(tǒng)之間提供了標(biāo)準(zhǔn)的公共信息通路(起到橋梁作用)符合某種總線的標(biāo)準(zhǔn)實(shí)際上是計(jì)算機(jī)系統(tǒng)真正的核心總線技術(shù)通道控制功能、使用方法、仲裁方法和傳輸方式等總線的標(biāo)準(zhǔn)、結(jié)構(gòu)不同，性能差異很大2023/1/10第二章計(jì)算機(jī)總線技術(shù)52-1概述總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)62-1-1總線結(jié)構(gòu)連接（1）總線結(jié)構(gòu)連接示意圖總線1#總線接口2#3#4#5#6#總線與總線接口一起便稱(chēng)之為總線結(jié)構(gòu)2023/1/10第二章計(jì)算機(jī)總線技術(shù)62-1-1總線結(jié)2023/1/10第二章計(jì)算機(jī)總線技術(shù)72-1-1總線結(jié)構(gòu)連接（2）總線結(jié)構(gòu)連接的優(yōu)點(diǎn)結(jié)構(gòu)由面向CPU變?yōu)槊嫦蚩偩€硬件、軟件模塊化設(shè)計(jì)與生產(chǎn)結(jié)構(gòu)清晰,便于靈活組態(tài)、擴(kuò)充、改進(jìn)與升級(jí)符合同一總線標(biāo)準(zhǔn)的產(chǎn)品兼容性強(qiáng)滿足用戶(hù)不同的需要,容易構(gòu)成各種用途的計(jì)算機(jī)應(yīng)用系統(tǒng)2023/1/10第二章計(jì)算機(jī)總線技術(shù)72-1-1總線結(jié)2023/1/10第二章計(jì)算機(jī)總線技術(shù)82-1-2總線的分類(lèi)（1）根據(jù)總線的功能和應(yīng)用場(chǎng)合，總線有內(nèi)部總線（InternalBus)用于計(jì)算機(jī)內(nèi)部模塊（板）之間通信外部總線（ExternalBus)：又稱(chēng)通訊總線用于計(jì)算機(jī)之間或計(jì)算機(jī)與設(shè)備之間通信根據(jù)總線的結(jié)構(gòu)，總線可分為并行總線：每個(gè)信號(hào)都有自己的信號(hào)線串行總線：所有信號(hào)復(fù)用一對(duì)信號(hào)線2023/1/10第二章計(jì)算機(jī)總線技術(shù)82-1-2總線的2023/1/10第二章計(jì)算機(jī)總線技術(shù)92-1-2總線的分類(lèi)（2）內(nèi)部總線：又稱(chēng)系統(tǒng)總線或模板級(jí)總線常用的有PC、STD、VME、MULTIBUS等數(shù)據(jù)總線D：用于傳遞數(shù)據(jù)信息地址總線A：用于傳遞地址信息控制總線C：包括控制、時(shí)序和中斷信號(hào)線，用于傳遞各種控制信息電源總線P：向總線提供電源外部總線如：IEEE-488、RS-232C、RS-485等2023/1/10第二章計(jì)算機(jī)總線技術(shù)92-1-2總線的2023/1/10第二章計(jì)算機(jī)總線技術(shù)102-1-2總線的分類(lèi)（3）局部總線、系統(tǒng)總線、通信總線局部總線----是在傳統(tǒng)的ISA/EISA總線和CPU總線之間增加的一級(jí)總線或管理層，這是因?yàn)镮SA/EISA已遠(yuǎn)遠(yuǎn)不能適應(yīng)系統(tǒng)高傳輸能力的要求，如PCI。系統(tǒng)總線即內(nèi)部總線通信總線即外部總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)102-1-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)112-1-2總線的分類(lèi)（4）……CPU總線母板RAMROMA/DD/A外部總線接口數(shù)據(jù)總線D地址總線A控制總線C電源總線P計(jì)算機(jī)內(nèi)部總線結(jié)構(gòu)示意圖2023/1/10第二章計(jì)算機(jī)總線技術(shù)112-1-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)12決定總線性能的因素總線時(shí)鐘頻率(即總線工作頻率，單位MHz)；總線寬度即數(shù)據(jù)總線的位數(shù)，單位為bit；總線傳輸速率即總線帶寬，在總線上每秒鐘傳輸?shù)淖畲笞止?jié)數(shù)MB/s，每秒處理多少兆字節(jié)。它們之間的相關(guān)計(jì)算公式：

傳輸速率=總線時(shí)鐘頻率*總線寬度/82023/1/10第二章計(jì)算機(jī)總線技術(shù)12決定總線性能的因2023/1/10第二章計(jì)算機(jī)總線技術(shù)132-1-3總線的模板化結(jié)構(gòu)模板化結(jié)構(gòu)按功能劃分計(jì)算機(jī)的各個(gè)部件，并按總線標(biāo)準(zhǔn)設(shè)計(jì)成由總線連接的模板結(jié)構(gòu)：CPU主板、RAM/ROM存儲(chǔ)板、A/D、D/A、DI、DO等模板化結(jié)構(gòu)的優(yōu)點(diǎn)增加計(jì)算機(jī)系統(tǒng)的通用性、靈活性、開(kāi)放性、擴(kuò)展性和可靠性為系統(tǒng)的維修提供了方便2023/1/10第二章計(jì)算機(jī)總線技術(shù)132-1-3總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)14第二節(jié)Unit2計(jì)算機(jī)總線的體系結(jié)構(gòu)ArchitectonicsofComputerBus2023/1/10第二章計(jì)算機(jī)總線技術(shù)14第二節(jié)Unit2023/1/10第二章計(jì)算機(jī)總線技術(shù)15本節(jié)主要內(nèi)容

計(jì)算機(jī)技術(shù)的發(fā)展過(guò)程在一定意義上來(lái)說(shuō)是總線技術(shù)的發(fā)展史，每一次新的主流總線技術(shù)的出現(xiàn)都給計(jì)算機(jī)帶來(lái)了全面的革新。總線的體系結(jié)構(gòu)總線的控制方式2023/1/10第二章計(jì)算機(jī)總線技術(shù)15本節(jié)主要內(nèi)容2023/1/10第二章計(jì)算機(jī)總線技術(shù)162-2-1總線的體系結(jié)構(gòu)（1）主控模塊（Master,主模塊)可以控制總線并啟動(dòng)數(shù)據(jù)傳送的任何模塊受控模塊（Slave,從模塊)能夠響應(yīng)總線主模塊發(fā)出命令的任何模塊體系結(jié)構(gòu)指由總線本身定義地址空間、數(shù)據(jù)長(zhǎng)度、操作定時(shí)信號(hào)以及傳輸協(xié)議等，以保證CPU的性能得到充分發(fā)揮而與CPU無(wú)關(guān)。2023/1/10第二章計(jì)算機(jī)總線技術(shù)162-2-1總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)172-2-1總線的體系結(jié)構(gòu)（2）單總線體系結(jié)構(gòu)(SingleBusArchitecture)所有模塊都連到單一總線上，只有一個(gè)數(shù)據(jù)通路，僅適用于慢速的計(jì)算機(jī)。2023/1/10第二章計(jì)算機(jī)總線技術(shù)172-2-1總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)182-2-1總線的體系結(jié)構(gòu)（3）單總線體系結(jié)構(gòu)(SingleBusArchitecture)CPU協(xié)處理器Modem顯示器硬驅(qū)打印機(jī)打印機(jī)存儲(chǔ)器2023/1/10第二章計(jì)算機(jī)總線技術(shù)182-2-1總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)192-2-1總線的體系結(jié)構(gòu)（4）并發(fā)總線體系結(jié)構(gòu)

(ConcurrentBusArchitecture)將存儲(chǔ)器和I/O的數(shù)據(jù)通路分開(kāi)，以解決CPU與存儲(chǔ)器、I/O之間數(shù)據(jù)傳輸?shù)乃俣炔灰坏拿堋?023/1/10第二章計(jì)算機(jī)總線技術(shù)192-2-1總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)202-2-1總線的體系結(jié)構(gòu)（5）并發(fā)總線體系結(jié)構(gòu)(ConcurrentBusArchitecture)CPU協(xié)處理器Modem顯示器硬驅(qū)打印機(jī)打印機(jī)存儲(chǔ)器總線控制器2023/1/10第二章計(jì)算機(jī)總線技術(shù)202-2-1總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)212-2-1總線的體系結(jié)構(gòu)（6）帶cache的并發(fā)總線體系結(jié)構(gòu)

(ConcurrentBusArchitectureWithcache)類(lèi)似于并發(fā)總線體系結(jié)構(gòu)，只是在CPU和存儲(chǔ)器的數(shù)據(jù)通路上多了一個(gè)高速緩沖存儲(chǔ)器cache及cache控制器。2023/1/10第二章計(jì)算機(jī)總線技術(shù)212-2-1總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)222-2-1總線的體系結(jié)構(gòu)（7）帶cache的并發(fā)總線體系結(jié)構(gòu)Cache控制器協(xié)處理器Modem顯示器硬驅(qū)打印機(jī)打印機(jī)主存儲(chǔ)器總線控制器光盤(pán)驅(qū)動(dòng)器其它I/O卡Cache存儲(chǔ)器CPU2023/1/10第二章計(jì)算機(jī)總線技術(shù)222-2-1總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)232-2-2總線的控制方式（1）總線控制總線上可以掛多個(gè)主模塊,但在同一時(shí)刻只能有一個(gè)主模塊控制總線；對(duì)信息的傳送需要控制,以防止信息丟失?？偩€控制線路包括總線判優(yōu)或仲裁邏輯、總線控制驅(qū)動(dòng)器和中斷邏輯等。2023/1/10第二章計(jì)算機(jī)總線技術(shù)232-2-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)242-2-2總線的控制方式（2）用硬件進(jìn)行總線裁決（控制）的方式串行鏈接式總線裁決定時(shí)查詢(xún)方式獨(dú)立請(qǐng)求式總線裁決2023/1/10第二章計(jì)算機(jī)總線技術(shù)242-2-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)252-2-2總線的控制方式（3）串行鏈接式總線裁決總線可用部件0總線控制器

部件1部件N-1總線請(qǐng)求總線總線忙圖中，請(qǐng)求線是公共的，圖中部件0的優(yōu)先級(jí)最高。2023/1/10第二章計(jì)算機(jī)總線技術(shù)252-2-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)262-2-2總線的控制方式（4）定時(shí)查詢(xún)方式這種方式中，優(yōu)先級(jí)可以用程序控制，靈活性較強(qiáng)。計(jì)數(shù)值有2種方式?？偩€忙部件0總線控制器部件1部件N-1總線請(qǐng)求總線計(jì)數(shù)值2023/1/10第二章計(jì)算機(jī)總線技術(shù)262-2-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)272-2-2總線的控制方式（5）獨(dú)立請(qǐng)求式總線裁決這種方式中，總線控制器根據(jù)某種算法對(duì)同時(shí)來(lái)的請(qǐng)求進(jìn)行裁決。部件0總線控制器

部件1部件N-1總線BR0BG0BR1BG1BRN-1BGN-1總線忙信號(hào)SACK2023/1/10第二章計(jì)算機(jī)總線技術(shù)272-2-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)282-2-2總線的控制方式（6）總線裁決采用的主要算法靜態(tài)優(yōu)先級(jí)算法（又稱(chēng)作菊花鏈算法）固定時(shí)間算法動(dòng)態(tài)優(yōu)先級(jí)算法先來(lái)先服務(wù)算法2023/1/10第二章計(jì)算機(jī)總線技術(shù)282-2-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)292-2-2總線的控制方式（7）總線的通信方式(1)同步式通信(SynchronousTransfer)數(shù)據(jù)的傳輸在一個(gè)共同的時(shí)鐘信號(hào)控制下進(jìn)行優(yōu)點(diǎn)是模塊間的配合簡(jiǎn)單一致,缺點(diǎn)是對(duì)所有模塊都強(qiáng)求一致的同一時(shí)限,設(shè)計(jì)缺乏靈活性(2)異步式傳輸(AsynchronousTransfer)利用數(shù)據(jù)發(fā)送部件和接收部件之間的“握手(Handshaking)”信號(hào)線來(lái)實(shí)現(xiàn)總線數(shù)據(jù)傳送可以實(shí)現(xiàn)不同速度的設(shè)備之間的數(shù)據(jù)傳送2023/1/10第二章計(jì)算機(jī)總線技術(shù)292-2-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)30第三節(jié)Unit3內(nèi)部總線InternalBus2023/1/10第二章計(jì)算機(jī)總線技術(shù)30第三節(jié)Uni2023/1/10第二章計(jì)算機(jī)總線技術(shù)31本節(jié)主要內(nèi)容STD總線當(dāng)前主流總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)31本節(jié)主要內(nèi)容ST2023/1/10第二章計(jì)算機(jī)總線技術(shù)322-3-1STD總線（1）STD總線的特點(diǎn)：56根并行總線，采用小模板結(jié)構(gòu),尺寸為165×114mm模塊化的總體設(shè)計(jì)布局開(kāi)放式的系統(tǒng)結(jié)構(gòu)擁有豐富的I/O功能模板的小尺寸設(shè)計(jì),減少?zèng)_擊和震動(dòng)的影響2023/1/10第二章計(jì)算機(jī)總線技術(shù)322-3-1ST2023/1/10第二章計(jì)算機(jī)總線技術(shù)332-3-1STD總線（2）STD總線的信號(hào)分配56根并行總線都有明確的定義，按功能可分為五大類(lèi)(1)邏輯電源線6根(引線1～6)(2)數(shù)據(jù)總線8根(引線7～14)(3)地址總線16根(引線15～30)(4)控制總線22根(引線31～52)(5)輔助電源線4根(引線53～56)2023/1/10第二章計(jì)算機(jī)總線技術(shù)332-3-1ST2023/1/10第二章計(jì)算機(jī)總線技術(shù)342-3-1STD總線（3）STD總線與存儲(chǔ)器和I/O的連接與存儲(chǔ)器的連接方法總線低位地址A0～A12直接連接到各存儲(chǔ)器芯片,高位地址A13～A15用來(lái)選片（可選64K基本存儲(chǔ)器，通過(guò)擴(kuò)展，可增至128K）與I/O的連接地址碼的低位字節(jié)連接到總線譯碼器,形成選板信號(hào)和選口信號(hào),選通I/O端口工作（可選128個(gè)口，擴(kuò)展后可增至256個(gè)口）2023/1/10第二章計(jì)算機(jī)總線技術(shù)342-3-1ST2023/1/10第二章計(jì)算機(jī)總線技術(shù)352-3-2主流總線與IPC機(jī)IPC機(jī)的優(yōu)點(diǎn)(1)IPC機(jī)與PC機(jī)的軟件完全兼容；(2)開(kāi)放性的結(jié)構(gòu)和軟硬件標(biāo)準(zhǔn)的公開(kāi)；(3)各類(lèi)高性能I/O模板成熟,性能價(jià)格比提高；(4)IPC機(jī)本身的性能指標(biāo)不斷提高,已能適應(yīng)工業(yè)環(huán)境的基本要求；(5)通信與網(wǎng)絡(luò)技術(shù)的引入，便于通過(guò)網(wǎng)絡(luò)連接,組成可靠性高、靈活性強(qiáng)的多級(jí)系統(tǒng)體系。2023/1/10第二章計(jì)算機(jī)總線技術(shù)352-3-2主流2023/1/10第二章計(jì)算機(jī)總線技術(shù)362-3-2主流總線的發(fā)展PC系列總線IBM公司1981年推出基于8位機(jī)的PC/XT總線，PC總線1984年推出基于16位機(jī)的PC/AT總線，AT總線

但從未公開(kāi)過(guò)AT總線的技術(shù)規(guī)格Intel公司、IEEE和EISA集團(tuán)聯(lián)合推出與IBM/AT原裝機(jī)總線意義相近的ISA(IndustryStandardArchitecture)總線，即8/16位的“工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)”：數(shù)據(jù)傳輸率最高8MB/s,尋址空間為224=16MB2023/1/10第二章計(jì)算機(jī)總線技術(shù)362-3-2主流2023/1/10第二章計(jì)算機(jī)總線技術(shù)37ISA總線總線的元老特點(diǎn)：CPU為唯一主模塊，插卡數(shù)量亦有限缺少中樞寄存器，不能動(dòng)態(tài)分配資源已接近淘汰但因許多老設(shè)備如聲卡、Modem等仍離不開(kāi)它，故許多主板芯片給依然提供對(duì)其的支持(如下頁(yè)的主板示意圖等)2023/1/10第二章計(jì)算機(jī)總線技術(shù)37ISA總線總線的2023/1/10第二章計(jì)算機(jī)總線技術(shù)382023/1/10第二章計(jì)算機(jī)總線技術(shù)382023/1/10第二章計(jì)算機(jī)總線技術(shù)39用到ISA總線的聲卡示意圖2023/1/10第二章計(jì)算機(jī)總線技術(shù)39用到ISA總線的2023/1/10第二章計(jì)算機(jī)總線技術(shù)40過(guò)渡總線MCA(MicroChannelArchitecture)IBM提出的支持386的系統(tǒng)總線標(biāo)準(zhǔn)，數(shù)據(jù)寬度32位(支持4G的尋址能力)，傳輸率33MB/s，與ISA不兼容，技術(shù)未公開(kāi)EISA(ExtendedISA)

總線由Compaq、HP等九家公司在1988年推出的與MCA抗衡的總線，與ISA有良好的兼容性2023/1/10第二章計(jì)算機(jī)總線技術(shù)40過(guò)渡總線MCA2023/1/10第二章計(jì)算機(jī)總線技術(shù)41PCI局部總線PCI(PeripheralComponentInterconnect)現(xiàn)在是主板上最常見(jiàn)的插槽(如下頁(yè)圖示)不依附于某個(gè)具體的處理器結(jié)構(gòu)上是在CPU與原來(lái)的系統(tǒng)總線間插入的一級(jí)總線，具體由一個(gè)橋接電路實(shí)現(xiàn)對(duì)該層的管理；提供信號(hào)緩存，支持10種外設(shè)數(shù)據(jù)總線32/64位，最大傳輸速率達(dá)132MB/s可同時(shí)支持多組外圍設(shè)備2023/1/10第二章計(jì)算機(jī)總線技術(shù)41PCI局部總線P2023/1/10第二章計(jì)算機(jī)總線技術(shù)422023/1/10第二章計(jì)算機(jī)總線技術(shù)422023/1/10第二章計(jì)算機(jī)總線技術(shù)43采用PCI的顯卡2023/1/10第二章計(jì)算機(jī)總線技術(shù)43采用PCI的顯卡2023/1/10第二章計(jì)算機(jī)總線技術(shù)44PC/I04(1)專(zhuān)門(mén)為嵌入式控制而定義的工控總線實(shí)質(zhì)上是一種緊湊型，小型化的IEEE-P996.其型號(hào)定義和PC/AT基本一致，但電氣和機(jī)械規(guī)范卻完全不同，是一種優(yōu)化的，小型堆棧式結(jié)構(gòu)的嵌入式控制系統(tǒng)。PC/104總線產(chǎn)品軟件上與PC/AT完全兼容。2023/1/10第二章計(jì)算機(jī)總線技術(shù)44PC/I04(12023/1/10第二章計(jì)算機(jī)總線技術(shù)45PC/I04(2)

2023/1/10第二章計(jì)算機(jī)總線技術(shù)45PC/I04(22023/1/10第二章計(jì)算機(jī)總線技術(shù)46PC/I04硬件特點(diǎn)小尺寸結(jié)構(gòu),標(biāo)準(zhǔn)模塊：96x90mm堆棧式，“針”“孔”總線連接，即PC/104總線模塊之間總線的連接是通過(guò)上層的針和下層的孔相互咬和相連,有極好的抗震性。4mA總線驅(qū)動(dòng)既可使模塊正常工作，低功耗，減少元件數(shù)量自我堆棧式連接，無(wú)須母板2023/1/10第二章計(jì)算機(jī)總線技術(shù)46PC/I04硬件2023/1/10第二章計(jì)算機(jī)總線技術(shù)47PC/I04版本

PC/104,8位，16位分別與PC和PC/AT相對(duì)應(yīng)PC/104plus則與PCI總線相對(duì)應(yīng)一個(gè)PC/104CPU模塊則可以同時(shí)擁有PC/104和PC/104plus總線

2023/1/10第二章計(jì)算機(jī)總線技術(shù)47PC/I04版本2023/1/10第二章計(jì)算機(jī)總線技術(shù)48AGP總線(1)AGP(AcceleratedGraphicsPort)更確切地說(shuō)為圖形加速接口，是Intel公司推出的新一代圖形顯示卡專(zhuān)用數(shù)據(jù)通道，它只能安裝AGP的顯示卡。它將顯示卡同主板內(nèi)存芯片組直接相連，大幅提高了電腦對(duì)3D圖形的處理速度，信號(hào)的傳送速率可以提高到533MB/s。AGP的工作頻率為66.6MHz，是現(xiàn)行PCI總線的一倍。2023/1/10第二章計(jì)算機(jī)總線技術(shù)48AGP總線(12023/1/10第二章計(jì)算機(jī)總線技術(shù)49AGP總線(2)AGP顯示卡和內(nèi)存之間有一條高速的通道，它要直接使用系統(tǒng)內(nèi)存來(lái)處理圖像數(shù)據(jù)，不過(guò)寶貴的系統(tǒng)內(nèi)存就會(huì)被占用了?，F(xiàn)在的SLOT1主板、SUPER7主板都提供了AGP接口。AGP接口圖示2023/1/10第二章計(jì)算機(jī)總線技術(shù)49AGP總線(22023/1/10第二章計(jì)算機(jī)總線技術(shù)50SLOT1主板2023/1/10第二章計(jì)算機(jī)總線技術(shù)50SLOT1主2023/1/10第二章計(jì)算機(jī)總線技術(shù)51USB接口(1)USB(UniversalSerialBus)是由個(gè)人電腦協(xié)會(huì)和電訊工業(yè)廠家(包括Compaq、IBMNEC、Microsoft等)共同開(kāi)發(fā)的新一代的多媒體電腦的外設(shè)接口。將不同的接口統(tǒng)一用一個(gè)4針標(biāo)準(zhǔn)插頭。所有的USB外設(shè)利用“One-Size-Fits-All”連接器簡(jiǎn)單方便地連接入計(jì)算機(jī)。

2023/1/10第二章計(jì)算機(jī)總線技術(shù)51USB接口(1)2023/1/10第二章計(jì)算機(jī)總線技術(shù)52USB接口(2)使用新的、通用標(biāo)準(zhǔn)連接器，在計(jì)算機(jī)上添加設(shè)備時(shí)不必再打開(kāi)機(jī)箱，安裝板卡，甚至都不必重新啟動(dòng)，就可以使用新的設(shè)備，USB使您的計(jì)算機(jī)更易使用。USB接口示意圖2023/1/10第二章計(jì)算機(jī)總線技術(shù)52USB接口(2)2023/1/10第二章計(jì)算機(jī)總線技術(shù)53USB接口(3)連結(jié)的設(shè)備數(shù)一個(gè)USB最多可以連結(jié)127個(gè)設(shè)備傳輸速度若是使用鼠標(biāo)或者鍵盤(pán)等不需要高速的設(shè)備時(shí)，它就采用1.5Mbps的傳輸速率若是使用MODEM，音箱、打印機(jī)等需要高速傳輸數(shù)據(jù)的設(shè)備時(shí)，則采用12Mbps的同步傳輸速率(結(jié)點(diǎn)間距離5米)。最新USB2.0標(biāo)準(zhǔn)的MAX傳輸率480Mbps.2023/1/10第二章計(jì)算機(jī)總線技術(shù)53USB接口(3)2023/1/10第二章計(jì)算機(jī)總線技術(shù)54另外的一些總線IEEE1394總線IDE總線SCSI總線AMR總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)54另外的一些總線I2023/1/10第二章計(jì)算機(jī)總線技術(shù)55第四節(jié)Unit4外部總線ExternalBus2023/1/10第二章計(jì)算機(jī)總線技術(shù)55第四節(jié)Un2023/1/10第二章計(jì)算機(jī)總線技術(shù)56本節(jié)主要內(nèi)容IEEE-488總線概述IEEE-488總線的信號(hào)分配2023/1/10第二章計(jì)算機(jī)總線技術(shù)56本節(jié)主要內(nèi)容IE2023/1/10第二章計(jì)算機(jī)總線技術(shù)579-4-1IEEE-488總線概述（1）IEEE-488是1970年由美國(guó)惠普公司開(kāi)發(fā)的并行通訊總線總線上連接的設(shè)備有三種，工作方式也有三種聽(tīng)者（“受話”方式）：同時(shí)可有多個(gè)講者（“送話”方式）：每時(shí)只能有一個(gè)控者（“控制”方式）：每時(shí)只能有一個(gè)2023/1/10第二章計(jì)算機(jī)總線技術(shù)579-4-1IE2023/1/10第二章計(jì)算機(jī)總線技術(shù)589-4-1IEEE-488總線概述（2）IEEE-488總線的連接示意圖DIO1～

DIO8DAVNRFDNDAC

EOI

IFCATNSRQREN

設(shè)備A

控者講者聽(tīng)者

計(jì)算機(jī)

設(shè)備B

講者聽(tīng)者

電壓表1

設(shè)備C

講者聽(tīng)者

設(shè)備D

聽(tīng)者

數(shù)據(jù)線數(shù)據(jù)控制線接口管理線電壓表2打印機(jī)2023/1/10第二章計(jì)算機(jī)總線技術(shù)589-4-1IE2023/1/10第二章計(jì)算機(jī)總線技術(shù)599-4-2IEEE-488總線的信號(hào)分配（1）IEEE-488共定義了24根線（其中8根地線）數(shù)據(jù)總線DIO0~DIO8數(shù)據(jù)傳送控制線數(shù)據(jù)有效線DAV、未準(zhǔn)備好接受數(shù)據(jù)線NRFD、未接受好數(shù)據(jù)線NDAC接口管理總線接口清除線IFC、服務(wù)請(qǐng)求線SQR、注意線ATN、結(jié)束或識(shí)別線EQI、遠(yuǎn)程允許REN2023/1/10第二章計(jì)算機(jī)總線技術(shù)599-4-2IE2023/1/10第二章計(jì)算機(jī)總線技術(shù)609-4-2IEEE-488總線的信號(hào)分配（2）使用IEEE-488的約定數(shù)據(jù)傳輸率不得超過(guò)每秒1M字節(jié)總線上的設(shè)備數(shù)不得多于15個(gè)電纜總長(zhǎng)度不超過(guò)20m，兩設(shè)備間不超過(guò)4m采用負(fù)邏輯2023/1/10第二章計(jì)算機(jī)總線技術(shù)609-4-2IE2023/1/10第二章計(jì)算機(jī)總線技術(shù)61本章小結(jié)計(jì)算機(jī)總線的一般概述計(jì)算機(jī)總線的體系結(jié)構(gòu)內(nèi)部總線外部總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)61本章小結(jié)計(jì)算機(jī)總2023/1/10第二章計(jì)算機(jī)總線技術(shù)62第九章結(jié)束

THEEnd北京化工大學(xué)自動(dòng)化研究所2023/1/10第二章計(jì)算機(jī)總線技術(shù)62第九章結(jié)束

2023/1/10第二章計(jì)算機(jī)總線技術(shù)63第九章

計(jì)算機(jī)總線技術(shù)

BusTechnologyofComputer

AutomationResearchInstitute,BUCT---計(jì)算機(jī)控制系統(tǒng)---2023/1/10第二章計(jì)算機(jī)總線技術(shù)1第九章

計(jì)算機(jī)總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)64本章主要內(nèi)容計(jì)算機(jī)總線的一般概述計(jì)算機(jī)總線的體系結(jié)構(gòu)內(nèi)部總線外部總線總線的未來(lái)2023/1/10第二章計(jì)算機(jī)總線技術(shù)2本章主要內(nèi)容計(jì)算機(jī)2023/1/10第二章計(jì)算機(jī)總線技術(shù)65第一節(jié)

Unit1計(jì)算機(jī)總線的一般概述IntroductionofComputerBus2023/1/10第二章計(jì)算機(jī)總線技術(shù)3第一節(jié)Unit2023/1/10第二章計(jì)算機(jī)總線技術(shù)66本節(jié)主要內(nèi)容總線結(jié)構(gòu)連接總線的分類(lèi)總線的模板化結(jié)構(gòu)總線：一組進(jìn)行互連和傳輸信息的信號(hào)線。好比是連接計(jì)算機(jī)系統(tǒng)各個(gè)部件之間的橋梁。廣義上也將AGP(圖形加速端口)接口、USB(通用串行總線)接口等稱(chēng)為AGP總線、USB總線。2023/1/10第二章計(jì)算機(jī)總線技術(shù)4本節(jié)主要內(nèi)容總線結(jié)2023/1/10第二章計(jì)算機(jī)總線技術(shù)672-1

概述總線的定義：一組公用線的集合規(guī)定了各引線的信號(hào)、時(shí)序、電氣和機(jī)械特性為計(jì)算機(jī)系統(tǒng)內(nèi)部各部件、各模塊之間或計(jì)算機(jī)各系統(tǒng)之間提供了標(biāo)準(zhǔn)的公共信息通路(起到橋梁作用)符合某種總線的標(biāo)準(zhǔn)實(shí)際上是計(jì)算機(jī)系統(tǒng)真正的核心總線技術(shù)通道控制功能、使用方法、仲裁方法和傳輸方式等總線的標(biāo)準(zhǔn)、結(jié)構(gòu)不同，性能差異很大2023/1/10第二章計(jì)算機(jī)總線技術(shù)52-1概述總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)682-1-1總線結(jié)構(gòu)連接（1）總線結(jié)構(gòu)連接示意圖總線1#總線接口2#3#4#5#6#總線與總線接口一起便稱(chēng)之為總線結(jié)構(gòu)2023/1/10第二章計(jì)算機(jī)總線技術(shù)62-1-1總線結(jié)2023/1/10第二章計(jì)算機(jī)總線技術(shù)692-1-1總線結(jié)構(gòu)連接（2）總線結(jié)構(gòu)連接的優(yōu)點(diǎn)結(jié)構(gòu)由面向CPU變?yōu)槊嫦蚩偩€硬件、軟件模塊化設(shè)計(jì)與生產(chǎn)結(jié)構(gòu)清晰,便于靈活組態(tài)、擴(kuò)充、改進(jìn)與升級(jí)符合同一總線標(biāo)準(zhǔn)的產(chǎn)品兼容性強(qiáng)滿足用戶(hù)不同的需要,容易構(gòu)成各種用途的計(jì)算機(jī)應(yīng)用系統(tǒng)2023/1/10第二章計(jì)算機(jī)總線技術(shù)72-1-1總線結(jié)2023/1/10第二章計(jì)算機(jī)總線技術(shù)702-1-2總線的分類(lèi)（1）根據(jù)總線的功能和應(yīng)用場(chǎng)合，總線有內(nèi)部總線（InternalBus)用于計(jì)算機(jī)內(nèi)部模塊（板）之間通信外部總線（ExternalBus)：又稱(chēng)通訊總線用于計(jì)算機(jī)之間或計(jì)算機(jī)與設(shè)備之間通信根據(jù)總線的結(jié)構(gòu)，總線可分為并行總線：每個(gè)信號(hào)都有自己的信號(hào)線串行總線：所有信號(hào)復(fù)用一對(duì)信號(hào)線2023/1/10第二章計(jì)算機(jī)總線技術(shù)82-1-2總線的2023/1/10第二章計(jì)算機(jī)總線技術(shù)712-1-2總線的分類(lèi)（2）內(nèi)部總線：又稱(chēng)系統(tǒng)總線或模板級(jí)總線常用的有PC、STD、VME、MULTIBUS等數(shù)據(jù)總線D：用于傳遞數(shù)據(jù)信息地址總線A：用于傳遞地址信息控制總線C：包括控制、時(shí)序和中斷信號(hào)線，用于傳遞各種控制信息電源總線P：向總線提供電源外部總線如：IEEE-488、RS-232C、RS-485等2023/1/10第二章計(jì)算機(jī)總線技術(shù)92-1-2總線的2023/1/10第二章計(jì)算機(jī)總線技術(shù)722-1-2總線的分類(lèi)（3）局部總線、系統(tǒng)總線、通信總線局部總線----是在傳統(tǒng)的ISA/EISA總線和CPU總線之間增加的一級(jí)總線或管理層，這是因?yàn)镮SA/EISA已遠(yuǎn)遠(yuǎn)不能適應(yīng)系統(tǒng)高傳輸能力的要求，如PCI。系統(tǒng)總線即內(nèi)部總線通信總線即外部總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)102-1-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)732-1-2總線的分類(lèi)（4）……CPU總線母板RAMROMA/DD/A外部總線接口數(shù)據(jù)總線D地址總線A控制總線C電源總線P計(jì)算機(jī)內(nèi)部總線結(jié)構(gòu)示意圖2023/1/10第二章計(jì)算機(jī)總線技術(shù)112-1-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)74決定總線性能的因素總線時(shí)鐘頻率(即總線工作頻率，單位MHz)；總線寬度即數(shù)據(jù)總線的位數(shù)，單位為bit；總線傳輸速率即總線帶寬，在總線上每秒鐘傳輸?shù)淖畲笞止?jié)數(shù)MB/s，每秒處理多少兆字節(jié)。它們之間的相關(guān)計(jì)算公式：

傳輸速率=總線時(shí)鐘頻率*總線寬度/82023/1/10第二章計(jì)算機(jī)總線技術(shù)12決定總線性能的因2023/1/10第二章計(jì)算機(jī)總線技術(shù)752-1-3總線的模板化結(jié)構(gòu)模板化結(jié)構(gòu)按功能劃分計(jì)算機(jī)的各個(gè)部件，并按總線標(biāo)準(zhǔn)設(shè)計(jì)成由總線連接的模板結(jié)構(gòu)：CPU主板、RAM/ROM存儲(chǔ)板、A/D、D/A、DI、DO等模板化結(jié)構(gòu)的優(yōu)點(diǎn)增加計(jì)算機(jī)系統(tǒng)的通用性、靈活性、開(kāi)放性、擴(kuò)展性和可靠性為系統(tǒng)的維修提供了方便2023/1/10第二章計(jì)算機(jī)總線技術(shù)132-1-3總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)76第二節(jié)Unit2計(jì)算機(jī)總線的體系結(jié)構(gòu)ArchitectonicsofComputerBus2023/1/10第二章計(jì)算機(jī)總線技術(shù)14第二節(jié)Unit2023/1/10第二章計(jì)算機(jī)總線技術(shù)77本節(jié)主要內(nèi)容

計(jì)算機(jī)技術(shù)的發(fā)展過(guò)程在一定意義上來(lái)說(shuō)是總線技術(shù)的發(fā)展史，每一次新的主流總線技術(shù)的出現(xiàn)都給計(jì)算機(jī)帶來(lái)了全面的革新。總線的體系結(jié)構(gòu)總線的控制方式2023/1/10第二章計(jì)算機(jī)總線技術(shù)15本節(jié)主要內(nèi)容2023/1/10第二章計(jì)算機(jī)總線技術(shù)782-2-1總線的體系結(jié)構(gòu)（1）主控模塊（Master,主模塊)可以控制總線并啟動(dòng)數(shù)據(jù)傳送的任何模塊受控模塊（Slave,從模塊)能夠響應(yīng)總線主模塊發(fā)出命令的任何模塊體系結(jié)構(gòu)指由總線本身定義地址空間、數(shù)據(jù)長(zhǎng)度、操作定時(shí)信號(hào)以及傳輸協(xié)議等，以保證CPU的性能得到充分發(fā)揮而與CPU無(wú)關(guān)。2023/1/10第二章計(jì)算機(jī)總線技術(shù)162-2-1總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)792-2-1總線的體系結(jié)構(gòu)（2）單總線體系結(jié)構(gòu)(SingleBusArchitecture)所有模塊都連到單一總線上，只有一個(gè)數(shù)據(jù)通路，僅適用于慢速的計(jì)算機(jī)。2023/1/10第二章計(jì)算機(jī)總線技術(shù)172-2-1總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)802-2-1總線的體系結(jié)構(gòu)（3）單總線體系結(jié)構(gòu)(SingleBusArchitecture)CPU協(xié)處理器Modem顯示器硬驅(qū)打印機(jī)打印機(jī)存儲(chǔ)器2023/1/10第二章計(jì)算機(jī)總線技術(shù)182-2-1總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)812-2-1總線的體系結(jié)構(gòu)（4）并發(fā)總線體系結(jié)構(gòu)

(ConcurrentBusArchitecture)將存儲(chǔ)器和I/O的數(shù)據(jù)通路分開(kāi)，以解決CPU與存儲(chǔ)器、I/O之間數(shù)據(jù)傳輸?shù)乃俣炔灰坏拿堋?023/1/10第二章計(jì)算機(jī)總線技術(shù)192-2-1總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)822-2-1總線的體系結(jié)構(gòu)（5）并發(fā)總線體系結(jié)構(gòu)(ConcurrentBusArchitecture)CPU協(xié)處理器Modem顯示器硬驅(qū)打印機(jī)打印機(jī)存儲(chǔ)器總線控制器2023/1/10第二章計(jì)算機(jī)總線技術(shù)202-2-1總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)832-2-1總線的體系結(jié)構(gòu)（6）帶cache的并發(fā)總線體系結(jié)構(gòu)

(ConcurrentBusArchitectureWithcache)類(lèi)似于并發(fā)總線體系結(jié)構(gòu)，只是在CPU和存儲(chǔ)器的數(shù)據(jù)通路上多了一個(gè)高速緩沖存儲(chǔ)器cache及cache控制器。2023/1/10第二章計(jì)算機(jī)總線技術(shù)212-2-1總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)842-2-1總線的體系結(jié)構(gòu)（7）帶cache的并發(fā)總線體系結(jié)構(gòu)Cache控制器協(xié)處理器Modem顯示器硬驅(qū)打印機(jī)打印機(jī)主存儲(chǔ)器總線控制器光盤(pán)驅(qū)動(dòng)器其它I/O卡Cache存儲(chǔ)器CPU2023/1/10第二章計(jì)算機(jī)總線技術(shù)222-2-1總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)852-2-2總線的控制方式（1）總線控制總線上可以掛多個(gè)主模塊,但在同一時(shí)刻只能有一個(gè)主模塊控制總線；對(duì)信息的傳送需要控制,以防止信息丟失。總線控制線路包括總線判優(yōu)或仲裁邏輯、總線控制驅(qū)動(dòng)器和中斷邏輯等。2023/1/10第二章計(jì)算機(jī)總線技術(shù)232-2-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)862-2-2總線的控制方式（2）用硬件進(jìn)行總線裁決（控制）的方式串行鏈接式總線裁決定時(shí)查詢(xún)方式獨(dú)立請(qǐng)求式總線裁決2023/1/10第二章計(jì)算機(jī)總線技術(shù)242-2-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)872-2-2總線的控制方式（3）串行鏈接式總線裁決總線可用部件0總線控制器

部件1部件N-1總線請(qǐng)求總線總線忙圖中，請(qǐng)求線是公共的，圖中部件0的優(yōu)先級(jí)最高。2023/1/10第二章計(jì)算機(jī)總線技術(shù)252-2-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)882-2-2總線的控制方式（4）定時(shí)查詢(xún)方式這種方式中，優(yōu)先級(jí)可以用程序控制，靈活性較強(qiáng)。計(jì)數(shù)值有2種方式?？偩€忙部件0總線控制器部件1部件N-1總線請(qǐng)求總線計(jì)數(shù)值2023/1/10第二章計(jì)算機(jī)總線技術(shù)262-2-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)892-2-2總線的控制方式（5）獨(dú)立請(qǐng)求式總線裁決這種方式中，總線控制器根據(jù)某種算法對(duì)同時(shí)來(lái)的請(qǐng)求進(jìn)行裁決。部件0總線控制器

部件1部件N-1總線BR0BG0BR1BG1BRN-1BGN-1總線忙信號(hào)SACK2023/1/10第二章計(jì)算機(jī)總線技術(shù)272-2-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)902-2-2總線的控制方式（6）總線裁決采用的主要算法靜態(tài)優(yōu)先級(jí)算法（又稱(chēng)作菊花鏈算法）固定時(shí)間算法動(dòng)態(tài)優(yōu)先級(jí)算法先來(lái)先服務(wù)算法2023/1/10第二章計(jì)算機(jī)總線技術(shù)282-2-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)912-2-2總線的控制方式（7）總線的通信方式(1)同步式通信(SynchronousTransfer)數(shù)據(jù)的傳輸在一個(gè)共同的時(shí)鐘信號(hào)控制下進(jìn)行優(yōu)點(diǎn)是模塊間的配合簡(jiǎn)單一致,缺點(diǎn)是對(duì)所有模塊都強(qiáng)求一致的同一時(shí)限,設(shè)計(jì)缺乏靈活性(2)異步式傳輸(AsynchronousTransfer)利用數(shù)據(jù)發(fā)送部件和接收部件之間的“握手(Handshaking)”信號(hào)線來(lái)實(shí)現(xiàn)總線數(shù)據(jù)傳送可以實(shí)現(xiàn)不同速度的設(shè)備之間的數(shù)據(jù)傳送2023/1/10第二章計(jì)算機(jī)總線技術(shù)292-2-2總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)92第三節(jié)Unit3內(nèi)部總線InternalBus2023/1/10第二章計(jì)算機(jī)總線技術(shù)30第三節(jié)Uni2023/1/10第二章計(jì)算機(jī)總線技術(shù)93本節(jié)主要內(nèi)容STD總線當(dāng)前主流總線2023/1/10第二章計(jì)算機(jī)總線技術(shù)31本節(jié)主要內(nèi)容ST2023/1/10第二章計(jì)算機(jī)總線技術(shù)942-3-1STD總線（1）STD總線的特點(diǎn)：56根并行總線，采用小模板結(jié)構(gòu),尺寸為165×114mm模塊化的總體設(shè)計(jì)布局開(kāi)放式的系統(tǒng)結(jié)構(gòu)擁有豐富的I/O功能模板的小尺寸設(shè)計(jì),減少?zèng)_擊和震動(dòng)的影響2023/1/10第二章計(jì)算機(jī)總線技術(shù)322-3-1ST2023/1/10第二章計(jì)算機(jī)總線技術(shù)952-3-1STD總線（2）STD總線的信號(hào)分配56根并行總線都有明確的定義，按功能可分為五大類(lèi)(1)邏輯電源線6根(引線1～6)(2)數(shù)據(jù)總線8根(引線7～14)(3)地址總線16根(引線15～30)(4)控制總線22根(引線31～52)(5)輔助電源線4根(引線53～56)2023/1/10第二章計(jì)算機(jī)總線技術(shù)332-3-1ST2023/1/10第二章計(jì)算機(jī)總線技術(shù)962-3-1STD總線（3）STD總線與存儲(chǔ)器和I/O的連接與存儲(chǔ)器的連接方法總線低位地址A0～A12直接連接到各存儲(chǔ)器芯片,高位地址A13～A15用來(lái)選片（可選64K基本存儲(chǔ)器，通過(guò)擴(kuò)展，可增至128K）與I/O的連接地址碼的低位字節(jié)連接到總線譯碼器,形成選板信號(hào)和選口信號(hào),選通I/O端口工作（可選128個(gè)口，擴(kuò)展后可增至256個(gè)口）2023/1/10第二章計(jì)算機(jī)總線技術(shù)342-3-1ST2023/1/10第二章計(jì)算機(jī)總線技術(shù)972-3-2主流總線與IPC機(jī)IPC機(jī)的優(yōu)點(diǎn)(1)IPC機(jī)與PC機(jī)的軟件完全兼容；(2)開(kāi)放性的結(jié)構(gòu)和軟硬件標(biāo)準(zhǔn)的公開(kāi)；(3)各類(lèi)高性能I/O模板成熟,性能價(jià)格比提高；(4)IPC機(jī)本身的性能指標(biāo)不斷提高,已能適應(yīng)工業(yè)環(huán)境的基本要求；(5)通信與網(wǎng)絡(luò)技術(shù)的引入，便于通過(guò)網(wǎng)絡(luò)連接,組成可靠性高、靈活性強(qiáng)的多級(jí)系統(tǒng)體系。2023/1/10第二章計(jì)算機(jī)總線技術(shù)352-3-2主流2023/1/10第二章計(jì)算機(jī)總線技術(shù)982-3-2主流總線的發(fā)展PC系列總線IBM公司1981年推出基于8位機(jī)的PC/XT總線，PC總線1984年推出基于16位機(jī)的PC/AT總線，AT總線

但從未公開(kāi)過(guò)AT總線的技術(shù)規(guī)格Intel公司、IEEE和EISA集團(tuán)聯(lián)合推出與IBM/AT原裝機(jī)總線意義相近的ISA(IndustryStandardArchitecture)總線，即8/16位的“工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)”：數(shù)據(jù)傳輸率最高8MB/s,尋址空間為224=16MB2023/1/10第二章計(jì)算機(jī)總線技術(shù)362-3-2主流2023/1/10第二章計(jì)算機(jī)總線技術(shù)99ISA總線總線的元老特點(diǎn)：CPU為唯一主模塊，插卡數(shù)量亦有限缺少中樞寄存器，不能動(dòng)態(tài)分配資源已接近淘汰但因許多老設(shè)備如聲卡、Modem等仍離不開(kāi)它，故許多主板芯片給依然提供對(duì)其的支持(如下頁(yè)的主板示意圖等)2023/1/10第二章計(jì)算機(jī)總線技術(shù)37ISA總線總線的2023/1/10第二章計(jì)算機(jī)總線技術(shù)1002023/1/10第二章計(jì)算機(jī)總線技術(shù)382023/1/10第二章計(jì)算機(jī)總線技術(shù)101用到ISA總線的聲卡示意圖2023/1/10第二章計(jì)算機(jī)總線技術(shù)39用到ISA總線的2023/1/10第二章計(jì)算機(jī)總線技術(shù)102過(guò)渡總線MCA(MicroChannelArchitecture)IBM提出的支持386的系統(tǒng)總線標(biāo)準(zhǔn)，數(shù)據(jù)寬度32位(支持4G的尋址能力)，傳輸率33MB/s，與ISA不兼容，技術(shù)未公開(kāi)EISA(ExtendedISA)

總線由Compaq、HP等九家公司在1988年推出的與MCA抗衡的總線，與ISA有良好的兼容性2023/1/10第二章計(jì)算機(jī)總線技術(shù)40過(guò)渡總線MCA2023/1/10第二章計(jì)算機(jī)總線技術(shù)103PCI局部總線PCI(PeripheralComponentInterconnect)現(xiàn)在是主板上最常見(jiàn)的插槽(如下頁(yè)圖示)不依附于某個(gè)具體的處理器結(jié)構(gòu)上是在CPU與原來(lái)的系統(tǒng)總線間插入的一級(jí)總線，具體由一個(gè)橋接電路實(shí)現(xiàn)對(duì)該層的管理；提供信號(hào)緩存，支持10種外設(shè)數(shù)據(jù)總線32/64位，最大傳輸速率達(dá)132MB/s可同時(shí)支持多組外圍設(shè)備2023/1/10第二章計(jì)算機(jī)總線技術(shù)41PCI局部總線P2023/1/10第二章計(jì)算機(jī)總線技術(shù)1042023/1/10第二章計(jì)算機(jī)總線技術(shù)422023/1/10第二章計(jì)算機(jī)總線技術(shù)105采用PCI的顯卡2023/1/10第二章計(jì)算機(jī)總線技術(shù)43采用PCI的顯卡2023/1/10第二章計(jì)算機(jī)總線技術(shù)106PC/I04(1)專(zhuān)門(mén)為嵌入式控制而定義的工控總線實(shí)質(zhì)上是一種緊湊型，小型化的IEEE-P996.其型號(hào)定義和PC/AT基本一致，但電氣和機(jī)械規(guī)范卻完全不同，是一種優(yōu)化的，小型堆棧式結(jié)構(gòu)的嵌入式控制系統(tǒng)。PC/104總線產(chǎn)品軟件上與PC/AT完全兼容。2023/1/10第二章計(jì)算機(jī)總線技術(shù)44PC/I04(12023/1/10第二章計(jì)算機(jī)總線技術(shù)107PC/I04(2)

2023/1/10第二章計(jì)算機(jī)總線技術(shù)45PC/I04(22023/1/10第二章計(jì)算機(jī)總線技術(shù)108PC/I04硬件特點(diǎn)小尺寸結(jié)構(gòu),標(biāo)準(zhǔn)模塊：96x90mm堆棧式，“針”“孔”總線連接，即PC/104總線模塊之間總線的連接是通過(guò)上層的針和下層的孔相互咬和相連,有極好的抗震性。4mA總線驅(qū)動(dòng)既可使模塊正常工作，低功耗，減少元件數(shù)量自我堆棧式連接，無(wú)須母板2023/1/10第二章計(jì)算機(jī)總線技術(shù)46PC/I04硬件2023/1/10第二章計(jì)算機(jī)總線技術(shù)109PC/I04版本

PC/104,8位，16位分別與PC和PC/AT相對(duì)應(yīng)PC/104plus則與PCI總線相對(duì)應(yīng)一個(gè)PC/104CPU模塊則可以同時(shí)擁有PC/104和PC/104plus總線

2023/1/10第二章計(jì)算機(jī)總線技術(shù)47PC/I04版本2023/1/10第二章計(jì)算機(jī)總線技術(shù)110AGP總線(1)AGP(AcceleratedGraphicsPort)更確切地說(shuō)為圖形加速接口，是Intel公司推出的新一代圖形顯示卡專(zhuān)用數(shù)據(jù)通道，它只能安裝AGP的顯示卡。它將顯示卡同主板內(nèi)存芯片組直接相連，大幅提高了電腦對(duì)3D圖形的處理速度，信號(hào)的傳送速率可以提高到533MB/s。AGP的工作頻率為66.6MHz，是現(xiàn)行PCI總線的一倍。2023/1/10第二章計(jì)算機(jī)總線技術(shù)48AGP總線(12023/1/10第二章計(jì)算機(jī)總線技術(shù)111AGP總線(2)AGP顯示卡和內(nèi)存之間有一條高速的通道，它要直接使用系統(tǒng)內(nèi)存來(lái)處理圖像數(shù)據(jù)，不過(guò)寶貴的系統(tǒng)內(nèi)存就會(huì)被占用了?，F(xiàn)在的SLOT1主板、SUPER7主板都提供了AGP接口。AGP接口圖示2023/1/10第二章計(jì)算機(jī)總線技術(shù)49AGP總線(22023/1/10第二章計(jì)算機(jī)總線技術(shù)1