數(shù)字電路邏輯設(shè)計(jì)課件:3-4_第1頁(yè)
數(shù)字電路邏輯設(shè)計(jì)課件:3-4_第2頁(yè)
數(shù)字電路邏輯設(shè)計(jì)課件:3-4_第3頁(yè)
數(shù)字電路邏輯設(shè)計(jì)課件:3-4_第4頁(yè)
數(shù)字電路邏輯設(shè)計(jì)課件:3-4_第5頁(yè)
已閱讀5頁(yè),還剩6頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

3.4

MOS邏輯門3.4.1

MOS晶體管3.4.2

MOS反相器和門電路圖3-4-1

N溝道增強(qiáng)型MOS管N+N+SGDSiO2P-Si(a)結(jié)構(gòu)示意圖(b)符號(hào)SGD3.4.1

MOS晶體管

MOS(MetalOxideSemiconductor)集成電路的基本元件是MOS晶體管。MOS管有三個(gè)電極:源極S、漏極D和柵極G。它是用柵極電壓來(lái)控制漏源電流。

MOS管有P型溝道和N型溝道兩種,按其工作特性又分為增強(qiáng)型和耗盡型兩類。下面以N溝道增強(qiáng)型MOS管為例進(jìn)行討論。圖3-4-2

N溝道增強(qiáng)型MOS管輸出特性曲線OiDSvDS(Ⅰ)非飽和區(qū)(Ⅱ)非飽和區(qū)(Ⅲ)截止區(qū)vDS=vGS-VGS(th)NvGS>01.輸出特性曲線和閾值電壓輸出特性曲線表示在一定柵源電壓vGS下,漏源電流iDS和漏源電壓vDS之間的關(guān)系。

非飽和區(qū):vDS很小,當(dāng)滿足vDS<(vGS-VGS(th)N)時(shí),iDS基本上隨vDS線性上升。vGS越大,曲線越陡,相應(yīng)等效電阻越小。該區(qū)域又稱為可調(diào)電阻區(qū)域。

飽和區(qū):當(dāng)vDS≥(vGS-VGS(th)N)以后,漏極附近的溝道被夾斷。iDS不隨vDS線性上升,而是達(dá)到某一數(shù)值,幾乎近似不變。圖3-4-3

N溝道MOS

管轉(zhuǎn)移特性O(shè)iDSvGSVGS(th)NvDS=常數(shù)截止區(qū):vGS<VGS(th)N,還沒(méi)有形成導(dǎo)電溝道,因此iDS=0。2.轉(zhuǎn)移特性和跨導(dǎo)

MOS管的轉(zhuǎn)移特性是指在漏源電壓vDS一定時(shí),柵源電壓vGS和漏源電流iDS之間的關(guān)系。當(dāng)vGS<VGS(th)N時(shí),iDS=0,只有當(dāng)vGS>VGS(th)N后,在vDS作用下才形成iDS電流。

vGS和iDS之間的關(guān)系,通常用跨導(dǎo)gm這個(gè)參數(shù)表示。即:它表明了vGS對(duì)iDS的控制能力,數(shù)值越大,柵極控制作用越強(qiáng)。3.輸入電阻和輸入電容

MOS管的柵、源兩極通常作為輸入端,輸入電阻實(shí)質(zhì)上就是介質(zhì)SiO2層的絕緣電阻。若SiO2的厚度在0.15μm左右,絕緣電阻可達(dá)1012Ω以上。

MOS管的高輸入電阻,使得其靜態(tài)負(fù)載能力很強(qiáng);柵極泄漏電流很小,可以將信息在輸入端的柵極電容上暫存,為動(dòng)態(tài)MOS電容和大規(guī)模存儲(chǔ)電路的實(shí)現(xiàn)創(chuàng)造了條件。

MOS管的輸入電容是指柵、源之間存在很小的寄生電容,其數(shù)值約為百分之幾皮法到幾皮法。4.直流導(dǎo)通電阻

MOS管導(dǎo)通時(shí),漏源電壓vDS和漏源電流iDS的比值稱為直流導(dǎo)通電阻3.4.2

MOS反相器和門電路在MOS集成電路中,反相器是基本的單元。按其結(jié)構(gòu)和負(fù)載不同,可大致分為四種類型。

(1)電阻負(fù)載MOS電路

(2)E/EMOS(Enhancement/EnhancementMOS)反相器

(3)E/DMOS(Enhancement/DepletionMOS)反相器

(4)CMOS(ComplementaryMOS)反相器其中電阻負(fù)載MOS電路的輸入器件是增強(qiáng)型MOS管,負(fù)載是線性電阻,這種反相器在集成電路中很少使用。本節(jié)主要討論以MOS管作為負(fù)載器件的反相器及邏輯門電路。圖3-4-4

E/EMOS反相器SGDSGDvIvOVDDTLT01.E/EMOS反相器及邏輯門電路

特點(diǎn):(1)單一電源,結(jié)構(gòu)簡(jiǎn)單;

(2)負(fù)載管始終工作于飽和區(qū),工作速度低,功耗大;

(3)最大輸出電壓為VDD-VGS(th)NL,有不必要的電源損耗;

(4)輸出高、低電平之比VOH/VOL=2gm0/gmL,又稱為“有比電路”。圖3-4-5

E/EMOS反相器的圖解分析OiDSvDSLVGS(th)NLiDS=k(vDSL-VGS(th)NL)2OiDSvDS0VDD-VGS(th)NLVDDA●BTLT0(a)(b)圖3-4-6

E/EMOS與非門、或非門電路AYVDDTLT1BT2YVDDTLAT1BT2(a)E/EMOS與非門(b)E/EMOS或非門

E/EMOS與非門、或非門電路只有當(dāng)輸入信號(hào)大于VGS(th)NL時(shí),對(duì)應(yīng)的輸入管才導(dǎo)通,否則截止。圖3-4-7

E/EMOS與門、或門電路AVDDT3T2BT1T3AT1BT2(a)E/EMOS與門(b)E/EMOS或門YT5T4VDDYT5T4

E/EMOS與門、或門電路常用E/EMOS門電路還有采用PMOS管的,其電路形式與NMOS相同,不同的是:(1)電源電壓為負(fù)電壓(-VDD);(2)輸出高電平為0V,輸出低電平為[-VDD-(-VGS(th)PL)]。圖3-4-8

E/DMOS反相器SGDSGDvIvOVDDTLT0●2.E/DMOS反相器及邏輯門電路

特點(diǎn):(1)最大輸出電壓VOH=VDD,充分利用電源;

(2)負(fù)載管在反相器開(kāi)態(tài)時(shí),具有恒流作用,可提高工作速度;

(3)制造中,盡量使|VGS(off)P|減小,使VOL接近0V。圖3-4-9

N溝道耗盡型MOS管特性曲線OiDSvDSvGS>0vGS<0vGS=0圖3-4-10

E/DMOS反相器負(fù)載線

的圖解分析OiDSvDS0VDDABTLT0●vI=VDD圖3-4-11

E/DMOS邏輯門電路AY=A·BVDDTLT1BT2Y=A+BVD

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論