第13數(shù)字電子技術(shù)基礎(chǔ)

返回第13章數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電路基礎(chǔ)知識13.1邏輯門電路13.2邏輯代數(shù)及邏輯函數(shù)化簡13.313.1

數(shù)字電路基礎(chǔ)知識

一.模擬信號和數(shù)字信號

自然界中存在各種各樣的物理量，從變化規(guī)律來看，大致可以分為模擬量和數(shù)字量兩大類。用于表示模擬量的電信號稱為模擬信號，用于表示數(shù)字量的電信號稱為數(shù)字信號。

二、數(shù)字電路概述工作于數(shù)字信號下的電路稱為數(shù)字電路，它可以實現(xiàn)數(shù)字信號的變換、處理和傳輸。

三、數(shù)字電路的特點數(shù)字電路在信號的存儲、處理和傳輸上比模擬電路具有更大的優(yōu)勢：

(1)數(shù)字技術(shù)能夠完成許多復(fù)雜的信號處理工作。(2)數(shù)字電路不僅能夠完成算術(shù)運算，而且能夠完成邏輯運算，具有邏輯推理和邏輯判斷的能力。(3)由數(shù)字電路組成的數(shù)字系統(tǒng)，抗干擾能力強，可靠性高，精確性和穩(wěn)定性好，便于使用、維護和進行故障診斷，容易完成實時處理任務(wù)。(4)高速度，低功耗，可編程。13.1

數(shù)字電路基礎(chǔ)知識

四、數(shù)制十進制二進制十六進制基數(shù)10216數(shù)碼0,1,2,…,9這十個不同的數(shù)碼來計數(shù)0和1兩個數(shù)碼0～9和A(10)、B(11)、C(12)、D(13)、E(14)、F(15)共16個數(shù)碼計數(shù)規(guī)律逢十進一逢二進一逢十六進一表示符號下標“D”或“10”下標“B”或“2”下標“H”或“16”運算式13.1

數(shù)字電路基礎(chǔ)知識

①其他進制數(shù)轉(zhuǎn)換成十進制數(shù)。(1011001.001)B=（26×1＋25×0＋24×1＋23×1＋22×0＋21×0＋20×1＋2-1×0＋2-2×0＋2-3×1=64＋0＋16＋8＋0＋0＋1＋0＋0＋0.125=(89.125)D(4EA)H=4×162+14×161+10×160=(1258)D13.1

數(shù)字電路基礎(chǔ)知識

②十進制數(shù)轉(zhuǎn)換為其他進制數(shù)。

將十進制數(shù)轉(zhuǎn)換成其他進制數(shù)時要對整數(shù)部分和小數(shù)部分分開轉(zhuǎn)換，整數(shù)部分采用連除基數(shù)取余，再將余數(shù)逆序排列得到轉(zhuǎn)換數(shù)據(jù)的整數(shù)部分，小數(shù)部分則采用連乘基數(shù)取整，再將整數(shù)順序排列得到轉(zhuǎn)換數(shù)據(jù)的小數(shù)部分，下面以十進制數(shù)轉(zhuǎn)換為二進制數(shù)為例來說明轉(zhuǎn)換的過程。13.1

數(shù)字電路基礎(chǔ)知識

五、.編碼

1）二—十進制碼

二—十進制碼(簡稱BCD碼)就是指用一組4位二進制碼表示一位十進制數(shù)的編碼方式。2）可靠性編碼可靠性編碼可以減少代碼在形成和傳輸過程中由于各位變化速度不同而產(chǎn)生錯誤的幾率。格雷(Gray)碼又稱循環(huán)碼，就是一種可靠性編碼。13.1

數(shù)字電路基礎(chǔ)知識

2）可靠性編碼可靠性編碼可以減少代碼在形成和傳輸過程中由于各位變化速度不同而產(chǎn)生錯誤的幾率。格雷(Gray)碼又稱循環(huán)碼，就是一種可靠性編碼。3）ASCII碼計算機系統(tǒng)中有數(shù)字、字符和各種專用符號，美國標準信息交換碼(Americanstandardcodeforinformationinterchange，ASCII)，就是一種常用的用二進制代碼表示符號的編碼方式。代碼由7位二進制碼組成，共有27=128種狀態(tài)，可以用來表示128個字符，這些字符包括數(shù)字、英文字母、控制符及其他一些符號和標記。ASCII碼常用在計算機的輸入、輸出設(shè)備上。13.1

數(shù)字電路基礎(chǔ)知識

13.2

邏輯門電路

1.與邏輯運算如圖12-4(a)所示的串聯(lián)開關(guān)電路是一個簡單的與邏輯電路

一、

與邏輯與與門

基本的邏輯運算有3種：與、或、非。返回與運算的邏輯表達式為：F=A·B=AB。其中“·”表示與邏輯，通?？梢允÷浴Ｅc運算的運算規(guī)則有：0·0=0，0·1=0，1·0=0，1·1=1。由此推出A·0=0，A·1=A，A·A=A。一、與邏輯與與門13.2

邏輯門電路

2.與門電路

實現(xiàn)與邏輯關(guān)系的電子電路稱為與門電路，簡稱與門。

利用與門電路，可以控制信號的傳送。

一、

與邏輯與與門13.2

邏輯門電路

1.或邏輯運算圖12-8(a)所示的并聯(lián)開關(guān)電路為一個簡單的或邏輯電路二、

或邏輯與或門13.2

邏輯門電路或運算的邏輯表達式為：F=A+B。符號“+”表示A、B進行或運算，也稱邏輯加?；蜻\算的運算規(guī)則有：0+0=0，0+1=1，1+0=1，1+1=1。由此推出A+0=A，A+1=1，A+A=A。

二、或邏輯與或門13.2

邏輯門電路2.或門電路或邏輯關(guān)系為：只要有一個或一個以上的條件滿足時，結(jié)果就會發(fā)生。實現(xiàn)或邏輯關(guān)系的電子電路稱為或門電路，簡稱或門?；蜷T的邏輯功能是：只要輸入中有一個或一個以上為高電平，輸出便為高電平，簡記為“有1為1”。

二、或邏輯與或門13.2

邏輯門電路

1.非邏輯運算

圖12-11(a)所示是非邏輯電路三、

非邏輯及非門13.2

邏輯門電路

三、非邏輯及非門非運算的邏輯表達式為：非運算的運算規(guī)則有：由此推出：13.2

邏輯門電路

2.非門電路實現(xiàn)非邏輯關(guān)系的電子電路稱為非門電路，簡稱非門。非門的邏輯功能是：輸出與輸入的電平相反?？捎洖椤坝?出1，有1出0”。三、

非邏輯及非門13.2

邏輯門電路3種基本邏輯運算按不同的方式組合，還可以構(gòu)成與非、或非、與或非、同或、異或等復(fù)合邏輯運算，并構(gòu)成相應(yīng)的“復(fù)合”門電路。

四、復(fù)合邏輯門與、或、非

1.與非邏輯運算13.2

邏輯門電路

四、

復(fù)合邏輯門與、或、非2.或非邏輯運算13.2

邏輯門電路

四、

復(fù)合邏輯門與、或、非3.與或非邏輯運算將與、或、非3種運算組合在一起可以構(gòu)成與或非運算邏輯表達式為：4.異或邏輯運算異或邏輯關(guān)系是：輸入不同時，輸出為1；輸入相同時，輸出為0。5.同或邏輯運算輸入相同時，輸出為1；輸入不同時，輸出為0。與異或邏輯正好相反13.2

邏輯門電路

四、

復(fù)合邏輯門與、或、非6.邏輯函數(shù)的表示法1）邏輯函數(shù)Y=F(A,B,C…)2）邏輯函數(shù)的表示方法（1）邏輯表達式。（2）真值表。（3）邏輯圖。（4）波形圖。13.2

邏輯門電路13.3

邏輯代數(shù)及邏輯函數(shù)化簡

一、

邏輯代數(shù)基本公式返回

一、

邏輯代數(shù)基本公式3.邏輯代數(shù)的基本規(guī)則(1)代入規(guī)則。在任何一個邏輯等式中，如果等式兩邊出現(xiàn)相同的變量，如變量A，可以將所有含A的地方代之以同一個邏輯函數(shù)F，等式仍然成立，這個規(guī)則就稱為代入規(guī)則。(2)反演規(guī)則。對邏輯等式F取非(即求其反函數(shù))稱為反演?？梢酝ㄟ^反復(fù)使用摩根定律求得，也可以運用由摩根定律得到的反演規(guī)則一次寫出。

(3)對偶規(guī)則。如果兩個邏輯式相等，那么它們的對偶式也一定相等，這就是對偶規(guī)則。13.3

邏輯代數(shù)及邏輯函數(shù)化簡

二、

邏輯函數(shù)的化簡1.化簡的意義用化簡后的表達式構(gòu)成邏輯電路，可節(jié)省器件，降低成本，提高工作可靠性。2.化簡的方法代數(shù)化簡法又稱為公式化簡法，就是反復(fù)運用邏輯代數(shù)的基本定律和公式消去多余的乘積項或多余的因子，這種方法沒有固定的步驟，需要熟練掌握公式和運用一些技巧。（1）并項法。（2）吸收法。（3）消去法。（4）配項法。13.3

邏輯代數(shù)及邏輯函數(shù)化簡

返回第14章組合邏輯電路和時序邏輯電路集成門電路14.1組合邏輯電路的分析方法和種類14.2時序邏輯電路14.3組合邏輯電路時序邏輯電路集成門電路組合邏輯電路時序邏輯電路TTL邏輯門電路CMOS門電路編碼器組合邏輯電路的分析方法譯碼器與顯示器件觸發(fā)器寄存器計數(shù)器（基本RS、同步RS、邊沿（JK、D、T））一、TTL集成邏輯門電路1、TTL集成邏輯門電路

TTL是三極管-三極管邏輯門電路的英文縮寫，它具有工作速度快、帶負載能力強、工作穩(wěn)定等到優(yōu)點。

常用的TTL門電路有反相器、與非門、或非門、OC門、三態(tài)門等。2、其他類型TTL邏輯門(1)、OC門

把集電極開路的與非門稱為OC門。幾個OC門電路并聯(lián)在一起，只要外接一個負載電阻即可，它能實現(xiàn)線與功能。（2）、三態(tài)門（TSL門）

具有3種輸出狀態(tài)高電平、低電平、高電阻的門電路，稱為三態(tài)門電路。在高阻態(tài)下，輸出端相當于開路。它能實現(xiàn)信號的單向傳輸、雙向傳輸?shù)目刂啤?/p>

第14章組合邏輯電路和時序邏輯電路第一節(jié)集成門電路二、CMOS集成邏輯門電路1、定義：CMOS是互補金屬-氧化物-半導(dǎo)體的英文縮寫，是由PMOS管與NMOS管組成的互補型集成門電路。常用的CMOS門電路有反相器、與非門、或非門。2、特點：

靜態(tài)功耗低工作電源電壓范圍寬邏輯擺幅大輸入阻抗高

第14章組合邏輯電路和時序邏輯電路第一節(jié)集成門電路

二、

對于組合邏輯電路的分析一般按以下步驟進行：

(1)根據(jù)給定的邏輯電路寫出邏輯函數(shù)表達式并化簡為最簡式。(2)列出真值表。(3)分析得出電路的邏輯功能。一、組合邏輯電路的特點

不具有記憶功能，它的輸出僅取決于當時的輸入狀態(tài)，而與電路原來狀態(tài)無關(guān)。第二節(jié)組合邏輯電路的分析方法和種類

常見的有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、運算器等。1、編碼器（1）概念編碼：將數(shù)字、文字、符號信息，轉(zhuǎn)換成若干位二進制碼的過程。編碼器：能夠完成編碼功能的組合邏輯電路。優(yōu)先編碼器：設(shè)置了優(yōu)先權(quán)級，當同時輸入多個信號時，只對優(yōu)先級別高的輸入信號編碼，對優(yōu)先級別低的信號則不起作用。三、

組合邏輯電路的種類第二節(jié)組合邏輯電路的分析方法和種類1、編碼器（2）分類

二進制編碼器：輸入信息編制成二進制代碼的電路。（例：3位二進制編碼器）二-十進制編碼器：將0-9十個進制數(shù)編成二進制代碼的電路，稱為二-十進制編碼器，也稱為10線-4線編碼器。優(yōu)先編碼器：允許同時輸入兩個或兩個以上輸入信號，電路將對優(yōu)先級別高的輸入信號編碼。例如：8線-3線74LS148編碼器。計算機的鍵盤輸入邏輯電路就是由編碼器組成的。）三、

組合邏輯電路的種類第二節(jié)組合邏輯電路的分析方法和種類2、譯碼器（1）概念譯碼：把二進制代碼“翻譯”成一個相對應(yīng)的輸出信號的過程。譯碼器：實現(xiàn)譯碼的電路。（2）分類：二進制譯碼器：將N位二進制數(shù)譯成M個輸出狀態(tài)的電路。（以74LS138為例介紹3線-8線譯碼器）二-十進制譯碼器：將BCD碼翻譯成對應(yīng)的10個十進制輸出信號的電路。（以74LS42為例）（3）譯碼顯示器組成：譯碼器、驅(qū)動器、顯示器三部分組成。分類：半導(dǎo)體數(shù)碼管（LED）和液晶數(shù)碼管（LCD）。LED是由7個發(fā)光二極管排列成“日”字形制成的，發(fā)光二極管分別用a、b、c、d、e、f、g共7個字母表示，一定的發(fā)光線段組合就能顯示相應(yīng)的十進制數(shù)字。它的接法分為：共陰極和共陽極。（4）數(shù)碼顯示器

三、

組合邏輯電路的種類第二節(jié)組合邏輯電路的分析方法和種類

半導(dǎo)體數(shù)碼管半導(dǎo)體數(shù)碼管是將7個發(fā)光二極管排列成“日”字形狀制成的三、

組合邏輯電路的種類

數(shù)碼顯示譯碼器數(shù)碼顯示譯碼器的原理圖如圖13-18（a）所示。輸入的是8421BCD碼，輸出的是相應(yīng)a、b、c、d、e、f、g端的高、低電平。若數(shù)碼顯示譯碼器驅(qū)動的是共陰數(shù)碼管，如圖13-18（b）所示。三、

組合邏輯電路的種類一、

RS觸發(fā)器

1.電路結(jié)構(gòu)和邏輯符號基本RS觸發(fā)器由兩個集成與非門組成，其各自的輸出端交叉耦合到另一個與非門的輸入端，如圖所示。第三節(jié)時序邏輯電路1、基本RS觸發(fā)器返回

2.邏輯功能（1）輸入端SD、RD通常都處于1狀態(tài)。（2）輸入端RD=1，SD=0狀態(tài)。此時，無論觸發(fā)器現(xiàn)態(tài)為0還是1，非門G1輸出為1，（3）輸入端RD=0，SD=1狀態(tài)。（4）SD、RD兩端同時輸入負脈沖是不允許的，因為當SD＝RD＝0時，輸出端將暫時維持Q=Q=1的狀態(tài)，一旦SD、RD同時恢復(fù)為1，觸發(fā)器的狀態(tài)不穩(wěn)定。一、

RS觸發(fā)器第三節(jié)時序邏輯電路

1.電路結(jié)構(gòu)和邏輯符號為使基本RS觸發(fā)器能在時鐘源的控制下工作，在基本RS觸發(fā)器輸入端加兩個兩輸入與非門作為引導(dǎo)門，如圖所示。

2

同步RS觸發(fā)器一、

RS觸發(fā)器第三節(jié)時序邏輯電路

2.邏輯功能一、

RS觸發(fā)器第三節(jié)時序邏輯電路

1.電路結(jié)構(gòu)和邏輯符號在主從RS觸發(fā)器的輸入端加兩個兩輸入與門，把主從RS觸發(fā)器互補的輸出端Q和Q反饋到輸入端，如圖13-23所示，就構(gòu)成主從JK觸發(fā)器。3

主從JK觸發(fā)器一、

RS觸發(fā)器第三節(jié)時序邏輯電路

2.邏輯功能（1）主從JK觸發(fā)器在J=K=1的情況下，輸入一個時鐘脈沖，就使它翻轉(zhuǎn)一次，這表明，在這種情況下，觸發(fā)器具有計數(shù)功能。（2）主從JK觸發(fā)器在J=0、K=0時，不管觸發(fā)器的初始狀態(tài)為0態(tài),還是初始狀態(tài)為1態(tài)，觸發(fā)器都將保持原狀態(tài)不變。（3）主從JK觸發(fā)器在J=1、K=0時，不管觸發(fā)器的初始狀態(tài)為0態(tài)，還是初始狀態(tài)為1態(tài)，觸發(fā)器的下一個狀態(tài)一定是1狀態(tài)。（4）主從JK觸發(fā)器在J=0、K=1時，無論觸發(fā)器原來處于什么狀態(tài)，下一個狀態(tài)一定是0狀態(tài)。一、

RS觸發(fā)器第三節(jié)時序邏輯電路

1.電路結(jié)構(gòu)和邏輯符號在同步RS觸發(fā)器的基礎(chǔ)上，將輸入端口R和S用互補的D信號控制就可以得到D觸發(fā)器。D觸發(fā)器的電路結(jié)構(gòu)和邏輯符號如圖所示。4.

D觸發(fā)器一、

RS觸發(fā)器第三節(jié)時序邏輯電路

2.邏輯功能在時鐘脈沖有效期間，D觸發(fā)器的輸出端次態(tài)只與輸入D信號有關(guān)，在輸入端D輸入提供1會導(dǎo)致輸出變?yōu)?，否則輸出變?yōu)?一、

RS觸發(fā)器第三節(jié)時序邏輯電路

在數(shù)字裝置中，常常需要將一些指令、數(shù)碼存儲起來，這種