邏輯準(zhǔn)位與雜訊邊限

5-1.邏輯準(zhǔn)位與雜訊邊限5-25-2.其他數(shù)位積體電路的規(guī)格5-65-3.MOS與CMOS積體電路5-105-4.使用開(kāi)關(guān)連接TTL和CMOS

5-135-5.使用LED連接TTL與CMOS

5-185-6.連接TTL和CMOS積體電路5-235-7.與蜂鳴器、繼電器、馬達(dá)和電磁線圈相連接

5-275-8.光隔離器

5-305-9.與伺服馬達(dá)和步進(jìn)馬達(dá)相連接5-335-10.使用霍爾效應(yīng)感測(cè)器5-415-11.簡(jiǎn)單邏輯電路的故障檢修

5-48第5章積體電路的規(guī)格與簡(jiǎn)單的介面介面(interfacing)可以定義為改變互連電路之間的電壓與電流準(zhǔn)位而使它們相容之設(shè)計(jì)。5-1 邏輯準(zhǔn)位與雜訊邊限（續(xù)）（續(xù)）．雜訊邊限

CMOS的優(yōu)點(diǎn)就是很低的功率需求以及良好的雜訊免除力(noiseimmunity)，雜訊免除力代表著電路對(duì)於不希望得到的電壓或雜訊的抵抗能力，在數(shù)位電路中它亦稱為雜訊邊限(noisemargin)。CMOS的雜訊邊限比TTL族的好。5-2 其他數(shù)位積體電路的規(guī)格．驅(qū)動(dòng)能力數(shù)位積體電路的輸出驅(qū)動(dòng)能力的指標(biāo)之一稱為扇出(fan-out)。扇出是邏輯閘輸出端能驅(qū)動(dòng)的「標(biāo)準(zhǔn)」輸入端的數(shù)目。標(biāo)準(zhǔn)TTL積體電路的典型扇出值是10；低功率蕭特基TTL(LS-TTL)的扇出是20；4000系列的CMOS則約為50。5-2 其他數(shù)位積體電路的規(guī)格（續(xù)）用單一個(gè)邏輯閘所表現(xiàn)的負(fù)載稱為該積體電路族的扇入(fan-in)，圖5-5(b)的輸入負(fù)載那一行可以視為這些積體電路族的扇入。5-3 MOS與CMOS積體電路．CMOS積體電路

互補(bǔ)式對(duì)稱金氧半導(dǎo)體(complementarysymmetrymetaloxidesemiconductor,CMOS)具有低成本、設(shè)計(jì)簡(jiǎn)單、低熱能消耗、良好的扇出、寬廣的邏輯變動(dòng)(widelogicswings)以及良好的雜訊邊限性能，數(shù)位積體電路大多數(shù)的CMOS族能運(yùn)作在寬廣的電壓範(fàn)圍。5-3 MOS與CMOS積體電路5-4 使用開(kāi)關(guān)連接TTL和CMOS（續(xù)）（續(xù)）（續(xù)）．開(kāi)關(guān)解除彈躍圖5-13(a)中40106CMOS積體電路是一個(gè)史密特觸發(fā)反相器(Schmitttriggerinverter)。當(dāng)突然有高低電位變化的雜訊引入電路時(shí)，它可以抑制雜訊對(duì)電路的影響，也可以將緩慢變化的訊號(hào)（例如一個(gè)弦波）轉(zhuǎn)換為方波。（續(xù)）（續(xù)）5-5 使用LED連接TTL與