基于dsp的dds信號發(fā)生器 (2)課件_第1頁
基于dsp的dds信號發(fā)生器 (2)課件_第2頁
基于dsp的dds信號發(fā)生器 (2)課件_第3頁
基于dsp的dds信號發(fā)生器 (2)課件_第4頁
基于dsp的dds信號發(fā)生器 (2)課件_第5頁
已閱讀5頁，還剩16頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

基于DSP的DDS信號發(fā)生器

硬件設(shè)計姓名：學號:指導(dǎo)老師：目錄1、DDS簡介2、系統(tǒng)原理及設(shè)計方案分析3、硬件設(shè)計1、DDS簡介

信號發(fā)生器DDS是一種新的數(shù)字頻率合成技術(shù)，它是從相位的角度出發(fā)直接合成所需波形。具有編程靈活，波形精度高，穩(wěn)定性好等特點。DDS的原理框圖相位寄存器的輸出與相位控制字相加，然后輸入到正弦查詢表地址上；查詢表把輸入的地址相位信息映射成正弦波幅度的數(shù)字量信號，驅(qū)動DAC，輸出模擬量。3硬件設(shè)計硬件基本結(jié)構(gòu)框圖3.1核心控制模塊

時鐘電路設(shè)計1、短引線、鎖相環(huán)供電電壓引腳、低通濾波器2、導(dǎo)線、芯片和旁路電容形成的環(huán)路面積最小復(fù)位電路設(shè)計專用芯片和RC電路法5V-3.3V電路設(shè)計1、磁珠提高系統(tǒng)的穩(wěn)定性和抗干擾性2、電源引腳與電源地電容濾波外部數(shù)據(jù)存儲器擴展電路設(shè)計當DSP訪問外部程序存儲器時PS引腳為低（外部存儲器作程序存儲）RD、WE分別為讀、寫引腳使能，均為低電平有效，DSP分別通過這兩個引腳向外部存儲器發(fā)出讀/寫請求電平轉(zhuǎn)換電路W\R與IS總線電平邏輯轉(zhuǎn)換3.2外部功能片選信號實現(xiàn)片選電路高地址空間被保留WERDIS串行通信接口2接收數(shù)據(jù)；3發(fā)送數(shù)據(jù)3.4LF2407與AD7864接口CONVST與EOC3.5采樣電路積分電路、二極管、電

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論