單周期實驗報告基本CPU設計_第1頁
單周期實驗報告基本CPU設計_第2頁
單周期實驗報告基本CPU設計_第3頁
免費預覽已結(jié)束，剩余5頁可下載查看

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

實驗：基本單周期CPU設517030910304理解計算機 大組成部分的協(xié)調(diào)工作原理，理解程序自動執(zhí)行的原理掌握運算器、器、控制器的設計原理。重點掌握控制器設計原理I/OI/OI/O端口與外部設備進行信息交互二、實驗內(nèi)容：VerilogHDLquartus20MIPSCPU利用實驗提供的標準測試程序代碼，完成仿真測試部分，實現(xiàn)CPU與外部設備的輸入輸出端口設計。實驗中可采用高端地址。即將外部設備狀態(tài)，讀到CPU內(nèi)部寄存器。I/OswDE2LED備的控制信號（或數(shù)據(jù)信息）CPU利用自己編寫的程序代碼，在自己設計的CPU上，實現(xiàn)對板載輸入開關或按鍵的LED7LED4bit4bit2LED10LED10（具體任務形式不做嚴格規(guī)定，同學可自由創(chuàng)意）。Altera-DE2首先將程序和數(shù)據(jù)輸入計算機的器中，然后從主存中“程序（程序執(zhí)行的第一條指令的地址PU并產(chǎn)生具體的控制信號。指令執(zhí)行完畢后修改PC值，決定下一條指令所在的Figure1.CPU五、設計思構件結(jié)（Instmen）DataMemory（簡稱Datamem），并分別實現(xiàn)他們Figure2.CPU最后，我的文件（entity）結(jié)構如下Figure3Quartus其中 是頂層架構文件。其中包含了時鐘信號的分頻sc_cu.vcontrolunitalu.vsc_datamem.v是數(shù)據(jù)單元，提供了I/O輸入輸出的接口。Input與io_output_reg.v為I/O輸出寄存器模塊。sc_instmem.v是指令單元指令設Figure4.分頻設 mem_clock。此外，imem_clock在sc_instmem.v文件中實現(xiàn)。dmem_clock在sc_datamem.v文件中實現(xiàn)。Figure5.Figure6I/0在sc_datamem.v文件中，通過對輸入的lw和sw指令的地址的判斷，實現(xiàn)對數(shù)據(jù)RAMI/O控制寄存器組的區(qū)分和分別

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論