數(shù)電-09-10 半導(dǎo)體存儲器和可編程器件

9-10半導(dǎo)體存儲器和可編程邏輯器件（P281~315)了解半導(dǎo)體存儲器和可編程邏輯器件的結(jié)構(gòu)、功能和特點(diǎn)。※基本要求1幾個(gè)基本概念：地址：每個(gè)字的編號。字?jǐn)?shù)=2n

（n為存儲器外部地址線的線數(shù)）概述一、存儲器

存放大量二值信息（或二值數(shù)據(jù)）的器件。是計(jì)算機(jī)及其它數(shù)字系統(tǒng)中不可或缺的重要組成部分，屬于大規(guī)模集成電路。字：表示一個(gè)信息的多位二進(jìn)制碼；字長：字的位數(shù)；字?jǐn)?shù)：字的總量?！?1)存儲容量(M)：存儲二值信息的總量?！?jǐn)?shù)×位數(shù)；性能指標(biāo)例如：256×4bit=1024=1k——存儲容量為1k210K——1M；210M——1G等?！?)存取時(shí)間——存儲器操作(R/W)的速度3二、存儲器的分類：1)磁介質(zhì)類——軟磁盤、硬盤、磁帶2)光介質(zhì)類——CD、DVD3)半導(dǎo)體介質(zhì)類——1、按材料分類1)雙極型:2)MOS型:具有功耗低、集成度高的優(yōu)點(diǎn)2、按制造工藝分類43、按存、取功能分類1)只讀存儲器(Read-OnlyMemory，簡稱ROM):——正常工作時(shí)，內(nèi)容只能讀出，不能隨時(shí)寫入?！Ｓ糜诖娣畔到y(tǒng)程序、數(shù)據(jù)表、字符代碼等不易變化的數(shù)據(jù)。2)隨機(jī)存取存儲器（讀寫存儲器）RandomAccessMemory，簡稱RAM

——正常工作時(shí)可隨時(shí)讀出或?qū)懭?，掉電后，?shù)據(jù)全部丟失。59.2隨機(jī)存取存儲器RAM（P292）

（讀寫存儲器）RAM：在工作過程中，既可隨時(shí)從存儲器的任意單元讀出信息，又可以隨時(shí)把外界信息寫入任意單元。特點(diǎn)：使用靈活、方便。但具有易失性，即：掉電后，數(shù)據(jù)就消失(也有非易失性的RAM，實(shí)際上類似于ROM)。※6SRAM（靜態(tài)）：存取速度快DRAM（動態(tài)）：結(jié)構(gòu)簡單、集成度高NVRAM（非易失性）RAM按存儲單元工作原理不同分為RAM按所用器件可分為雙極型MOS型分類：※71、RAM存儲器的基本結(jié)構(gòu)A0Ai行地址譯碼器…..列地址譯碼器Ai+1An-1……存儲矩陣讀寫控制電路CSR/WI/O地址輸入控制輸入數(shù)據(jù)輸入/輸出三類信號線：地址線、數(shù)據(jù)線和控制線由存儲矩陣、地址譯碼器、輸入/輸出控制電路組成?！?存儲單元是存儲器的最基本存儲細(xì)胞，能存放一位二值數(shù)據(jù)。由于存儲器的容量巨大，一般都把存儲單元排列成矩陣形式。采用雙譯碼（行、列譯碼），用兩條地址線來共同選擇存儲單元。A0A1A2A3CSX0CSX1CSX15行地址譯碼器……列地址譯碼器A4A5A6A7CSY0CSY1CSY15A0A1A2A3A4A5A6A7……CS0CS1CS255地址譯碼器存儲器陣列01255011516173232241255256根選擇線16根行選擇線16根列選擇線雙譯碼方式※八位地址線單譯碼方式92、RAM的存儲單元六管NMOS存儲單元T1與T3、T2與T4各構(gòu)成一個(gè)NMOS反相器；兩個(gè)反相器交叉耦合，組成基本SR鎖存器T5、T6：本單元控制門，由行選擇線Xi控制。T7、T8：一列存儲單元公用的控制門，由列選擇線Yj控制。位線BYj

（列選擇線）Xi（行選擇線）T3T4T2T1T5T6T8T7DD數(shù)據(jù)線位線B數(shù)據(jù)線存儲單元DDD、D：存儲的一位二值數(shù)據(jù)?！?1)靜態(tài)RAM存儲單元(SRAM)10顯然，只有X,Y選擇線都是高電平，內(nèi)部輸入、輸出才和外部數(shù)據(jù)線連接，也就是該存儲單元被選中。DD當(dāng)Xi=1時(shí)，T5、T6導(dǎo)通，存儲單元與位線接通；當(dāng)Xi=0時(shí)，T5、T6截止，存儲單元與位線隔離。位線BYj（列選擇線）Xi（行選擇線）T3T4T2T1T5T6T8T7DD數(shù)據(jù)線位線B數(shù)據(jù)線當(dāng)Yj=1時(shí)，T7、T8導(dǎo)通，位線與數(shù)據(jù)線接通；當(dāng)Yj=0時(shí)，T7、T8截止，位線與數(shù)據(jù)線隔離?！?1工作原理：111、利用鎖存器或觸發(fā)器保存數(shù)據(jù)，所以數(shù)據(jù)是非破壞性讀出，一次寫入，可以反復(fù)讀出，對存儲的數(shù)據(jù)沒有反作用。3、靜態(tài)存儲單元功耗高，體積大，集成度低。靜態(tài)存儲單元的特點(diǎn)：2、進(jìn)行讀或?qū)懖僮鳎闪硗獾妮敵?輸入電路控制。

大容量存儲器一般都采用動態(tài)存儲單元12(2)動態(tài)存儲單元(DRAM)讀出過程中：電容C上若充有足夠電荷，其電壓足夠使T2導(dǎo)通，輸出線（讀位線）DO上就得到低電平0，否則得到1。寫入過程就是給電容充電和放電的過程。存儲原理依賴電容的電荷存儲效應(yīng)D※注意：每次從DRAM中讀出數(shù)據(jù)時(shí)，因漏電流的原因，都會使電容C上的電荷減少，所以DRAM的讀出過程是破壞性讀出。13因此，每次讀出后必須及時(shí)給電容再次充電，維護(hù)其內(nèi)容。此外，C上電荷也不能長時(shí)間維持，所以還必須定時(shí)對電容充電，稱為再生或刷新。讀取時(shí)：X,Y選中該單元，T1,T3，T4,T5都開通。DO上得到存儲的數(shù)據(jù);1DD0D此時(shí)R=1,內(nèi)部數(shù)據(jù)經(jīng)寫入刷新單元刷新電容C，刷新電平是D；1如果D=0；C應(yīng)該充滿電，刷新電平為1，給電容充電；如果D=1；C應(yīng)該不充電，刷新電平為0，電容放電。D※14X,Y選中該單元，控制管開通。數(shù)據(jù)從DI輸入，經(jīng)寫入刷新控制電路，對電容充、放電。0000DDD經(jīng)過寫入刷新控制電路，對電容充放電的電平是D※

寫入數(shù)據(jù)時(shí)：R/W=0若D=0→D=1則對電容充電；若D=1→D=0則對電容放電。15只選通行選擇線X,并令R/W=1;定時(shí)刷新:與讀出數(shù)據(jù)時(shí)數(shù)據(jù)再生相同，數(shù)據(jù)經(jīng)寫入刷新控制單元，根據(jù)原來存儲的數(shù)據(jù)自己刷新。注意：因?yàn)榇藭r(shí)Y不通，DI,DO都斷開，數(shù)據(jù)不被讀出。則，電容C上的數(shù)據(jù)經(jīng)T2、T3到達(dá)“讀”位線。16(3)單管存儲單元0或1數(shù)據(jù)存于電容C中，T為門控管，通過控制T的導(dǎo)通與截止，可把數(shù)據(jù)從存儲單元送至位線上或者將位線上的數(shù)據(jù)寫入存儲單元。由于電容很小，而且電容是連接在門控管的源極上，所以每次讀取數(shù)據(jù)時(shí)，電容上的電荷消耗很多，電壓下降很大。因此，讀取數(shù)據(jù)時(shí)，要經(jīng)過專門的讀出放大器對信號進(jìn)行放大。同時(shí)，由于電容上的電荷減少，存儲的數(shù)據(jù)被破壞，故每次讀出后，必須及時(shí)對讀出單元刷新。XiTC位線※175位行地址碼決定32條行選擇線；3位列地址碼決定8條列選擇線；每4列存儲單元連接在相同的列地址譯碼線上，組成一個(gè)字列。每行可存儲8個(gè)字，每個(gè)字列存儲32個(gè)字，共有32×8=256個(gè)組合，總的存儲容量就是256×4=1024個(gè)存儲單元。每個(gè)由X，Y共同選中的單元中實(shí)際包含了4個(gè)1位數(shù)據(jù)存儲單元，表示一個(gè)4位數(shù)據(jù)。3、存儲矩陣：由若干存儲單元排列成矩陣形式?！?56×4RAM存儲矩陣采用雙譯碼方式8位地址碼189.1只讀存儲器(ROM)(P282)分類：(1)按制造工藝分：※二極管ROM雙極型ROM(三極管)單極型(MOS)

只讀存儲器，工作時(shí)內(nèi)容只能讀出，不能隨時(shí)寫入，所以稱為只讀存儲器。(Read-OnlyMemory)(按存儲單元中器件劃分)

19掩模ROM（固定ROM）光可擦可編程ROM（EPROM）可編程ROM一次可編程ROM（PROM）電可擦可編程ROM（E2PROM）快閃存儲器(FlashMemory)E2PROM和Flash則廣泛應(yīng)用于各種存儲卡中：例如IC卡、數(shù)碼相機(jī)中的存儲卡、移動存儲卡、USB卡（U盤）、MP3播放器等。(2)按存儲內(nèi)容寫入方式分20存儲矩陣地址譯碼器地址輸入ROM的基本結(jié)構(gòu)：數(shù)據(jù)輸出控制信號輸入輸出控制電路輸出控制電路地址譯碼部分與RAM基本相同；存儲單元矩陣和輸入/輸出控制電路由于存儲機(jī)理不同，有較大區(qū)別。21字線與位線的交點(diǎn)都是一個(gè)存儲單元。交點(diǎn)處有二極管相當(dāng)存1，無二極管相當(dāng)存0當(dāng)OE=1時(shí)輸出為高阻狀態(tài)000101111101111010001101地址A1A0D3D2D1D0內(nèi)容當(dāng)OE=0時(shí)1、固定ROM：二極管ROM0100101100222、可編程ROM采用熔斷絲結(jié)構(gòu)，出廠時(shí)，熔絲是連通的，即存儲單元為1，如欲使某些單元改寫為0，只要通過編程，給這些單元通以足夠大的電流將熔絲燒斷即可。熔絲燒斷后不能恢復(fù)，因此，PROM只能改寫一次。4×4存儲器，兩位地址碼A1A0給出4根地址線Y3~Y0；每根地址線上，有4根位線D3~D0。位線與地址線是否相連，取決于之間的熔斷絲是否相通。位線※(1)二極管PROM23例如：A1A0=10，Y2=1，Y0、Y1、Y3=0由于位線與地址線用二極管連接，所以Y0,Y1,Y3不影響D的狀態(tài)。001001010111101110111000A1A0D3D2D1D0※D3D2D1D0=1110111024(2)EPROM(光擦除可編程ROM)浮柵是與四周絕緣的一塊導(dǎo)體?？刂茤派霞诱妷海琍型襯底上部感生出電子，NMOS管導(dǎo)通。如果浮柵帶負(fù)電，則在襯底上部感生出正電荷，阻礙控制柵開啟MOS管。開啟需要更高的電壓?？刂茤偶酉嗤妷簳r(shí)，浮柵帶電與否，表現(xiàn)為MOS管的截止或?qū)?，即存儲二值邏?或0?！鵖IMOS管25寫入數(shù)據(jù)前，浮柵不帶電，要使浮柵帶負(fù)電荷，必須在柵極和漏極加上高電壓。高電壓使漏極PN結(jié)反相擊穿，產(chǎn)生大量高能電子，在柵極高電壓的吸引下，電子穿透柵極絕緣層，部分堆積在浮柵上使浮柵帶負(fù)電。當(dāng)移去外加電壓后，浮柵上無放電回路，故能長期保存。只有用紫外線照射時(shí)，浮柵上的電子形成光電流釋放。為便于擦除，芯片封裝上裝有透明的石英蓋板。EPROM為一次全部擦除，數(shù)據(jù)寫入需要通用或?qū)Ｓ玫木幊唐??！?6(3)E2PROME2PROM也是采用浮柵技術(shù)。浮柵與漏極N+區(qū)延長區(qū)有一點(diǎn)交迭，并且交迭處的絕緣層厚度很小?？刂茤派霞痈唠妷?，漏極接地，即可對浮柵充電。在高電壓作用下，電子穿透絕緣層積累在浮柵上，使浮柵帶負(fù)電荷——“隧道效應(yīng)”控制柵接地，漏極接高電壓，則產(chǎn)生與上述相反的過程，即可對浮柵放電?！姴脸2PROM擦除的過程就是改寫過程，以字為單位進(jìn)行擦寫的。E2PROM具有ROM的非易失性，又具備類似RAM的功能，可以隨時(shí)改寫。一般芯片內(nèi)部帶有升壓電路，可以直接讀寫E2PROM。※27(4)快閃存儲器FLASHROM結(jié)合EPROM結(jié)構(gòu)簡單、編程可靠的優(yōu)點(diǎn)和E2PROM擦除快捷的特性。集成度高，可靠性好。較大絕緣層更薄特點(diǎn)：a.通過在源極上加正壓，使浮柵放電，擦除寫入的數(shù)據(jù)。b.因?yàn)閭€(gè)存儲單元MOS管的源極是連在一起的，所以擦除是整片或分塊擦除。c.擦除速度很快，一般整片擦除只需幾秒鐘。※28相同點(diǎn)：1)均為電擦除，不需要專門的工具寫入和擦除。2)內(nèi)部需要有升壓電路，擦除時(shí)間短(ms級)；不同點(diǎn)：E2PROM是對單個(gè)存儲單元擦除；FLASHROM由于源極都并聯(lián)，所以擦除時(shí)為整片擦除，或分塊擦除，擦除速度更快。E2PROM和FLASHROM的比較：※29EPROM集成電路AT27C010，128K′8位ROM

讀操作時(shí)的工作電壓5V編程操作時(shí)的工作電壓13V輸出使能信號片選信號編程選通信號控制信號均為低電平有效！※30

工作模式A16~A0VPPD7~D0讀00XAiX數(shù)據(jù)輸出輸出無效X1XXX高阻等待1XXAiX高阻快速編程010AiVPP數(shù)據(jù)輸入編程校驗(yàn)001AiVPP數(shù)據(jù)輸出表7.1.3工作模式片選信號輸出使能信號編程選通信號說明：EPROM的數(shù)據(jù)寫入均由專用或通用編程器完成?！?1ROM的讀操作與時(shí)序圖（2）加入有效的片選信號（3）使輸出使能信號有效，經(jīng)過一定延時(shí)后，有效數(shù)據(jù)出現(xiàn)在數(shù)據(jù)線上；（4）讓片選信號或輸出使能信號無效，經(jīng)過一定延時(shí)后數(shù)據(jù)線呈高阻態(tài)，本次讀出結(jié)束。（1）欲讀取單元的地址加到存儲器的地址輸入端；※329.3存儲器容量的擴(kuò)展（P296-299）當(dāng)一片RAM(或ROM)不能滿足存儲容量位數(shù)(或字?jǐn)?shù))要求時(shí)，需要多片存儲芯片進(jìn)行擴(kuò)展，形成一個(gè)容量更大、字?jǐn)?shù)位數(shù)更多的存儲器。擴(kuò)展方法根據(jù)需要有位擴(kuò)展、字?jǐn)U展和字位同時(shí)擴(kuò)展3種。33把各片芯片并聯(lián)。即將RAM的地址線、讀/寫控制線和片選信號對應(yīng)地并聯(lián)在一起。每個(gè)地址對應(yīng)多個(gè)芯片內(nèi)部的相同位置的存儲單元，擴(kuò)展了每個(gè)地址的位數(shù)。圖7.2.101.位數(shù)（字長）擴(kuò)展:※342.字?jǐn)U展方式（地址擴(kuò)展）：把低位地址并聯(lián)入各個(gè)芯片，高位地址經(jīng)譯碼作為各個(gè)芯片的片選信號。同理，若高位地址是01，只有芯片2被選中，其上的8k個(gè)存儲單元與外部數(shù)據(jù)線相連。當(dāng)高位地址線為00時(shí)，Y0輸出低電平，第一塊RAM芯片被選中，其8k個(gè)存儲單元與外部數(shù)據(jù)線相連?！纾簩?個(gè)8K×8位的RAM芯片擴(kuò)展為32K×8位讀存儲器。外部15條地址線，接入芯片內(nèi)部13條，增加的兩條地址線A14、A13經(jīng)譯碼后作為片選信號。2線/4線譯碼器3510

可編程邏輯器件（不講）概述:一、數(shù)字集成電路的分類(從邏輯功能特點(diǎn)上分):1、通用型數(shù)字集成電路:各種中小規(guī)模數(shù)字集成電路特點(diǎn)：邏輯功能簡單，且固定不變。從理論上講，可以用其組成任何復(fù)雜的數(shù)字系統(tǒng)，但電路體積大、重量大、功耗大、可靠性差。2、專用型數(shù)字集成電路:為專門用途設(shè)計(jì)的大規(guī)模數(shù)字集成電路(ApplicationSpecificIntegratedCircuit，簡稱ASIC)特點(diǎn)：體積小、重量輕、功耗小、可靠性好。缺點(diǎn)：用量不大的情況下，成本高，設(shè)計(jì)、制造周期長。矛盾！如何解決？※363、可編程邏輯器件（ProgrammableLogicDevice，簡稱PLD）特點(diǎn)：芯片本身作為通用器件生產(chǎn)，但其邏輯功能是由用戶通過對器件編程來設(shè)定的。由于PLD集成度很高，足以滿足一般數(shù)字系統(tǒng)設(shè)計(jì)的需要，設(shè)計(jì)人員只要自行編程，把一個(gè)數(shù)字系統(tǒng)“集成”在一片PLD上，而不必請芯片制造廠商設(shè)計(jì)和制作專用芯片。二、PLD開發(fā)系統(tǒng)：包括硬件和軟件兩部分開發(fā)系統(tǒng)軟件：指專用的編程語言和相應(yīng)的匯編程序或編譯程序。分為匯編型、編譯型和原理圖收集型。80年代后，功能更強(qiáng)、效率更高、兼容性更好的編譯型開發(fā)系統(tǒng)軟件得到廣泛應(yīng)用，軟件輸入的源程序采用專用的高級編程語言（硬件描述語言VHDL）※37特別是90年代后推出的在系統(tǒng)可編程器件(In-SystemProgrammablePLD，簡稱ISP-PLD），及與之配套的開發(fā)系統(tǒng)軟件，為用戶提供了更為方便的設(shè)計(jì)手段。有自動化簡和優(yōu)化設(shè)計(jì)的功能，除了能自動完成設(shè)計(jì)外，還有模擬仿真和自動測試的功能。目前應(yīng)用最多的ISP器件是FPGA和CPLD，均稱為高密度ISP-PLD。生產(chǎn)廠家有Lattice、Xilinx、Atmel公司等。其最大特點(diǎn)是編程時(shí)既不需要使用編程器，也不需要將芯片從電路板上取下，可以在系統(tǒng)內(nèi)進(jìn)行編程。而所有的開發(fā)系統(tǒng)軟件都可以在PC機(jī)上運(yùn)行?！?81、PLD的分類PROMPLAPALGAL低密度可編程邏輯器件（LDPLD）EPLDCPLDFPGA高密度可編程邏輯器件（HDPLD）可編程邏輯器件（PLD）按集成密度劃分為三、可編程器件簡介：391、簡單PLD(PAL，GAL)(1)結(jié)構(gòu)框圖與門陣列或門陣列乘積項(xiàng)和項(xiàng)PLD主體輸入電路輸入信號互補(bǔ)輸入輸出電路輸出函數(shù)反饋輸入信號

可由或陣列直接輸出，構(gòu)成組合輸出；通過寄存器輸出，構(gòu)成時(shí)序方式輸出。40(2)基本電路結(jié)構(gòu)與門陣列或門陣列乘積項(xiàng)和項(xiàng)互補(bǔ)輸入41與陣列、或陣列均可編程(PLA)與陣列固定，或陣列可編程(PROM)與陣列可編程，或陣列固定(PAL和GAL等)(3)分類:三種與、或陣列按PLD中的與、或陣列是否編程分(4)編程連接技術(shù):同ROM的寫入技術(shù)42與一般PLD采用與-或邏輯陣列加上輸出邏輯單元的結(jié)構(gòu)形式不同，是由若干獨(dú)立的可編程邏輯模塊組成。FPGA的基本結(jié)構(gòu)框圖：三種可編程單元：每個(gè)CLB都包含組合邏輯電路和存儲器(觸發(fā)器)2)可編程邏輯模塊CLB;1)輸入/輸出模塊IOB;3)互連資源IR包括不同類型的金屬線、可編程的開關(guān)矩陣、可編程的連接點(diǎn)?！?、FPGA——現(xiàn)場可編程門陣列43采用靜態(tài)存儲器靜態(tài)存儲器的存儲單元具有很強(qiáng)的抗干擾能力和很高的工作可靠性。成本較低廉。缺點(diǎn)：a.掉電后存儲器上的數(shù)據(jù)不能保存，因此，每次通電時(shí)必須重新給存儲器“裝載”數(shù)據(jù)，裝載過程是在其內(nèi)部的一個(gè)時(shí)序電路的控制下自動進(jìn)行的。而數(shù)據(jù)通常需要放在配備的一片EPROM當(dāng)中。b.信號傳輸延遲時(shí)間不確定。在用若干個(gè)CLB組成復(fù)雜數(shù)字系統(tǒng)時(shí)，由于每個(gè)信號傳輸途徑各異，使傳輸延遲時(shí)間不同，不僅給設(shè)計(jì)工作帶來麻煩，也限制了器件的工作速度。優(yōu)點(diǎn)：適用于組成規(guī)模不大的數(shù)字系統(tǒng)。CMOS反相器控制管※443、CPLD(ComplexprogrammablelogicDevice)

——稱為復(fù)雜的可編程邏輯器件含更多乘積項(xiàng)、更多宏單元、更多的輸入信號。結(jié)構(gòu)框圖45包括：通用邏輯模塊GLB；輸入/輸出單元IOC；可編程內(nèi)部連線區(qū)RP；編程控制電路。存儲系統(tǒng)采用E2CMOS工藝制作，掉電時(shí)數(shù)據(jù)不會丟失，克服了FPGA的缺點(diǎn)。此外信號傳輸時(shí)間短，且是可以預(yù)知的。適用于構(gòu)成規(guī)模較大的數(shù)字系統(tǒng)※46CPLD編程簡介編程過程（Download或Configure）：將編程數(shù)據(jù)寫入這些單元的過程。用戶在開發(fā)軟件中輸入設(shè)計(jì)及要求。檢查、分析和優(yōu)化。完成對電路的劃分、布局和布線編程的實(shí)現(xiàn)：由可編程器件的開發(fā)軟件自動生成的。生成編程數(shù)據(jù)文件寫入CPLD47計(jì)算機(jī)根據(jù)用戶編寫的源程序運(yùn)行開發(fā)系統(tǒng)軟件，產(chǎn)生相應(yīng)的編程數(shù)據(jù)和編程命令，通過五線編程電纜接口與CPLD連接。將電纜接到計(jì)算機(jī)的并行口，通過編程軟件發(fā)出編程命令，將編程數(shù)據(jù)文件（*JED）中的數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)送入芯片。編程條件(1)微機(jī)；(2)CPLD編程軟件；(3)專用編程電纜。48值得指出的是：由于微電子技術(shù)的發(fā)展、可編程邏輯器件和相應(yīng)的編程語言和編程軟件的出現(xiàn)，不僅改變了電子設(shè)計(jì)的方法和手段，而且，使電子設(shè)計(jì)的理念發(fā)生了質(zhì)的飛躍。1、硬件設(shè)計(jì)軟件化；2、“自頂向下”的設(shè)計(jì)方法。數(shù)字系統(tǒng)：由若干數(shù)字電路和邏輯部件構(gòu)成的、按一定順序處理和傳輸數(shù)字信號的設(shè)備。有無控制單元是區(qū)分?jǐn)?shù)字系統(tǒng)和功能部件的標(biāo)志。首先明確一下：什么是數(shù)字系統(tǒng)？49(1)將數(shù)字系統(tǒng)從結(jié)構(gòu)上劃分為數(shù)據(jù)處理單元和控制單元兩部分；※控制單元數(shù)據(jù)處理單元外部