第4章 組合邏輯電路 上課

第4章組合邏輯電路

邏輯電路分為組合邏輯電路與時(shí)序邏輯電路兩類，本章介紹組合邏輯電路，內(nèi)容包括組合電路分析、各種集成組合電路部件和組合電路設(shè)計(jì)。4.1組合邏輯電路的一般問題組合邏輯電路特點(diǎn):其任意時(shí)刻的輸出僅是該時(shí)刻輸入信號(hào)的邏輯函數(shù)邏輯門電路之間的連線只能是前級(jí)邏輯門的輸出與后級(jí)邏輯門的輸入相連接。a1，a2，…，an表示輸入變量，y1，y2，…，ym表示輸出變量，輸出與輸入間的邏輯關(guān)系可以用一組邏輯函數(shù)表示：Y=F（A）可以使用真值表、卡諾圖、邏輯圖或是邏輯函數(shù)式來(lái)描述組合電路。4.2組合電路分析①分析組合電路的邏輯功能；②分析組合電路輸入輸出波形之間的關(guān)系，以及組合電路的電特性。4.2.1組合電路的邏輯功能分析【例4-1】試分析圖4-2所示組合電路的邏輯功能。解：ABCY00010011010101101000101011001110邏輯功能：由真值表可知，該電路是數(shù)值檢測(cè)電路，如果數(shù)值小于3，該電路輸出1，否則輸出0。真值表【例4-2】試分析圖所示組合電路的邏輯功能。解：首先從輸入開始逐級(jí)寫出各級(jí)邏輯函數(shù)式，然后寫出輸出Y的邏輯函數(shù)式：素?cái)?shù)判別電路，當(dāng)素?cái)?shù)出現(xiàn)在電路輸入端時(shí)，電路輸出Y=1

【例4-3】對(duì)于圖（a）所示電路與圖（b）所示的輸入波形，試畫出該電路的輸出波形。解：首先由電路圖得到輸出Y的函數(shù)式為：ABCY00010011010101111001101011001110在輸入A、B、C的波形上標(biāo)記電平值，然后由真值表，畫出輸出Y的波形如圖4-3（c）所示。真值表1001011101010110001011101010004.2.3組合電路的延遲時(shí)間分析傳輸延遲____組合電路中輸入變量變化與其引起輸出變量變化之間的時(shí)間差.傳輸延遲與電路復(fù)雜性、門電路的驅(qū)動(dòng)能力、溫度、芯片電壓有關(guān)。tPLH是門電路低電平到高電平的傳輸延遲時(shí)間，tPHL是高電平到低電平的傳輸延遲時(shí)間

平均傳輸延遲時(shí)間tPD：對(duì)于圖（a）所示與門:不考慮門電路的延遲，則輸出波形如圖（b）所示；若采用平均傳輸延遲時(shí)間tPD則有圖（c）所示的傳輸延遲時(shí)間；圖（d）顯示的是分別采用tPLH和tPHL參數(shù)的傳輸延遲時(shí)間。邏輯系列傳輸延遲tPD（ns）每門功耗（mW）說明74001010標(biāo)準(zhǔn)TTL74H00622高速TTL74L00331低功耗TTL74LS009.52低功耗肖特基TTL74S00319肖特基TTL74ALS003.51.3先進(jìn)低功耗肖特基TTL74AS0038先進(jìn)肖特基TTL74HC0080.17高速CMOS表4-3所示的是不同系列與非門的延遲時(shí)間與功耗表表4-4顯示的是74LS系列部分門電路的傳輸延遲時(shí)間芯片功能tPLH（ns）tPHL（ns）典型最大典型最大74LS04非門915101574LS00與非門915101574LS02或非門1015101574LS08與門815102074LS32或門14221422【例4-4】試推導(dǎo)圖所示組合電路的傳輸延遲時(shí)間。圖中非門為74LS04，與非門為74LS00。

ABCY00000011010001101001101111011110組合電路的最大延遲時(shí)間就是級(jí)數(shù)最多路徑上各級(jí)門最大延遲時(shí)間之和。4.2.4組合電路的電特性分析（1）各個(gè)門之間的噪聲容限

噪聲容限與芯片系列有關(guān)，不同系列的芯片噪聲容限不同。為方便使用，常用系列在5

V電源電壓下的噪聲容限表與最大輸入輸出電流總結(jié)如表所示參數(shù)74TTL74LS74HC74HCT4000BVIHmin（V）2.02.03.52.03.33VOHmin（V）2.42.74.94.94.95VNH（V）0.40.71.42.91.62VILmax（V）0.80.81.50.81.67VOLmax（V）0.40.50.10.10.05VNL（V）0.40.31.40.71.62IIHmax（mA）4020111IILmax（mA）-1600-400-1-1-1IOHmax（mA）-0.4-0.4-4-4-0.51IOLmax（mA）168440.51（2）電源電流與功耗不同系列、不同門電路的電源電流都是不同的，幾種74LS系列門電路的最大電源電流如表所示。芯片功能最大電源電流（mA）最大平均電源電流（mA）ICCHICCLICCmax74LS002輸入與非門1.64.4374LS022輸入或非門3.25.44.374LS04非門2.46.64.574LS08四3輸入與門4.88.86.874LS10三3輸入與非門1.23.32.2574LS32四2輸入或門6.29.88

TTL門的功耗為最大平均電源電流乘以門的電源電壓：PDmax=ICCmax

VCC

CMOS器件，靜態(tài)電流很小，都在微安級(jí)主要功耗為動(dòng)態(tài)功耗，動(dòng)態(tài)功耗由內(nèi)部功耗PT與負(fù)載功耗PL兩部分組成?！纠?-5】圖示單片機(jī)引腳經(jīng)過74LS04與74LS10門電路組成的2線-4線譯碼器驅(qū)動(dòng)發(fā)光二極管的電路。由單片機(jī)數(shù)據(jù)手冊(cè):VIHmin=0.6VCC，VILmax=0.2VCC，VOLmax=0.7

V（IOL=20

mA），VOHmin=4.2

V（IOH=20

mA）。發(fā)光二極管管:壓降VD=1.6

V，工作電流ID=5

mA。圖中VCC=+5

V。試分析各個(gè)芯片的噪聲容限、驅(qū)動(dòng)能力。①單片機(jī)驅(qū)動(dòng)74LS04芯片，噪聲容限與驅(qū)動(dòng)能力:

高電平噪聲容限：VNH=4.2-2=2.2

V74LS04輸入引腳的高電平輸入電流IIH=20

μA，單片機(jī)的驅(qū)動(dòng)能力為20

mA，因此高電平驅(qū)動(dòng)能力足夠。

低電平噪聲容限：VNL=0.8-0.7=0.1

V74LS04輸入引腳的低電平輸入電流IIL=400

μA，單片機(jī)的低電平驅(qū)動(dòng)能力為20

mA，因此低電平驅(qū)動(dòng)能力足夠。74LS系列門的扇出扇出是連接到一個(gè)門輸出端的同類門輸入端個(gè)數(shù)。

74LS系列門的輸入低電平電流IILmax=

-0.4

mA，74LS系列門的輸入高電平電流IIHmax=20

uA，保證輸出電壓小于VOLmax，輸出電流最大值為IOLmax8

mA。保證輸出電壓大于VOHmin，輸出電流最小值為IOHmax-0.4

mA。

低電平扇出:

NL=

8mA/0.4

mA=20高電平扇出:

NH=

0.4

mA/20

uA=20②74LS04驅(qū)動(dòng)74LS10:都屬于74LS系列芯片，因此噪聲容限能夠滿足要求。圖中74LS04各輸出引腳驅(qū)動(dòng)的輸入端數(shù)最大為4個(gè)，遠(yuǎn)小于74LS系列芯片的20個(gè)扇出能力。③74LS10輸出驅(qū)動(dòng)發(fā)光二極管題目要求發(fā)光二極管電流ID=5

mA，二極管限流電阻R計(jì)算：R=（VCC-VD-VOL）/ID=（5

V-1.6

V-0.5

V）/5

mA=580Ω可以實(shí)際取值560Ω?！纠?-6】試分析圖示電路的最大電源電流與靜態(tài)功耗。74LS04的每個(gè)芯片的平均電源電流為ICCmax=4.5

mA，74LS10的每個(gè)芯片的平均電源電流為ICCmax=2.25

mA。該組合電路中的門電路部分的最大電源電流Ig為Ig=1×（4.5

mA）+2×（2.25

mA）=4.5

mA+4.5

mA=9

mA發(fā)光二極管部分的最大電流Id為4×（5

mA）=20

mA最大電源電流為Imax=Ig+Id=9

mA+20

mA=29

mA該電路的最大靜態(tài)功耗為PDmax=Imax·VCC=29

mA×5

V=145

mW4.3組合電路部件4.3.1編碼器編碼——即不同事物用不同的二進(jìn)制碼表示。

編碼器——對(duì)每一個(gè)輸入信號(hào)都有一個(gè)相對(duì)應(yīng)二進(jìn)制數(shù)碼輸出的器件。若編碼器有2n個(gè)輸入，則應(yīng)該有n個(gè)輸出。

1．十進(jìn)制數(shù)-BCD編碼器即10線-4線編碼器十進(jìn)制數(shù)4位編碼輸出（BCD）A3

A2

A1A001234567890000000100100011010001010110011110001001當(dāng)輸入的十進(jìn)制數(shù)中如果只有一個(gè)數(shù)字具有高電平時(shí)，則輸出對(duì)應(yīng)數(shù)字的BCD編碼。真值表邏輯函數(shù)式：A3=8+9A2=4+5+6+7A1=2+3+6+7A0=1+3+5+7+92．十進(jìn)制數(shù)-BCD優(yōu)先編碼器74LS147具有優(yōu)先編碼功能，在同時(shí)輸入多個(gè)數(shù)字時(shí)，只對(duì)最大數(shù)字進(jìn)行編碼。該編碼器具有9個(gè)低電平有效的輸入端，沒有0輸入端，當(dāng)所有9個(gè)輸入都無(wú)效時(shí)就是對(duì)0進(jìn)行編碼；具有4個(gè)低電平有效的輸出端。輸入輸出123456789DCBA1××××××××01×××××××011××××××0111×××××01111××××011111×××0111111××01111111×011111111011111111100111111111100001111110011001101010101074LS147的輸出是低電平有效的BCD碼74LS14774LS147的典型應(yīng)用電路，該電路可以將0～9十個(gè)按鍵信號(hào)轉(zhuǎn)換成低電平有效的BCD編碼輸出，可以輸出任何按鍵按下的信號(hào)Y。當(dāng)按鍵按下時(shí)，信號(hào)Y=1，否則信號(hào)Y=0。雖然按鍵0的信號(hào)未進(jìn)入74LS147，但是當(dāng)按鍵0按下時(shí)，按鍵按下信號(hào)Y=1，同時(shí)編碼輸出1111，這就相當(dāng)于0的編碼是1111。74LS1473．8線-3線優(yōu)先編碼器74LS148該編碼器的輸入與輸出都是低電平有效輸入輸出EI01234567A2A1A0GSEO1000000000×1×××××××0×1××××××01×1×××××011×1××××0111×1×××01111×1××011111×1×0111111×10111111111000011111100110011110101010111000000001011111111①輸入信號(hào)低電平有效，當(dāng)多個(gè)輸入有效時(shí)，對(duì)最大輸入數(shù)字進(jìn)行優(yōu)先編碼。②輸出信號(hào)為低電平有效的3位二進(jìn)制編碼。③輸入端EI是片選端，當(dāng)EI=0時(shí)，編碼器輸出編碼，否則編碼器輸出全為高電平。④輸出信號(hào)GS=0表示編碼器工作正常，而且有編碼輸出，這表明編碼器正在輸出編碼信號(hào)。⑤輸出信號(hào)EO=0表示編碼器正常工作但是沒有編碼輸出，EO=1表示有編碼輸出，常用于編碼器級(jí)聯(lián)。用兩片74LS148組成16線-4線編碼電路。高8位低8位※高8位優(yōu)先編碼。高8位編碼時(shí)，其GS=0,EO=1,編碼器工作正常，輸出編碼信號(hào)。此時(shí)，低8位不進(jìn)行編碼，因其EI=1。Y3=1※高8位沒有信號(hào)申請(qǐng)編碼時(shí)，其GS=1,EO=0，高8位輸出全部為高電平。Y3=0此時(shí)，低8位EI=0，可以編碼輸出。高8位編碼器74LS148（2）的輸出信號(hào)EO與低8位編碼器74LS148（1）的輸入信號(hào)EI相連，表示只有高8位沒有編碼輸出時(shí)，低8位才能輸出編碼；例如，輸入11110×××

××××××××0111111100011011輸出編碼為1011，是高電平有效的編碼編碼Y3Y2Y1Y001234567891011121314150000000011111111000011110000111100110011001100110101010101010101114.3.2譯碼器1．譯碼器原理

將輸入二進(jìn)制代碼轉(zhuǎn)換成與代碼對(duì)應(yīng)的高、低電平或是另外一種代碼的電路稱為譯碼器（Decoder），譯碼器與編碼器的功能相反。對(duì)于每一個(gè)可能的輸入，只有一個(gè)輸出為1，或者說，每一個(gè)輸出對(duì)應(yīng)著一個(gè)輸入信號(hào)的最小項(xiàng)。

譯碼器一般譯碼器2．3線-8線譯碼器74LS138輸入輸入端輸出使能端G1

C

B

A×10

×1010101010101010××××××00000101001110010111011111111111111111111111111011111101111110111111011111101111110111111011111101111111

74LS138內(nèi)部結(jié)構(gòu)

74LS138構(gòu)成的數(shù)據(jù)分配器電路圖中G1作為數(shù)據(jù)輸入端（同時(shí)使），把輸入C、B、A作為選擇端，則可以把G1端輸入的信號(hào)I送到一個(gè)由選擇端指定的輸出端【例4-7】用兩個(gè)3線-8線譯碼器組成4線-16線譯碼器，要求把輸入信號(hào)A3、A2、A1、A0譯成16個(gè)低電平信號(hào)D0～D15，并使該譯碼器具有片選使能信號(hào)EN。U1U2U1U2ENA3A2A1A0輸出00000000000000000000000011111111000011110000111100110011001100110101010101010101D0D1D2D3D4D5D6D7D8D9D10D11D12D13D14D153．7段數(shù)碼顯示譯碼器（1）采用發(fā)光二極管的7段數(shù)碼管

7段數(shù)碼管由發(fā)光二極管組成，發(fā)光二極管的管壓降在1.6～1.8

V之間，最大電流不超過30

mA，響應(yīng)時(shí)間約為0.1

us，在室內(nèi)光線情況下，10

mA電流就可以獲得足夠的亮度。數(shù)碼管又根據(jù)發(fā)光二極管的連接方式分為共陽(yáng)數(shù)碼管和共陰數(shù)碼管。顯示字形圖外形內(nèi)部連線共陽(yáng)數(shù)碼管共陰數(shù)碼管（2）用于共陽(yáng)數(shù)碼管的譯碼電路7446/LS47

采用集電極開路輸出，具有試燈輸入、前/后滅燈控制和有效低電平輸出，最大輸出驅(qū)動(dòng)電壓：7446為30

V，LS47、LS247為15

V，吸收電流7446為40

mA，LS47為24

mA。共陽(yáng)數(shù)碼管的譯碼電路7446/LS47的符號(hào)(圖a)該譯碼電路對(duì)應(yīng)BCD輸入，輸出數(shù)字0～9，而對(duì)于大于數(shù)值9的輸入，輸出該譯碼器功能表確定的圖形(圖b)。十進(jìn)制或功能輸入輸入/輸出輸出DCBAabcdefg顯示01100001ononononononoff011×00011offononoffoffoffoff121×00101ononoffononoffon231×00111ononononoffoffon341×01001offononoffoffonon451×01011onoffononoffonon561×01101onoffononononon671×01111onononoffoffoffoff781×10001ononononononon891×10011ononononoffonon9101×10101offoffoffononoffon輸出特定

符號(hào)（見

圖4-17（b））111×10111offoffononoffoffon121×11001offonoffoffoffonon131×11011onoffoffonoffonon141×11101offoffoffonononon151×11111offoffoffoffoffoffoff××××××0offoffoffoffoffoffoff滅燈1000000offoffoffoffoffoffoff0×××××1ononononononon8（亮燈）共陽(yáng)數(shù)碼管的譯碼電路7446/LS47的功能表

該譯碼器有4個(gè)控制信號(hào)：燈測(cè)試端，動(dòng)態(tài)滅燈輸入，滅燈輸入/動(dòng)態(tài)滅燈輸出:所有各段都滅功能：當(dāng)作為輸入端使用時(shí)，若=0，則不管其他輸入信號(hào)，輸出各段都滅。各段都滅檢測(cè)功能：當(dāng)作為輸出端使用時(shí)，若輸出0，表示各段已經(jīng)熄滅。所有各段都亮功能：當(dāng)=1或開路而=0時(shí)，所有各段都亮，該功能用于測(cè)試各段的工作情況。滅0功能：當(dāng)=0，同時(shí)A、B、C、D信號(hào)為0，而=1時(shí)，所有各段都滅，同時(shí)輸出0，該功能是滅0。顯示功能：若使=1或開路，=1或開路，=1時(shí)，按照功能表顯示輸入數(shù)字為0～15對(duì)應(yīng)的圖形，并且不滅0。7446與共陽(yáng)數(shù)碼管的連接

圖中電阻R為限流電阻，數(shù)碼管的電流一般取5～10

mA。7446是OC輸出，電源電壓可以達(dá)到30

V，吸收電流40

mA共陽(yáng)極數(shù)碼管（3）用于共陰數(shù)碼管電路74LS48

74LS48采用高電平有效輸出，具有試燈輸入、前/后沿滅燈控制，灌電流負(fù)載能力為6.4

mA。74LS248與74LS48電特性基本相同，只是顯示6時(shí)，LS248的a段亮，顯示9時(shí)，LS248的d段亮。74LS48輸出拉電流能力?。?.4

mA），灌電流能力大（6.4

mA），所以一般都要外接上拉電阻推動(dòng)數(shù)碼管，LS48譯碼器的典型使用電路見圖4-24。圖4-244．液晶顯示器

分段式液晶顯示器也是常用的顯示器件圖（a）.

正常情況下在前玻璃板與背板之間充滿液晶的段是透明的，但是當(dāng)3～15

V的交流電壓加在前玻璃板段電極與背板電極之間時(shí)，液晶分子紊亂變成不透明呈現(xiàn)黑色。

液晶工作時(shí)需要加40～60

Hz的交流信號(hào)。當(dāng)輸入信號(hào)Vi為低電平時(shí)，異或門輸入時(shí)鐘信號(hào)CLK與其輸出信號(hào)同相位，所以液晶電極之間沒有電壓；這時(shí)液晶分子排列整齊，液晶呈現(xiàn)透明狀態(tài)，不能看到字段，這種情況如圖（b）所示；當(dāng)輸入信號(hào)Vi為高電平時(shí)，輸入異或門的時(shí)鐘信號(hào)CLK與其輸出信號(hào)之間相位差180°，形成交流電壓，液晶分子受電場(chǎng)作用排列混亂，呈不透明狀態(tài)，在外界光線照射下可以看到字段，這種情況如圖（c）所示。使用4511芯片的液晶7段顯示電路。異或門采用四2輸入異或門4070，時(shí)鐘頻率取50

Hz。當(dāng)輸入BCD碼信號(hào)時(shí)，經(jīng)過譯碼器輸出7段信號(hào)，對(duì)應(yīng)段的驅(qū)動(dòng)器輸出高電平，經(jīng)過異或門，交流電壓加在對(duì)應(yīng)段上，使其液晶排列混亂，呈現(xiàn)不透明狀態(tài)。圖中4511是具有鎖存器的BCD-7段鎖存/譯碼/驅(qū)動(dòng)器，輸出高電平有效。4511電源電壓的范圍為3～15

V，在5

V電源時(shí)，輸出高電平VOH為3.54

V時(shí)，驅(qū)動(dòng)電流為IOH為25

mA。5．譯碼器實(shí)現(xiàn)邏輯函數(shù)由于譯碼器輸出所有輸入信號(hào)的最小項(xiàng)，若輸入變量為n，則有2n個(gè)最小項(xiàng)，因此可以用附加的或門選擇需要的最小項(xiàng)組成輸入變量不大于n的邏輯函數(shù)?！纠?-8】試用74LS138實(shí)現(xiàn)多輸出邏輯函數(shù)式。解：函數(shù)式可以變換為：Y1Y2例:某組合邏輯電路的真值表如表所示，試用譯碼器和門電路設(shè)計(jì)該邏輯電路。解：寫出各輸出的最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非-與非形式:用一片74138加三個(gè)與非門就可實(shí)現(xiàn)該組合邏輯電路?？梢?，用譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)時(shí)，優(yōu)點(diǎn)更明顯。4.3.3數(shù)據(jù)選擇器

從多個(gè)輸入信號(hào)中選擇一個(gè)作為輸出，稱為數(shù)據(jù)選擇器（Multiplexers/DataSelectors），常用于把信息從多個(gè)數(shù)據(jù)源點(diǎn)傳送到一個(gè)終點(diǎn)去的邏輯電路。

1．8輸入選擇器74LS151集成多路選擇器74LS151具有8個(gè)輸入信號(hào)D0～D7，一對(duì)互補(bǔ)輸出信號(hào)Y和W，三個(gè)數(shù)據(jù)選擇信號(hào)C、B、A和使能信號(hào)。輸入輸出選擇選通YWCBA×00001111×00110011×010101011000000000D0D1D2D3D4D5D6D71選擇器的輸出信號(hào)為：有效圖兩個(gè)8選1數(shù)據(jù)選擇器組成的16選1數(shù)據(jù)選擇器電路兩個(gè)8選1數(shù)據(jù)選擇器組成16選1數(shù)據(jù)選擇器U1U2輸入IA3A2A1A0輸出YI0I1I2I3I4I5I6I7I8I9I10I11I12I13I14I150000000011111111000011110000111100110011001100110101010101010101I0I1I2I3I4I5I6I7I8I9I10I11I12I13I14I15U1U2圖中電路是四2選1選擇器74LS157的應(yīng)用，該電路使用74LS157將2位BCD數(shù)據(jù)（A0、A1、A2、A3和B0、B1、B2、B3）分時(shí)輸入到BCD-7段譯碼器74LS48，經(jīng)過譯碼后送入數(shù)碼管顯示。一定頻率脈沖信號(hào)S加在74LS157的選擇端選擇BCD信號(hào)，同時(shí)還通過非門控制數(shù)碼管的公共陰極以決定數(shù)碼管的亮滅。這樣就可以使數(shù)碼管交替顯示BCD數(shù)據(jù)，當(dāng)脈沖頻率足夠高時(shí)，看見兩個(gè)數(shù)碼管都在顯示數(shù)據(jù)。S=0，顯示A低位；S=1，顯示B高位2．用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)

數(shù)據(jù)選擇器的輸出實(shí)際是選擇信號(hào)與輸入信號(hào)組成的最小項(xiàng)之和，或者說選擇信號(hào)的最小項(xiàng)與對(duì)應(yīng)輸入信號(hào)之間是相與的關(guān)系。在實(shí)現(xiàn)邏輯函數(shù)時(shí)，常采用輸入信號(hào)挑選選擇信號(hào)最小項(xiàng)的方法（用于邏輯函數(shù)的變量數(shù)與選擇信號(hào)的變量數(shù)相同的情況）；或是選擇信號(hào)與對(duì)應(yīng)的輸入信號(hào)組成最小項(xiàng)的方法（用于邏輯函數(shù)的變量數(shù)比選擇信號(hào)的變量數(shù)多一個(gè)的情況）?！纠?-9】用多路選擇器74LS151實(shí)現(xiàn)函數(shù)。解：由于74LS151具有3個(gè)選擇信號(hào)輸入端，與要實(shí)現(xiàn)的邏輯函數(shù)變量數(shù)相同，所以要使用輸入信號(hào)挑選選擇信號(hào)最小項(xiàng)的方法，就是使輸入信號(hào)D0=D2=D3=D5=1，其余為0，這樣就可以將選擇信號(hào)的最小項(xiàng)m0、m2、m3、m5保留。10abcY【例4-10】用多路選擇器74LS151實(shí)現(xiàn)函數(shù)：若輸入變量A、B和C順序連接74LS151的3個(gè)選擇信號(hào)端，則可將函數(shù)式變換成式：寫成最小項(xiàng)形式1實(shí)現(xiàn)組合邏輯函數(shù)（1）當(dāng)邏輯函數(shù)的變量個(gè)數(shù)和數(shù)據(jù)選擇器的地址輸入變量個(gè)數(shù)相同時(shí)，可直接用數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)邏輯函數(shù)。

例試用8選1數(shù)據(jù)選擇器74151實(shí)現(xiàn)邏輯函數(shù)：解：將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式：=m3+m5+m6+m7（2）當(dāng)邏輯函數(shù)的變量個(gè)數(shù)大于數(shù)據(jù)選擇器的地址輸入變量個(gè)數(shù)時(shí)。解：將A、B接到地址輸入端，C加到適當(dāng)?shù)臄?shù)據(jù)輸入端。例試用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)：4.3.4數(shù)值比較器

用于比較兩個(gè)二進(jìn)制數(shù)值大小的邏輯電路稱為數(shù)值比較器。對(duì)兩個(gè)二進(jìn)制數(shù)A和B進(jìn)行數(shù)值比較，有三種比較結(jié)果：A>B、A=B和A<B。1位數(shù)值比較器用于比較兩個(gè)1位二進(jìn)制數(shù)，比較結(jié)果見表。輸入輸出ABA=B

A<B

A>B000110111000100

01100由真值表得到輸出邏輯函數(shù)式：比較器框圖比較輸入級(jí)聯(lián)輸入輸出A3

B3A2

B2A1

B1A0

B0A＞B

A＜B

A=BA＞B

A＜B

A=BA3＞B3A3＜B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3××A2＞B2A2＜B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2××××A1＞B1A1＜B1A1=B1A1=B1A1=B1A1=B1A1=B1A1=B1A1=B1××××××A0＞B0A0＜B0A0=B0A0=B0A0=B0A0=B0A0=B0××××××××××××××××××××××××100010××

1110000100010100010100010100010100010001000110從74LS85的功能表可看出，該比較器首先判斷A3和B3，再比較A2和B2，然后比較A1和B1以及A0和B0，若它們都相等，就判斷級(jí)聯(lián)信號(hào)。74LS85的邏輯符號(hào)74LS85是集成4位比較器，用于比較、兩個(gè)數(shù)的大小，它還有級(jí)聯(lián)輸入端，通過級(jí)聯(lián)輸入端可以連接成8位、16位或更高位數(shù)的比較器。使用74LS85比較器組成大于4位數(shù)值比較器時(shí)，要將74LS85比較器級(jí)聯(lián)，使用74LS85組成8位數(shù)值比較器圖。4.3.5加法器1．加法器工作原理（1）半加器半加器____能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加得到和及進(jìn)位的電路。按二進(jìn)制運(yùn)算規(guī)則可以得到真值表輸入輸出ABSC0001101100101001由真值表可以得到如下邏輯函數(shù)式：（2）全加器全加器___能對(duì)兩個(gè)1位二進(jìn)制數(shù)相加并考慮低位來(lái)的進(jìn)位，得到和及進(jìn)位的邏輯電路。低位進(jìn)位A

B

CI全加和S進(jìn)位輸出CO0000000110010100110110010101011100111111（3）串行進(jìn)位的多位加法器n個(gè)全加器的串聯(lián)可構(gòu)成n位加法器，每個(gè)全加器實(shí)現(xiàn)1位二進(jìn)制數(shù)據(jù)全加和，構(gòu)成方法是依次將低位全加器的進(jìn)位Cn+1輸出端連接到高位全加器的進(jìn)位輸入端Cn。使用4個(gè)全加器74LS183構(gòu)成的4位加法器如圖所示。每一位的相加結(jié)果都必須等到低一位的進(jìn)位產(chǎn)生之后才能形成，即進(jìn)位在各級(jí)之間是串聯(lián)關(guān)系，所以稱為串行進(jìn)位加法器。必須等待前級(jí)進(jìn)位才能形成本級(jí)的進(jìn)位和全加和，所以當(dāng)位數(shù)很多時(shí)，運(yùn)算速度會(huì)很慢。3（4）先行進(jìn)位的多位加法器為了提高運(yùn)算速度，必須設(shè)法減小由于進(jìn)位引起的時(shí)間延遲，方法就是事先由兩個(gè)加數(shù)構(gòu)成各級(jí)加法器所需要的進(jìn)位。先行進(jìn)位的多位加法器（5）集成加法器74LS283集成加法器74LS283是4位二進(jìn)制超前進(jìn)位加法器*2．使用加法器實(shí)現(xiàn)減法二進(jìn)制減法可以通過先求出減數(shù)的補(bǔ)碼再加上被減數(shù)求得。補(bǔ)碼的求法為反碼加1。例如求1101的補(bǔ)碼，首先求1101的反碼，為0010，然后再加1，得到0011。

若能將生成函數(shù)，變換成輸入變量與輸入變量相加的形式若能將生成函數(shù)，變換成輸入變量與常量相加的形式。例：將BCD的8421碼轉(zhuǎn)換為余3碼輸入輸出DCBAY3Y2Y1Y000000011000101000010010100110110010001110101100001101001011110101000101110011100用加法器設(shè)計(jì)組合電路*3．BCD加法器

BCD碼只用了4位二進(jìn)制的10個(gè)狀態(tài)，還有6個(gè)無(wú)關(guān)狀態(tài)沒有使用，所以BCD碼相加后還應(yīng)該去掉無(wú)關(guān)狀態(tài)，還原成BCD碼。兩個(gè)BCD碼相加，結(jié)果可分為三種情況：十進(jìn)制數(shù)二進(jìn)制數(shù)CS3S2S1S08421BCDCS3S2S1S001234567891011121314151617181900000000010001000011001000010100110001110100001001010100101101100011010111001111100001000110010100110000000001000100001100100001010011000111010000100110000100011001010011101001010110110101111100011001情況②當(dāng)二進(jìn)制的和為1010、1011、1100、1101、1110、1111時(shí)，給和加一個(gè)進(jìn)位，然后再加上0110。判斷電路的函數(shù)式為，這里S3、S2、S1和S0是加法器輸出和。情況③只要保留進(jìn)位并將和加0110就會(huì)得到BCD碼。①結(jié)果小于9，還是BCD碼。如：0011+0101=1000，而BCD碼應(yīng)為1000。②結(jié)果大于9，不是BCD碼。如：0110+0101=1011，而BCD碼應(yīng)為10001。③結(jié)果有進(jìn)位，不是BCD碼。如1000+1001=10001，而BCD碼應(yīng)為10111。4.4組合電路設(shè)計(jì)

組合電路設(shè)計(jì)就是用電路圖描述實(shí)際組合邏輯問題。

組合電路設(shè)計(jì)方法：邏輯設(shè)計(jì)法、直接設(shè)計(jì)法。4.4.1組合電路的邏輯設(shè)計(jì)法1．邏輯設(shè)計(jì)法步驟①將實(shí)際邏輯問題抽象成真值表。首先分析實(shí)際問題，確定輸入輸出變量之間的邏輯關(guān)系。定義變量邏輯狀態(tài)含義（確定邏輯狀態(tài)0和1有何實(shí)際意義）。列真值表（將所有原因和結(jié)果列表）。②根據(jù)真值表寫邏輯函數(shù)式，并化簡(jiǎn)成最簡(jiǎn)與或邏輯函數(shù)式。③選定門電路類型和型號(hào)。④按照門電路類型和型號(hào)變換邏輯函數(shù)式。⑤根據(jù)函數(shù)式畫邏輯圖。【例4-11】設(shè)有甲、乙、丙三臺(tái)電動(dòng)機(jī)，它們運(yùn)轉(zhuǎn)時(shí)必須滿足在任何時(shí)間必須有而且僅有一臺(tái)電動(dòng)機(jī)運(yùn)行，如不滿足該條件，就輸出報(bào)警信號(hào)。試設(shè)計(jì)此報(bào)警電路。根據(jù)題意可列出真值表。設(shè)甲、乙、丙三臺(tái)電動(dòng)機(jī)分別為A、B、C。電動(dòng)機(jī)運(yùn)行為1，不運(yùn)行為0。輸出報(bào)警信號(hào)Y，報(bào)警為1，不報(bào)警為0。ABCY000001010011100101110111①②根據(jù)真值表，寫邏輯函數(shù)式，并化簡(jiǎn)③畫出邏輯圖ABCY000001010011100101110111100101112．組合電路邏輯設(shè)計(jì)中應(yīng)該注意的問題（1）輸入引腳數(shù)的限制當(dāng)集成器件選定后，應(yīng)盡量減少集成電路塊數(shù)和種類。（2）輸出能力不夠需增加緩沖器，或選用驅(qū)動(dòng)能力大的門電路。（3）選擇單門集成電路

要求函數(shù)式最簡(jiǎn)（4）采用可編程邏輯器件實(shí)現(xiàn)

注重組合電路的功能與性質(zhì)4.4.2組合電路的直接設(shè)計(jì)法直接設(shè)計(jì)法步驟①清楚地知道所設(shè)計(jì)組合邏輯電路的功能。②熟悉各種集成組合電路部件的工作原理。③能夠讀懂集成組合電路部件功能表，清楚地知道其每個(gè)引腳功能。④通過思考（可以查閱資料），直接連接電路，實(shí)現(xiàn)組合邏輯電路?！纠?-13】設(shè)計(jì)一個(gè)8位數(shù)碼管掃描顯示電路。（該電路數(shù)據(jù)源是8位BCD碼）解：8位數(shù)碼管掃描顯示電路需要8位數(shù)據(jù)源選擇電路、7段譯碼電路、位掃描電路和數(shù)碼管。根據(jù)題目要求，選擇共陽(yáng)數(shù)碼管，使用7段譯碼器7446作為譯碼器，用數(shù)據(jù)選擇器74151選擇數(shù)據(jù)源，用3線-8線譯碼器74138作為位掃描譯碼器。CB A741517413800 0選擇數(shù)據(jù)源AY0輸出，數(shù)碼管1顯示00 1選擇數(shù)據(jù)源BY1輸出，數(shù)碼管2顯示01 0選擇數(shù)據(jù)源CY