數(shù)字邏輯歐陽(yáng)星明第四版第七章中規(guī)模集成電路的應(yīng)用

第七章

中規(guī)模通用集成電路及其應(yīng)用

第七章中規(guī)模通用集成電路及其應(yīng)用1本章知識(shí)要點(diǎn)：

●熟悉常用中規(guī)模通用集成電路的邏輯符號(hào)、基本

邏輯功能、外部特性和使用方法；

●用常用中規(guī)模通用集成電路作為基本部件，恰當(dāng)

地、靈活地、充分地利用它們完成各種邏輯電路

的設(shè)計(jì)，有效地實(shí)現(xiàn)各種邏輯功能。

第七章中規(guī)模通用集成電路及其應(yīng)用2主要內(nèi)容中規(guī)模通用集成電路概述常用中規(guī)模組合邏輯電路常用中規(guī)模時(shí)序邏輯電路常用中規(guī)模信號(hào)產(chǎn)生與變換電路第七章中規(guī)模通用集成電路及其應(yīng)用37.1概述1.集成電路分類第七章中規(guī)模通用集成電路及其應(yīng)用SSI（SmallScaleIntegration）MSI（MediumScaleIntegration）LSI（LargeScaleIntegration）VLSI（VeryLarge

ScaleIntegration）或SLSI（SuperLarge

ScaleIntegration

）器件的集成邏輯部件的集成數(shù)字子系統(tǒng)或整個(gè)數(shù)字系統(tǒng)的集成4第七章中規(guī)模通用集成電路及其應(yīng)用2.MSI、LSI與SSI相比，具有以下優(yōu)點(diǎn)（1）體積縮?。?）功耗低、速度快（3）可靠性高（4）抗干擾能力強(qiáng)（5）易于設(shè)計(jì)、調(diào)試和維護(hù)5第七章中規(guī)模通用集成電路及其應(yīng)用3.設(shè)計(jì)MSI應(yīng)考慮的問(wèn)題（1）通用性（可以實(shí)現(xiàn)多種功能）（2）能自擴(kuò)展（3）具有兼容性（4）封裝電路的功耗?。?）向輸入信號(hào)索取電流要?。?）充分利用封裝的引線6第七章中規(guī)模通用集成電路及其應(yīng)用7.2常用中規(guī)模組合邏輯電路使用最廣泛的中規(guī)模組合邏輯集成電路有二進(jìn)制并行加法器、譯碼器、編碼器、多路選擇器和多路分配器等。7.2.1加法器全加：每位二進(jìn)制相加時(shí)，除了本位相加外，還要考慮相鄰低位的進(jìn)位值，這種運(yùn)算稱之為“全加”。7第七章中規(guī)模通用集成電路及其應(yīng)用多位二進(jìn)制的加法器可以用1位二進(jìn)制的全加器實(shí)現(xiàn)加法器的分類：串行加法器并行加法器串行進(jìn)位（并行）加法器超前進(jìn)位（并行）加法器8第七章中規(guī)模通用集成電路及其應(yīng)用1.串行進(jìn)位（并行）加法器由全加器級(jí)聯(lián)構(gòu)成，高位的進(jìn)位輸入依賴于低位的進(jìn)位輸出。進(jìn)位信號(hào)逐級(jí)傳遞。缺點(diǎn)：運(yùn)算速度較慢，而且位數(shù)越多，速度就越低。9第七章中規(guī)模通用集成電路及其應(yīng)用如何提高加法器的運(yùn)算速度?必須設(shè)法減小或去除由于進(jìn)位信號(hào)逐級(jí)傳送所花費(fèi)的時(shí)間，使各位的進(jìn)位直接由加數(shù)和被加數(shù)來(lái)決定，而不需依賴低位進(jìn)位。根據(jù)這一思想設(shè)計(jì)的加法器稱為超前進(jìn)位(又稱先行進(jìn)位)二進(jìn)制并行加法器。

10四位二進(jìn)制并行加法器的構(gòu)成思想如下：

2．超前進(jìn)位二進(jìn)制并行加法器：根據(jù)輸入信號(hào)同時(shí)形成各位向高位的進(jìn)位，然后同時(shí)產(chǎn)生各位的和。通常又稱為先行進(jìn)位二進(jìn)制并行加法器或者并行進(jìn)位二進(jìn)制并行加法器。典型芯片有四位二進(jìn)制并行加法器74283。

由全加器的結(jié)構(gòu)可知，第i位全加器的進(jìn)位輸出函數(shù)表達(dá)式為

第七章中規(guī)模通用集成電路及其應(yīng)用11當(dāng)i=1、2、3、4時(shí)，可得到4位并行加法器各位的進(jìn)位輸出函數(shù)表達(dá)式為：令（進(jìn)位傳遞函數(shù)）（進(jìn)位產(chǎn)生函數(shù)）則有第七章中規(guī)模通用集成電路及其應(yīng)用

由于C1～C4是Pi、Gi和C0的函數(shù)，即Ci=f(Pi,Gi,C0),而Pi、Gi又是Ai、Bi的函數(shù)，所以，在提供輸入Ai、Bi和C0之后，可以同時(shí)產(chǎn)生C1～C4。通常將根據(jù)Pi、Gi和C0形成C1～C4的邏輯電路稱為先行進(jìn)位發(fā)生器。12三、四位二進(jìn)制并行加法器的外部特性和邏輯符號(hào)

第七章中規(guī)模通用集成電路及其應(yīng)用圖中，A4、A3、A2、A1

-------二進(jìn)制被加數(shù)；

B4、B3、B2、B1

-------二進(jìn)制加數(shù)；

F4、F3、F2、F1

------相加產(chǎn)生的和數(shù)；

C0

--------------------來(lái)自低位的進(jìn)位輸入；FC4

-------------------向高位的進(jìn)位輸出。

13

二進(jìn)制并行加法器除實(shí)現(xiàn)二進(jìn)制加法運(yùn)算外，還可實(shí)現(xiàn)代碼轉(zhuǎn)換、二進(jìn)制減法運(yùn)算、二進(jìn)制乘法運(yùn)算、十進(jìn)制加法運(yùn)算等功能。四、應(yīng)用舉例

第七章中規(guī)模通用集成電路及其應(yīng)用14第七章中規(guī)模通用集成電路及其應(yīng)用例7.1用四位二進(jìn)制并行加法器設(shè)計(jì)一個(gè)將8421BCD碼轉(zhuǎn)換成余3碼的代碼轉(zhuǎn)換器。解：根據(jù)余3碼的定義，余3碼是由8421BCD碼加3形成的。8421碼0011余3碼“0”15例7.2用4位二進(jìn)制并行加法器設(shè)計(jì)一個(gè)4位二進(jìn)制并行加法/減法器。

解

分析：根據(jù)問(wèn)題要求，設(shè)減法采用補(bǔ)碼運(yùn)算，并令A(yù)=a4a3a2a1-----為被加數(shù)(或被減數(shù))；B=b4b3b2b1-----為加數(shù)(或減數(shù))；S=s4s3s2s1-----為和數(shù)(或差數(shù))；M----------為功能選擇變量.當(dāng)M=0時(shí)，執(zhí)行A+B；

當(dāng)M=1時(shí)，執(zhí)行A-B。

第七章中規(guī)模通用集成電路及其應(yīng)用由運(yùn)算法則可歸納出電路功能為：當(dāng)M=0時(shí)，執(zhí)行a4a3a2a1+b4b3b2b1+0(A+B)當(dāng)M=1時(shí)，執(zhí)行a4a3a2a1++1(A-B)16

可用一片4位二進(jìn)制并行加法器和4個(gè)異或門(mén)實(shí)現(xiàn)上述邏輯功能。第七章中規(guī)模通用集成電路及其應(yīng)用

具體實(shí)現(xiàn)：

將4位二進(jìn)制數(shù)a4a3a2a1直接加到并行加法器的A4A3A2A1輸入端，4位二進(jìn)制數(shù)b4b3b2b1分別和M異或后加到并行加法器的B4B3B2B1輸入端。并將M同時(shí)加到并行加法器的C0

端。

M=0:Ai=ai,Bi=bi,C0=0實(shí)現(xiàn)a4a3a2a1+b4b3b2b1+0(即A+B)；

M=1:Ai=ai,Bi=,C0=1，實(shí)現(xiàn)a4a3a2a1++1（即A-B）。17實(shí)現(xiàn)給定功能的邏輯電路圖如下：

第七章中規(guī)模通用集成電路及其應(yīng)用18第七章中規(guī)模通用集成電路及其應(yīng)用7.2.2譯碼器和編碼器譯碼器(Decoder)和編碼器(Encoder)是數(shù)字系統(tǒng)中廣泛使用的多輸入多輸出組合邏輯部件。

對(duì)具有特定含義的輸入代碼進(jìn)行“翻譯”，將其轉(zhuǎn)換成相應(yīng)的輸出信號(hào)。一、譯碼器功能譯碼器類型碼制變換譯碼器二進(jìn)制譯碼器二-十進(jìn)制譯碼器數(shù)字顯示譯碼器19第七章中規(guī)模通用集成電路及其應(yīng)用1、碼制變換譯碼器功能：將一種碼制變換成另一種碼制。例如：將4位二進(jìn)制碼B3B2B1B0變換為Gray碼G3G2G1G0。201、二進(jìn)制譯碼器能將n個(gè)輸入變量變換成2n個(gè)輸出函數(shù)，且輸出函數(shù)與輸入變量構(gòu)成的最小項(xiàng)具有對(duì)應(yīng)關(guān)系的一種多輸出組合邏輯電路。特點(diǎn)▲

二進(jìn)制譯碼器一般具有n個(gè)輸入端、2n個(gè)輸出端和一個(gè)(或多個(gè))使能輸入端；▲

使能輸入端為有效電平時(shí)，對(duì)應(yīng)每一組輸入代碼，僅一個(gè)輸出端為有效電平，其余輸出端為無(wú)效電平?！?/p>

有效電平可以是高電平(稱為高電平譯碼)，也可以是低電平(稱為低電平譯碼)。第七章中規(guī)模通用集成電路及其應(yīng)用21第七章中規(guī)模通用集成電路及其應(yīng)用（1）2-4譯碼器設(shè)計(jì)原理22第七章中規(guī)模通用集成電路及其應(yīng)用（2）3-8譯碼器設(shè)計(jì)方案1：用與非門(mén)實(shí)現(xiàn)方案2：用2-4譯碼器擴(kuò)展23

常見(jiàn)的MSI二進(jìn)制譯碼器有2-4線(2輸入4輸出)譯碼器、3-8線(3輸入8輸出)譯碼器和4-16線(4輸入16輸出)譯碼器等。圖(a)、(b)所示分別是74138型3-8線譯碼器的管腳排列圖和邏輯符號(hào)。（3）典型芯片

圖中，A2、A1、A0---輸入端；---輸出端；---使能端。第七章中規(guī)模通用集成電路及其應(yīng)用2474138譯碼器真值表01111111

10111111

11011111

11101111

11110111

11111011

11111101

11111110

11111111

11111111

1000010001

10010

10011

10100

10101

10110

10111

0dddd

d1ddd輸出

輸入

S1A2A1A0

可見(jiàn)，當(dāng)時(shí)，無(wú)論A2、A1和A0取何值，輸出

┅中有且僅有一個(gè)為0(低電平有效)，其余都是1。第七章中規(guī)模通用集成電路及其應(yīng)用25第七章中規(guī)模通用集成電路及其應(yīng)用二進(jìn)制譯碼器在數(shù)字系統(tǒng)中的應(yīng)用非常廣泛，計(jì)算機(jī)系統(tǒng)的典型應(yīng)用如實(shí)現(xiàn)存儲(chǔ)器的地址譯碼、控制器中的指令譯碼。除此之外，在數(shù)字系統(tǒng)中還可以用譯碼器實(shí)現(xiàn)各種組合邏輯電路。26第七章中規(guī)模通用集成電路及其應(yīng)用例7.5

用譯碼器74138和適當(dāng)?shù)呐c非門(mén)實(shí)現(xiàn)全減器的功能。全減器：能實(shí)現(xiàn)對(duì)被減數(shù)、減數(shù)及來(lái)自相鄰低位的借位進(jìn)行減法運(yùn)算，產(chǎn)生本位差及向高位借位的邏輯電路。

差Di向高位借位Gi全減器被減數(shù)Ai減數(shù)Bi低位借位Gi-1解：設(shè)被減數(shù)用Ai表示、減數(shù)用Bi表示、來(lái)自低位的借位用Gi-1表示、差用Di表示、向相鄰高位的借位用Gi表示。27全減器真值表10

00

00

11

100

101

110

111

00

11

11

01

000

001

010

011

輸出

DiGi

輸入

AiBiGi-1

輸出

DiGi

輸入

AiBiGi-1

由真值表可寫(xiě)出差數(shù)Di和借位Gi的邏輯表達(dá)式為：根據(jù)全減器的功能，可得到全減器的真值表如下表所示。第七章中規(guī)模通用集成電路及其應(yīng)用28第七章中規(guī)模通用集成電路及其應(yīng)用例7.6用譯碼器和與非門(mén)實(shí)現(xiàn)邏輯函數(shù)293．二-十進(jìn)制譯碼器

功能：將4位BCD碼的10組代碼翻譯成10個(gè)十進(jìn)制數(shù)字符號(hào)對(duì)應(yīng)的輸出信號(hào)。

例如，常用芯片7442是一個(gè)將8421碼轉(zhuǎn)換成十進(jìn)制數(shù)字的譯碼器，芯片引腳圖和邏輯符號(hào)如下。

該譯碼器的輸出為低電平有效。其次，對(duì)于8421碼中不允許出現(xiàn)的6個(gè)非法碼(1010～1111)，譯碼器輸出端～均無(wú)低電平信號(hào)產(chǎn)生，即譯碼器對(duì)這6個(gè)非法碼拒絕翻譯。

第七章中規(guī)模通用集成電路及其應(yīng)用30

功能:數(shù)字顯示譯碼器是驅(qū)動(dòng)顯示器件(如熒光數(shù)碼管、液晶數(shù)碼管等)的核心部件，它可以將輸入代碼轉(zhuǎn)換成相應(yīng)數(shù)字，并在數(shù)碼管上顯示出來(lái)。

4．?dāng)?shù)字顯示譯碼器

常用的數(shù)字顯示譯碼器有器七段數(shù)字顯示譯碼器和八段數(shù)字顯示譯碼器。

例如，中規(guī)模集成電路74LS47，是一種常用的七段顯示譯碼器，該電路的輸出為低電平有效，即輸出為0時(shí)，對(duì)應(yīng)字段點(diǎn)亮；輸出為1時(shí)對(duì)應(yīng)字段熄滅。該譯碼器能夠驅(qū)動(dòng)七段顯示器顯示0～15共16個(gè)數(shù)字的字形。輸入A3、A2、A1和A0接收4位二進(jìn)制碼，輸出Qa、Qb、Qc、Qd、Qe、Qf和Qg分別驅(qū)動(dòng)七段顯示器的a、b、c、d、e、f和g段。

(教材中給出的74LS48的輸出為高電平有效。)第七章中規(guī)模通用集成電路及其應(yīng)用31第七章中規(guī)模通用集成電路及其應(yīng)用二、編碼器

功能：編碼器的功能恰好與譯碼器相反，是對(duì)輸入信號(hào)按一定規(guī)律進(jìn)行編排，使每組輸出代碼具有其特定的含義。

類型二-十進(jìn)制編碼器(BCD碼編碼器)優(yōu)先編碼器1．二-十進(jìn)制編碼器

(1)功能：將十進(jìn)制數(shù)字0～9分別編碼成4位BCD碼。32這種編碼器由10個(gè)輸入端代表10個(gè)不同數(shù)字，4個(gè)輸出端代表相應(yīng)BCD代碼。結(jié)構(gòu)框圖如下：

(2)結(jié)構(gòu)框圖二十進(jìn)制編碼器09BCD碼

……第七章中規(guī)模通用集成電路及其應(yīng)用

注意：二-十進(jìn)制編碼器的輸入信號(hào)是互斥的，即任何時(shí)候只允許一個(gè)輸入端為有效信號(hào)。最常見(jiàn)的有8421碼編碼器，例如，按鍵式8421碼編碼器。332．優(yōu)先編碼器(1)功能：識(shí)別輸入信號(hào)的優(yōu)先級(jí)別，選中優(yōu)先級(jí)別最高的一個(gè)進(jìn)行編碼，實(shí)現(xiàn)優(yōu)先權(quán)管理。第七章中規(guī)模通用集成電路及其應(yīng)用優(yōu)先編碼器是數(shù)字系統(tǒng)中實(shí)現(xiàn)優(yōu)先權(quán)管理的一個(gè)重要邏輯部件。它與上述二-十進(jìn)制編碼器的最大區(qū)別是，優(yōu)先編碼器的各個(gè)輸入不是互斥的，它允許多個(gè)輸入端同時(shí)為有效信號(hào)。

優(yōu)先編碼器的每個(gè)輸入具有不同的優(yōu)先級(jí)別，當(dāng)多個(gè)輸入信號(hào)有效時(shí)，它能識(shí)別輸入信號(hào)的優(yōu)先級(jí)別，并對(duì)其中優(yōu)先級(jí)別最高的一個(gè)進(jìn)行編碼，產(chǎn)生相應(yīng)的輸出代碼。(2)典型芯片：MSI優(yōu)先編碼器74LS148。34

多路選擇器和多路分配器是數(shù)字系統(tǒng)中常用的中規(guī)模集成電路。其基本功能是完成對(duì)多路數(shù)據(jù)的選擇與分配、在公共傳輸線上實(shí)現(xiàn)多路數(shù)據(jù)的分時(shí)傳送。此外，還可完成數(shù)據(jù)的并串轉(zhuǎn)換、序列信號(hào)產(chǎn)生等多種邏輯功能以及實(shí)現(xiàn)各種邏輯函數(shù)功能。多路選擇器(Multiplexer)又稱數(shù)據(jù)選擇器或多路開(kāi)關(guān)，常用MUX表示。它是一種多路輸入、單路輸出的組合邏輯電路。一、多路選擇器

第七章中規(guī)模通用集成電路及其應(yīng)用7.2.3多路選擇器和多路分配器351．邏輯特性

(1)邏輯功能：從多路輸入中選中某一路送至輸出端，輸出對(duì)輸入的選擇受選擇控制量控制。通常，一個(gè)具有2n路輸入和一路輸出的多路選擇器有n個(gè)選擇控制變量，控制變量的每種取值組合對(duì)應(yīng)選中一路輸入送至輸出。

(2)構(gòu)成思想

多路選擇器的構(gòu)成思想相當(dāng)于一個(gè)單刀多擲開(kāi)關(guān)，即第七章中規(guī)模通用集成電路及其應(yīng)用…輸入

輸出

D0D1Dn-1F36第七章中規(guī)模通用集成電路及其應(yīng)用由選擇控制信號(hào)（或稱為地址）決定選擇哪路數(shù)據(jù)輸出。如四選一數(shù)據(jù)選擇器：D0D1D2D3FABE37第七章中規(guī)模通用集成電路及其應(yīng)用用四選一數(shù)據(jù)選擇器擴(kuò)展為八選一的數(shù)據(jù)選擇器D0D1D2D3FABED0D1D2D3FABED0D1D2D3D4D5D6D7A21≥1FA0A1382．典型芯片

常見(jiàn)的MSI多路選擇器有4路選擇器、8路選擇器和16路選擇器。(1)四路數(shù)據(jù)選擇器74153

圖(a)、(b)是型號(hào)為74153的雙4路選擇器的管腳排列圖和邏輯符號(hào)。該芯片中有兩個(gè)4路選擇器。其中，D0～D3為數(shù)據(jù)輸入端；A1、A0為選擇控制端；Y為輸出端；G為使能端。

第七章中規(guī)模通用集成電路及其應(yīng)用39(2)四路數(shù)據(jù)選擇器74153的功能表

74153的功能表

D0

D1

D2

D3

D0ddd

dD1dd

ddD2d

dddD3

00

01

10

11

輸出

Y

數(shù)據(jù)輸入

D0D1D2D3

選擇控制輸入

A1A０

(3)74153的輸出函數(shù)表達(dá)式

式中，mi為選擇變量A1、A0組成的最小項(xiàng)，Di為i端的輸入數(shù)據(jù)，取值等于0或1。第七章中規(guī)模通用集成電路及其應(yīng)用40

類似地，可以寫(xiě)出2n路選擇器的輸出表達(dá)式為

式中，mi為選擇控制變量An-1，An-2，…，A1，A0組成的最小項(xiàng)；Di為2n路輸入中的第i路數(shù)據(jù)輸入，取值0或1。3．應(yīng)用舉例

多路選擇器除完成對(duì)多路數(shù)據(jù)進(jìn)行選擇的基本功能外，在邏輯設(shè)計(jì)中主要用來(lái)實(shí)現(xiàn)各種邏輯函數(shù)功能。第七章中規(guī)模通用集成電路及其應(yīng)用41例

用多路選擇器實(shí)現(xiàn)以下邏輯函數(shù)的功能：F(A,B,C)=∑m(2,3,5,6)

解

由于給定函數(shù)為一個(gè)三變量函數(shù)故可采用8路數(shù)據(jù)選擇器實(shí)現(xiàn)其功能，假定采用8路數(shù)據(jù)選擇器74152實(shí)現(xiàn)。方案：將變量A、B、C依次作為8路數(shù)據(jù)選擇器的選擇變量，令8路數(shù)據(jù)選擇器的D0=D1=D4=D7=0，而D2=D3=D5=D6=1即可。第七章中規(guī)模通用集成電路及其應(yīng)用42用8路選擇器實(shí)現(xiàn)給定函數(shù)的邏輯電路圖，如下圖所示。

上述方案給出了用具有n個(gè)選擇控制變量的多路選擇器實(shí)現(xiàn)n個(gè)變量函數(shù)的一般方法。第七章中規(guī)模通用集成電路及其應(yīng)用43

例

假定采用4路數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)F(A,B,C)=∑m(2,3,5,6)

解首先從函數(shù)的3個(gè)變量中任選2個(gè)作為選擇控制變量，然后再確定選擇器的數(shù)據(jù)輸入。假定選A、B與選擇控制端A1、A0相連，則可將函數(shù)F的表達(dá)式表示成如下形式：第七章中規(guī)模通用集成電路及其應(yīng)用44

顯然，要使4路選擇器的輸出W與函數(shù)F相等，只需、、、。據(jù)此，可作出用4路選擇器74153實(shí)現(xiàn)給定函數(shù)功能的邏輯電路圖。據(jù)此，可作出實(shí)現(xiàn)給定函數(shù)功能的邏輯電路如下圖所示。第七章中規(guī)模通用集成電路及其應(yīng)用45

例

用4路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)

F(A,B,C,D)=∑m(0,2,3,7,8,9,10,13)的邏輯功能。

解

用4路選擇器實(shí)現(xiàn)該函數(shù)時(shí)，應(yīng)從函數(shù)的4個(gè)變量中選出2個(gè)作為MUX的選擇控制變量。原則上講，這種選擇是任意的，但選擇合適時(shí)可使設(shè)計(jì)簡(jiǎn)化。

第七章中規(guī)模通用集成電路及其應(yīng)用46

①選用變量A和B作為選擇控制變量

第七章中規(guī)模通用集成電路及其應(yīng)用47

②選用變量C和D作為選擇控制變量

由上述可見(jiàn)，用n個(gè)選擇控制變量的MUX實(shí)現(xiàn)n+2個(gè)以上變量的函數(shù)時(shí)，MUX的數(shù)據(jù)輸入函數(shù)Di一般是2個(gè)或2個(gè)以上變量的函數(shù)。函數(shù)Di的復(fù)雜程度與選擇控制變量的確定相關(guān)，只有通過(guò)對(duì)各種方案的比較，才能從中得到最簡(jiǎn)單而且經(jīng)濟(jì)的方案。

第七章中規(guī)模通用集成電路及其應(yīng)用CD48第七章中規(guī)模通用集成電路及其應(yīng)用MUXD0...D7A2A1A0F例7.11：用8路數(shù)據(jù)選擇器和3-8譯碼器構(gòu)造一個(gè)3位二進(jìn)制數(shù)等值比較器。ABCXYZ10譯碼器S1S2S3A2A1A0Y0...Y7F49二、多路分配器

多路分配器(Demultiplexer)又稱數(shù)據(jù)分配器，常用DEMUX表示。第七章中規(guī)模通用集成電路及其應(yīng)用多路分配器的結(jié)構(gòu)與多路選擇器正好相反，它是一種單輸入、多輸出組合邏輯部件，由選擇控制變量決定輸入從哪一路輸出。如圖所示為4路分配器的邏輯符號(hào)。50

圖中，D為數(shù)據(jù)輸入端，A1、A0為選擇控制輸入端，f0～

f3為數(shù)據(jù)輸出端。第七章中規(guī)模通用集成電路及其應(yīng)用…輸入

輸出

F0F1Fn-1D51四路分配器的功能如下表所示。四路分配器功能表D000

0D00

00D0

000D

00

01

10

11

f0f1f2f3

A1A0

第七章中規(guī)模通用集成電路及其應(yīng)用由功能表可知，4路分配器的輸出表達(dá)式為式中，mi(i=0～3)是選擇控制變量的4個(gè)最小項(xiàng)。；；52第七章中規(guī)模通用集成電路及其應(yīng)用可以用譯碼器實(shí)現(xiàn)數(shù)據(jù)分配的功能：例如用2-4譯碼器實(shí)現(xiàn)四路數(shù)據(jù)分配器ABEY3Y2Y1Y0ABDF3F2F1F0

53第七章中規(guī)模通用集成電路及其應(yīng)用數(shù)據(jù)分配器的應(yīng)用例如：數(shù)據(jù)分配器與數(shù)據(jù)選擇器聯(lián)合使用，可以實(shí)現(xiàn)多路數(shù)據(jù)分時(shí)傳送。D0...D7F0...F7ABCMUXA2A1

A0FD0...D7DEMUXA2A1

A0DF0...F7547.3常用中規(guī)模時(shí)序邏輯電路第七章中規(guī)模通用集成電路及其應(yīng)用數(shù)字系統(tǒng)中最典型的時(shí)序邏輯電路是計(jì)數(shù)器和寄存器。7.3.1計(jì)數(shù)器

廣義地說(shuō)，計(jì)數(shù)器是一種能在輸入信號(hào)作用下依次通過(guò)預(yù)定狀態(tài)的時(shí)序邏輯電路。1．什么是計(jì)數(shù)器？就常用的集成電路計(jì)數(shù)產(chǎn)品而言，可以對(duì)其定義如下：

計(jì)數(shù)器：是一種對(duì)輸入脈沖進(jìn)行計(jì)數(shù)的時(shí)序邏輯電路，被計(jì)數(shù)的脈沖信號(hào)稱作“計(jì)數(shù)脈沖”。計(jì)數(shù)器在運(yùn)行時(shí)，所經(jīng)歷的狀態(tài)是周期性的，總是在有限個(gè)狀態(tài)中循環(huán)，通常將一次循環(huán)所包含的狀態(tài)總數(shù)稱為計(jì)數(shù)器的“模”。

55

2．計(jì)數(shù)器的種類

計(jì)數(shù)器的種類很多，通常有不同的分類方法。

第七章中規(guī)模通用集成電路及其應(yīng)用同步計(jì)數(shù)器異步計(jì)數(shù)器工作方式（1）按功能（3）按進(jìn)位制（2）二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器任意進(jìn)制計(jì)數(shù)器加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器56

3．功能

第七章中規(guī)模通用集成電路及其應(yīng)用一般具有計(jì)數(shù)、保存、清除、預(yù)置等功能。

4．常用集成同步計(jì)數(shù)器

74161：四位二進(jìn)制同步加法計(jì)數(shù)器74191：?jiǎn)螘r(shí)鐘四位二進(jìn)制同步可逆計(jì)數(shù)器74190：?jiǎn)螘r(shí)鐘十進(jìn)制同步可逆計(jì)數(shù)器74193：雙時(shí)鐘四位二進(jìn)制可逆計(jì)數(shù)器74192：雙時(shí)鐘十進(jìn)制同步可逆計(jì)數(shù)器57（1）74193的管腳排列圖及邏輯符號(hào)

5.典型芯片

---四位二進(jìn)制同步可逆計(jì)數(shù)器74193

74193管腳排列圖及邏輯符號(hào)分別如圖(a)、(b)所示。

第七章中規(guī)模通用集成電路及其應(yīng)用58（2）引腳功能第七章中規(guī)模通用集成電路及其應(yīng)用59（3）功能表

表中，CLR為高電平，計(jì)數(shù)器清“0”；為低電平，計(jì)數(shù)器預(yù)置D、C、B、A輸入值；計(jì)數(shù)脈沖由CPU端輸入時(shí)，累加計(jì)數(shù)；計(jì)數(shù)脈沖由CPD端輸入時(shí)，累減計(jì)數(shù)。第七章中規(guī)模通用集成電路及其應(yīng)用60（4）使用74193可以構(gòu)成任意進(jìn)制的計(jì)數(shù)器例7.12使用74193構(gòu)成模10的加法計(jì)數(shù)器。0000000100100011010001010110011110001001①當(dāng)1010時(shí)，使QDQCQBQA清零。第七章中規(guī)模通用集成電路及其應(yīng)用1010②當(dāng)1010時(shí)，使QDQCQBQA置零。61第七章中規(guī)模通用集成電路及其應(yīng)用1CP1&CP100000&方案1：方案2：思考：模10減法計(jì)數(shù)器。62第七章中規(guī)模通用集成電路及其應(yīng)用例7.13使用74193構(gòu)成模12減法計(jì)數(shù)器。00000001001000110100011110001001解：設(shè)計(jì)數(shù)器的初始狀態(tài)為QDQCQBQA=0000，變化序列如下：0110010110101011111163第七章中規(guī)模通用集成電路及其應(yīng)用1011cp10&64第七章中規(guī)模通用集成電路及其應(yīng)用使用計(jì)數(shù)器的進(jìn)位輸出或借位輸出脈沖作為計(jì)數(shù)脈沖，將多個(gè)四位計(jì)數(shù)器進(jìn)行級(jí)聯(lián)，即可構(gòu)成模大于16的計(jì)數(shù)器。例如，將兩片74193進(jìn)行級(jí)聯(lián)，即可構(gòu)成一個(gè)模為256的減法計(jì)數(shù)器，亦可構(gòu)成模為256的加法計(jì)數(shù)器。1CP1Q3Q2Q1Q0Q7Q6Q5Q41CP111Q3Q2Q1Q0Q7Q6Q5Q465例7.14使用74193構(gòu)成模（147）10加法計(jì)數(shù)器。解：計(jì)數(shù)規(guī)律012……146147=(10010011)2①當(dāng)D7D6D5D4D3D2D1D0=(10010011)2時(shí)，清0。第七章中規(guī)模通用集成電路及其應(yīng)用66第七章中規(guī)模通用集成電路及其應(yīng)用②當(dāng)D7D6D5D4D3D2D1D0=(10010011)2時(shí)，置0。1D3D2D1D0D7D6D5D41CP00000000&CLR=0676.集成異步計(jì)數(shù)器第七章中規(guī)模通用集成電路及其應(yīng)用74290：二-五-十進(jìn)制加法計(jì)數(shù)器74293：雙時(shí)鐘二進(jìn)制加法計(jì)數(shù)器74290芯片的引腳及邏輯符號(hào)如下圖：68第七章中規(guī)模通用集成電路及其應(yīng)用（1）74290的功能表輸入輸出R0AR0BR9AR9BCPQDQCQBQA110dd000011d0d0000dd11d1001d0d0↓計(jì)數(shù)0d0d↓計(jì)數(shù)0dd0↓計(jì)數(shù)d00d↓計(jì)數(shù)①異步清零②異步置9③計(jì)數(shù)69第七章中規(guī)模通用集成電路及其應(yīng)用計(jì)數(shù)功能模2計(jì)數(shù)器模5計(jì)數(shù)器模10計(jì)數(shù)器70（2）使用74290可以構(gòu)成任意進(jìn)制的計(jì)數(shù)器例7.15用集成異步計(jì)數(shù)器74290設(shè)計(jì)一個(gè)模8加法計(jì)數(shù)器。當(dāng)QDQCQB=100時(shí)，使QDQCQBQA清零。第七章中規(guī)模通用集成電路及其應(yīng)用00000001001000110111011001000101100071寄存器：數(shù)字系統(tǒng)中用來(lái)存放數(shù)據(jù)或運(yùn)算結(jié)果的一種常用邏輯部件。

功能：中規(guī)模集成電路寄存器除了具有接收數(shù)據(jù)、保存數(shù)據(jù)和傳送數(shù)據(jù)等基本功能外，通常還具有左、右移位，串、并輸入，串、并輸出以及預(yù)置、清零等多種功能，屬于多功能寄存器。7.3.2寄存器

第七章中規(guī)模通用集成電路及其應(yīng)用數(shù)碼寄存器（基本寄存器）鎖存器移位寄存器左移右移雙向移位寄存器72第七章中規(guī)模通用集成電路及其應(yīng)用1.左移移位寄存器分析：（QDQCQBQA)=1011需要在四個(gè)時(shí)鐘脈沖下將1011輸入。

QDQCQBQADSLCP

0

0

0

011

0

0

0

102

0

0

1

013

0

1

0

114

1

0

1

173第七章中規(guī)模通用集成電路及其應(yīng)用同步時(shí)鐘方程CPD=CPC=CPB=CPA=CP激勵(lì)方程DA=DSL，DB=QA

，DC=QB，DD=QC設(shè)計(jì)：QQ1DC1QQ1DC1QQ1DC1QQ1DC1QDQC

QB

QA

cpDSLD2D3D4D1RDD2RDRDRDCr&&&&A742.右移移位寄存器DA=QB，DB=QC

，DC=QD

，DD=DSR第七章中規(guī)模通用集成電路及其應(yīng)用QQ1DC1QQ1DC1QQ1DC1QQ1DC1DSRQDQC

QB

QA

cpD2D3D4D1&&&&ARDRDRDCrRD753.雙向移位寄存器第七章中規(guī)模通用集成電路及其應(yīng)用將左移和右移結(jié)合在一起，用變量x進(jìn)行控制。當(dāng)x=0，左移DA=DSL，DB=QA

，DC=QB，DD=QC當(dāng)x=1時(shí)，右移DA=QB，DB=QC

，DC=QD，DD=DSR

∴次態(tài)方程可寫(xiě)成：76（1）74194的管腳排列圖和邏輯符號(hào)

74194共有10個(gè)輸入，4個(gè)輸出。

中規(guī)模集成電路寄存器的種類很多，例如，74194型是一種常用的4位雙向移位寄存器。4、典型芯片

第七章中規(guī)模通用集成電路及其應(yīng)用77（2）引腳功能

第七章中規(guī)模通用集成電路及其應(yīng)用78（3）功能表

從功能表可知，雙向移位寄存器在S1S0和的控制下可完成數(shù)據(jù)的并行輸入（S1S0

=11）、右移串行輸入（S1S0

=01），左移串行輸入（S1S0

=10）、保持（S1S0

=00）和清除（=0）等五種功能。

輸入輸出CPS1S0DRDLDCBAQDQCQBQA0d101↑1↑1↑1↑1↑1↑dddd110101101000dddddd1d0dd1d0ddddddddddx0x1x2x3dddddddddddddddddddd0000QDn

QCn

QBn

QAnx0x1x2x31QDn

QCn

QBn

0QDn

QCn

QBn

QCn

QBn

QAn1QCn

QBn

QAn

0QDn

QCn

QBn

QAn第七章中規(guī)模通用集成電路及其應(yīng)用795.移位寄存器的應(yīng)用第七章中規(guī)模通用集成電路及其應(yīng)用（1）串并轉(zhuǎn)化D3D2D1D0D3D2D1D0+5cp01D80第七章中規(guī)模通用集成電路及其應(yīng)用（2）數(shù)字彩燈控制器振蕩器程控信號(hào)發(fā)生器驅(qū)動(dòng)電路數(shù)字彩燈振蕩器：產(chǎn)生移位脈沖，推動(dòng)程控信號(hào)發(fā)生器產(chǎn)生變化。程控信號(hào)發(fā)生器輸出的狀態(tài)信號(hào)通過(guò)驅(qū)動(dòng)電路控制彩燈閃爍。如，Q=1，彩燈亮；Q=0，彩燈滅。81第七章中規(guī)模通用集成電路及其應(yīng)用①左移環(huán)形工作方式00100100100000000001（a）S1S0=10（b）（Q4Q3Q2Q1）n+1=（Q3Q2Q1DSL）n（d）畫(huà)圖（c）DSL=Q3+Q2+Q282第七章中規(guī)模通用集成電路及其應(yīng)用②右移環(huán)形工作方式01000010000100001000（a）S1S0=01（b）（Q4Q3Q2Q1）n+1=（DSRQ4Q3Q2）n（d）畫(huà)圖（c）DSR=Q4+Q3+Q283第七章中規(guī)模通用集成電路及其應(yīng)用③左移扭環(huán)工作方式001100000001（a）S1S0=10（b）（Q4Q3Q2Q1）n+1=（Q3Q2Q1DSL）n（c）DSL=？（d）畫(huà)圖0111111111101100100084第七章中規(guī)模通用集成電路及其應(yīng)用④右移扭環(huán)工作方式110000001000（a）S1S0=01（b）（Q4Q3Q2Q1）n+1=（DSRQ4Q3Q2）n（c）DSR=？（d）畫(huà)圖1110111101110011000185第七章中規(guī)模通用集成電路及其應(yīng)用⑤單燈追逐工作方式00100000000101011010左移01000000100010100101右移86第七章中規(guī)模通用集成電路及其應(yīng)用⑥雙燈追逐工作方式0011000000010110左移110010011100000010000110右移0011100187例7.17用一片74194和適當(dāng)?shù)倪壿嬮T(mén)構(gòu)成產(chǎn)生序列為01110100的序列發(fā)生器

第七章中規(guī)模通用集成電路及其應(yīng)用（3）計(jì)數(shù)器和序列發(fā)生器等解：序列信號(hào)發(fā)生器可由移位寄存器和反饋電路構(gòu)成。其結(jié)構(gòu)框圖如下：移位寄存器反饋邏輯電路…Q0Q1Qn序列輸出移位脈沖88假定序列發(fā)生器產(chǎn)生的序列周期為T(mén)p，移位寄存器的級(jí)數(shù)為n，應(yīng)滿足2n≥Tp。本例中Tp=8，故n≥3。選擇n=3。令QDQCQB的初態(tài)為100，從QB產(chǎn)生輸出。第七章中規(guī)模通用集成電路及其應(yīng)用cpDSRQDQCQB0010011010211013111040111500116000171000897.4.1集成定時(shí)器555及其應(yīng)用

集成定時(shí)器555是一種將模擬功能與邏輯功能巧妙地結(jié)合在一起的中規(guī)模集成電路。常用的集成定時(shí)器有5G555(TTL電路)和CC7555(CMOS電路)等。下面以5G555為例說(shuō)明其功能和應(yīng)用。第七章中規(guī)模通用集成電路及其應(yīng)用

7.4常用中規(guī)模信號(hào)產(chǎn)生與變換電路

信號(hào)產(chǎn)生與變換電路常用于產(chǎn)生各種寬度、幅值的脈沖信號(hào)，對(duì)信號(hào)進(jìn)行變換、整形以及完成模擬信號(hào)與數(shù)字信號(hào)之間的轉(zhuǎn)換等。最常用的有555、A\D、D\A等中規(guī)模集成電路。90一、5G555的電路結(jié)構(gòu)與邏輯功能

1．電路結(jié)構(gòu)

(1)結(jié)構(gòu)圖和管腳排列圖

第七章中規(guī)模通用集成電路及其應(yīng)用(2)組成集成定時(shí)器5G555由電阻分壓器、電壓比較器、基本R-S觸發(fā)器、放電三極管和輸出緩沖器五部分組成。912．5G555的邏輯功能

(1)外接控制電壓時(shí)，5G555的邏輯功能當(dāng)CO端外接控制電壓時(shí)，根據(jù)各部分電路的功能，可歸納出5G555的邏輯功能如下表所示。第七章中規(guī)模通用集成電路及其應(yīng)用5G555的功能表0

1

1

1d

＜UR2

＞UR2

＞UR2

導(dǎo)通

截止

不變

導(dǎo)通

放電三極管T

d

0

1

1S(C2)

OUT

R(C1)

0

1

不變

0

d

1

1

0d

＜UR1

＜UR1

＞UR1

輸出

比較器輸出

輸入92

(2)不外接控制電壓時(shí)，5G555的邏輯功能

當(dāng)CO端不外接控制電壓時(shí)，5G555的邏輯功能如下表所示。第七章中規(guī)模通用集成電路及其應(yīng)用5G555不外接控制電壓時(shí)的功能表

0

1

1

1

d

＜

＞

＞

導(dǎo)通

截止

不變

導(dǎo)通

放電三極管T

OUT

0

1

不變

0

d

＜

＜

＞

輸出

輸入

93二、5G555的應(yīng)用舉例

由于5G555具有電源范圍寬、定時(shí)精度高、使用方法靈活、帶負(fù)載能力強(qiáng)等特點(diǎn)，所以它在脈沖信號(hào)產(chǎn)生、定時(shí)與整形等方面的應(yīng)用非常廣泛。

1．用5G555構(gòu)成多諧振蕩器多諧振蕩器又稱矩形波發(fā)生器，它有兩個(gè)暫穩(wěn)態(tài)，電路一旦起振，兩個(gè)暫穩(wěn)態(tài)就交替變化，輸出矩形脈沖信號(hào)。第七章中規(guī)模通用集成電路及其應(yīng)用9495969798矩形波振蕩頻率f的近似計(jì)算公式為矩形波的占空比Q的近似計(jì)算公式為第七章中規(guī)模通用集成電路及其應(yīng)用992．用5G555構(gòu)成施密特觸發(fā)器

(1)施密特觸發(fā)器施密特觸發(fā)器是一種特殊的雙穩(wěn)態(tài)時(shí)序電路，與一般的雙穩(wěn)態(tài)觸發(fā)器相比，它具有如下兩個(gè)特點(diǎn)：

●

施密特觸發(fā)器屬于電平觸發(fā)，對(duì)于緩慢變化的信號(hào)同樣適用。只要輸入信號(hào)電平達(dá)到相應(yīng)的觸發(fā)電平，輸出信號(hào)就會(huì)發(fā)生突變，從一個(gè)穩(wěn)態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)態(tài)，并且穩(wěn)態(tài)的維持依賴于外加觸發(fā)輸入信號(hào)。

●

對(duì)于正向和負(fù)向增長(zhǎng)的輸入信號(hào)，電路有不同的閾值電平。這一特性稱為滯后特性或回差特性。

第七章中規(guī)模通用集成電路及其應(yīng)用100101

(2)5G555構(gòu)成的施密特觸發(fā)器

用5G555構(gòu)成的施密特觸發(fā)器原理圖及其傳輸特性分別如圖(a)、(b)所示。第七章中規(guī)模通用集成電路及其應(yīng)用在圖(a)中，將5G555的TH端和端連接在一起作為信號(hào)輸入端，OUT作為輸出端，便構(gòu)成了一個(gè)施密特反相器。102●ui從0開(kāi)始逐漸升高

第七章中規(guī)模通用集成電路及其應(yīng)用103由以上分析可知，該電路的回差電壓為ΔUT=UT+-UT-=第七章中規(guī)模通用集成電路及其應(yīng)用●ui從高于逐漸下降傳輸特性如圖(b)中的d→e→f→a。1047.4.2集成D/A轉(zhuǎn)換器

數(shù)字系統(tǒng)只能處理數(shù)字信號(hào)。但在工業(yè)過(guò)程控制、智能化儀器儀表和數(shù)字通信等領(lǐng)域，數(shù)字系統(tǒng)處理的對(duì)象往往是模擬信號(hào)。例如，在生產(chǎn)過(guò)程控制中對(duì)溫度、壓力、流量等物理量進(jìn)行控制時(shí)，經(jīng)過(guò)傳感器獲取的電信號(hào)都是模擬信號(hào)。這些模擬信號(hào)必須變換成數(shù)字信號(hào)才能由數(shù)字系統(tǒng)加工、運(yùn)算。另一方面，數(shù)字系統(tǒng)輸出的數(shù)字信號(hào)，有時(shí)又必須變換成模擬信號(hào)才能去控制執(zhí)行機(jī)構(gòu)。因此，在實(shí)際應(yīng)用中，必須解決模擬信號(hào)與數(shù)字信號(hào)之間的轉(zhuǎn)換問(wèn)題。第七章中規(guī)模通用集成電路及其應(yīng)用105D/A轉(zhuǎn)換器：把數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)的器件稱為數(shù)/模轉(zhuǎn)換器，簡(jiǎn)稱D/A轉(zhuǎn)換器或DAC(DigitaltoAnalogConverter)；

A/D轉(zhuǎn)換器：把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的器件稱為模/數(shù)轉(zhuǎn)換器，簡(jiǎn)稱A/D轉(zhuǎn)換器或ADC(AnalogtoDigitalConverter)。

第七章中規(guī)模通用集成電路及其應(yīng)用為了解決模擬信號(hào)與數(shù)字信號(hào)之間的轉(zhuǎn)換問(wèn)題，提供了如下兩類器件：106107圖(a)給出了一個(gè)4位D/A轉(zhuǎn)換器的示意框圖，其轉(zhuǎn)換特性曲線如圖(b)所示。第七章中規(guī)模通用集成電路及其應(yīng)用

圖中，設(shè)輸出模擬量的滿刻度值為Am，則當(dāng)數(shù)字量為0001，電路輸出最小模擬量。推廣到一般情況，n

位輸入的D/A轉(zhuǎn)換器所能轉(zhuǎn)換輸出的最小模擬量。1082．主要參數(shù)衡量D/A轉(zhuǎn)換器性能的主要參數(shù)有分辨率、非線性度、絕對(duì)精度和建立時(shí)間。

(1)分辨率

由于分辨率決定于數(shù)字量的位數(shù)，所以有時(shí)也用輸入數(shù)字量的位數(shù)表示，如分辨率為8位、10位等。分辨率是指最小模擬量輸出與最大模擬量輸出之比。對(duì)于一個(gè)n位D/A轉(zhuǎn)換器，其分辨率為

分辨率=第七章中規(guī)模通用集成電路及其應(yīng)用109(2)非線性誤差

具有理想轉(zhuǎn)換特性的D/A轉(zhuǎn)換器，每?jī)蓚€(gè)相鄰數(shù)字量對(duì)應(yīng)的模擬量之差都為ALSB。在滿刻度范圍內(nèi)偏離理想轉(zhuǎn)換特性的最大值，稱為非線性誤差。

(3)絕對(duì)精度

絕對(duì)精度是指在輸入端加對(duì)應(yīng)滿刻度數(shù)字量時(shí)，輸出

的實(shí)際值與理想值之差。一般該值應(yīng)低于。

第七章中規(guī)模通用集成電路及其應(yīng)用建立時(shí)間是指從送入數(shù)字信號(hào)起，到輸出模擬量達(dá)到穩(wěn)定值止所需要的時(shí)間。它反映了電路的轉(zhuǎn)換速度。(4)建立時(shí)間

1101．按網(wǎng)絡(luò)結(jié)構(gòu)分類

根據(jù)電阻網(wǎng)絡(luò)結(jié)構(gòu)的不同，D/A轉(zhuǎn)換器可分成權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器、R-2R正梯形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器和R-2R倒梯形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器等幾類。

2．按電子開(kāi)關(guān)分類根據(jù)電子開(kāi)關(guān)的不同,可分成CMOS電子開(kāi)關(guān)D/A轉(zhuǎn)換器和雙極型電子開(kāi)關(guān)D/A轉(zhuǎn)換器。雙極型電子開(kāi)關(guān)比CMOS電子開(kāi)關(guān)的開(kāi)關(guān)速度高。第七章中規(guī)模通用集成電路及其應(yīng)用二、D/A轉(zhuǎn)換器的類型目前，集成D/A轉(zhuǎn)換器有很多類型和不同的分類方法。從電路結(jié)構(gòu)來(lái)看，各類集成D/A轉(zhuǎn)換器至少都包括電阻網(wǎng)絡(luò)和電子開(kāi)關(guān)兩個(gè)基本組成部分。

1113．按輸出模擬信號(hào)的類型分類

根據(jù)輸出模擬信號(hào)的類型，D/A轉(zhuǎn)換器可分為電流