微機(jī)原理第5章半導(dǎo)體存儲(chǔ)器及其接口

第5章半導(dǎo)體存儲(chǔ)器及其接口教學(xué)重點(diǎn)存儲(chǔ)器的分類RAM存儲(chǔ)器及其接口了解只讀存儲(chǔ)器ROM半導(dǎo)體存儲(chǔ)器概述存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中用來存儲(chǔ)信息的部件（存放0、1形式的二進(jìn)制編碼），它是計(jì)算機(jī)中的重要硬件資源。從存儲(chǔ)程序式的馮.諾依曼經(jīng)典結(jié)構(gòu)而言，沒有存儲(chǔ)器，就無法構(gòu)成現(xiàn)代計(jì)算機(jī)。存儲(chǔ)器的分類1、按存取速度和在計(jì)算機(jī)系統(tǒng)中的地位分類兩大類：內(nèi)存（主存）和外存（輔存）內(nèi)存：CPU可以通過系統(tǒng)總線直接訪問的存儲(chǔ)器，用以存儲(chǔ)計(jì)算機(jī)當(dāng)前正在使用的程序或數(shù)據(jù)。速度快，容量小，成本高外存：用來存放相對(duì)來說不經(jīng)常使用的程序和數(shù)據(jù)，或需要長(zhǎng)期保存的信息。外存只與內(nèi)存交換信息，不能被CPU直接訪問。速度較慢，容量大（海量存儲(chǔ)器），成本低在微機(jī)系統(tǒng)中，存儲(chǔ)器有三個(gè)層次:1、輔助存儲(chǔ)器（外存）2、主存儲(chǔ)器（內(nèi)存）3、高速緩沖器（高緩）高緩速度最快、同樣容量最小。解決了存儲(chǔ)器與CPU在速度上的協(xié)調(diào)性。CPUCACHE主存（內(nèi)存）輔存（外存）按存儲(chǔ)介質(zhì)分類：半導(dǎo)體存儲(chǔ)器；磁表面存儲(chǔ)器：(如磁帶，磁盤，磁鼓，磁卡等）；光表面存儲(chǔ)器（CD－ROM）；

按存取方式分類：隨機(jī)存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM5.1.1半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器只讀存儲(chǔ)器（ROM）隨機(jī)存取存儲(chǔ)器（RAM）雙極性MOS掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）FLASHROM靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）5.1.1半導(dǎo)體存儲(chǔ)器的分類1.RAM按制造工藝可分為雙極型：速度快、集成度低、功耗大，一般用在高檔微機(jī)中或用做CacheMOS型：速度慢、集成度高、功耗低。微機(jī)的主存儲(chǔ)器一般為它。根據(jù)是否有刷新電路又可分為：靜態(tài)RAM：以六管構(gòu)成的觸發(fā)器作為基本存儲(chǔ)電路，存儲(chǔ)的信息相對(duì)穩(wěn)定，無需刷新電路；速度比DRAM快但集成度不如DRAM，功耗也較DRAM為大。動(dòng)態(tài)RAM：以單管線路構(gòu)成其基本的存儲(chǔ)電路，因此集成度高，成本也相對(duì)便宜。但其中的信息易消失，故需要專門的硬件刷新電路。讀寫存儲(chǔ)器RAM小結(jié)組成單元速度集成度刷新應(yīng)用雙極性RAM晶體管觸發(fā)器最快低不要CACHESRAM六管觸發(fā)器快低不要小容量系統(tǒng)DRAM極間電容慢高要大容量系統(tǒng)2.只讀存儲(chǔ)器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫FlashMemory（閃存）：能夠快速擦寫的EEPROM，但只能按塊的方式（Block）擦除5.2隨機(jī)存取存儲(chǔ)器RAM結(jié)構(gòu)及工作原理分為雙極型RAM和MOS型RAMMOS型RAM又分為SRAM和DRAM5.2.1SRAM速度快不需要刷新：簡(jiǎn)化了外圍電路。片容量低、功耗大如圖：雙穩(wěn)態(tài)觸發(fā)器的A,B兩管，A導(dǎo)通B截止，表示數(shù)據(jù)1，反之，A截止B導(dǎo)通表示0T1、T2構(gòu)成雙穩(wěn)態(tài)觸發(fā)器，T3,T4為負(fù)載管

讀出時(shí)，CPU送出的地址碼經(jīng)行、列地址譯碼器譯碼，被選中的基本存儲(chǔ)單元的行選線和列選線均為高電平，從而T5、T6、

T7、T8均導(dǎo)通，由觸發(fā)器的A、B端輸出分別驅(qū)動(dòng)IO和/IO，再經(jīng)讀出放大器放大便可判別保存的信息是0還是1

寫入時(shí)，同樣由外部地址線經(jīng)譯碼后開通T5~T8，將IO和/IO分別與A，B點(diǎn)相連，強(qiáng)制觸發(fā)器變換到指定的穩(wěn)定狀態(tài)，從而實(shí)現(xiàn)寫入功能。

一個(gè)基本的存儲(chǔ)電路中只能存放二進(jìn)制中的一個(gè)位。如果要形成大容量的記憶體，就必須將大量的存儲(chǔ)電路有規(guī)則地組織起來，這樣就構(gòu)成了存儲(chǔ)體。在存儲(chǔ)體中，為了區(qū)別不同的存儲(chǔ)單元，通過給每個(gè)單元一個(gè)惟一的編號(hào)——地址來選擇不同的存儲(chǔ)單元。RAM的結(jié)構(gòu)示意圖地址寄存地址譯碼存儲(chǔ)體2m×N控制電路AB數(shù)據(jù)寄存讀寫電路DBOEWECS片選端CS*：有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫操作寫WE*（WriteEnable）:控制寫操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中相當(dāng)于系統(tǒng)的WR*。輸出OE*（OutputEnable）控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出。相當(dāng)于RD*?！俅鎯?chǔ)體存儲(chǔ)器芯片的主要部分，用來存儲(chǔ)信息②地址譯碼電路根據(jù)輸入的地址編碼來選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元③片選和讀寫控制邏輯選中存儲(chǔ)芯片，控制讀寫操作★存儲(chǔ)矩陣★每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)存儲(chǔ)容量（一般指的是位容量）與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：芯片的存儲(chǔ)容量＝2M×N＝存儲(chǔ)單元數(shù)×存儲(chǔ)單元的位數(shù)

M：芯片的地址線根數(shù)

N：芯片的數(shù)據(jù)線根數(shù)如果存儲(chǔ)矩陣的容量為210×8表示：①每8個(gè)存儲(chǔ)位分配一個(gè)地址，每個(gè)地址對(duì)應(yīng)8個(gè)存儲(chǔ)位。②8個(gè)存儲(chǔ)位并行，要求8根數(shù)據(jù)線。③共有地址210個(gè)，即1K個(gè)地址空間。★地址譯碼器★

地址譯碼電路的功能是根據(jù)地址選中相應(yīng)的存儲(chǔ)單元，將其與數(shù)據(jù)總線連通兩種內(nèi)部譯碼方式：①單譯碼：1個(gè)存儲(chǔ)單元對(duì)應(yīng)1根地址譯碼輸出線。②雙譯碼：1個(gè)存儲(chǔ)單元對(duì)應(yīng)2根地址譯碼輸出線，1譯碼線可選中1行或1列地址單元，當(dāng)要選擇1個(gè)單元時(shí)需要2根交叉選中。地址譯碼方式示意圖（續(xù)）在上圖中，存儲(chǔ)單元的大小可以是一位，也可以是多位。如果是多位，則在具體應(yīng)用時(shí)應(yīng)將多位并起來。單譯碼：16個(gè)4位的存儲(chǔ)單元雙譯碼：1024個(gè)存儲(chǔ)單元1個(gè)存儲(chǔ)單元包括4個(gè)位也是1個(gè)存儲(chǔ)單元SRAM芯片6264NCA12A7A6A5A4A3A2A1A0D0D1D2GND+5V-WE-CS2A8A9A11-OEA10-CS1D7D6D5D4D312345678910111213142827262524232221201918171615存儲(chǔ)容量為：8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D02根片選-CS1、-CS2讀寫-WE、-OE6264③一個(gè)實(shí)際的例子-Intel6264HM6264:256B*32*8B==8K*8B即：需要12位（根）地址線，8K=213

A0-A12有8位（根）數(shù)據(jù)線，I/O0-7一個(gè)實(shí)際的例子-Intel2114Intel2114是一個(gè)1K×4位的SRAM。其外部引腳圖如圖6-8所示。存儲(chǔ)容量為1024×4位18個(gè)引腳：10根地址線A9～A04根數(shù)據(jù)線I/O4～I(xiàn)/O1：相當(dāng)于D0~D3片選CS*讀寫WE*：當(dāng)其為低電平時(shí)，寫入數(shù)據(jù)；為高電平時(shí)，讀出數(shù)據(jù)；123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND5.2.2DRAM片容量高需要刷新用電容存儲(chǔ)電荷原理保存信息。將晶體管電容的充電狀態(tài)和放電狀態(tài)分別作為1和0一、動(dòng)態(tài)RAM的基本存儲(chǔ)單元單管動(dòng)態(tài)RAM的基本存儲(chǔ)單元，由一支MOS管T和電容Cs組成。信息儲(chǔ)在電容Cs上。地址譯碼線(行線)有效時(shí)選中該單元，使T管導(dǎo)通，電容CS和數(shù)據(jù)線D連通。寫入時(shí)，外部驅(qū)動(dòng)數(shù)據(jù)線D，并由D對(duì)電容cs充電或放電，改變其所存儲(chǔ)的信息。

讀出時(shí)，電容Cs經(jīng)數(shù)據(jù)線D對(duì)數(shù)據(jù)線上的外部寄生電容Cd充電或放電，從而改變外部寄生電容Cd上的電壓，讀出所存儲(chǔ)的信息。電容Cs的容量不可能很大，每次輸出都會(huì)使Cs上原有的電荷泄放．存儲(chǔ)的內(nèi)容就被破壞(也即讀出是“破壞性讀出”)。為此每次讀出后都需要進(jìn)行再生(重新寫入)，以恢復(fù)CS上的充放電狀態(tài)。動(dòng)態(tài)RAM存儲(chǔ)器2164A存儲(chǔ)容量為64K×116個(gè)引腳：8根地址線A7～A0（為了減少封裝的引腳，采用行、列地址變換的方式）1根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫控制WE*電源線VDD地線VSSN/CDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5A712345678161514131211109注：2164A沒有專門的片選信號(hào)。當(dāng)CAS*信號(hào)有效時(shí)，即認(rèn)為是片選信號(hào)。DRAM2164A的內(nèi)部結(jié)構(gòu)2164內(nèi)部共有4個(gè)128×128的存儲(chǔ)矩陣構(gòu)成。每個(gè)128×128的存儲(chǔ)矩陣有7條行地址和7條列地址線進(jìn)行選擇。當(dāng)給定一個(gè)16位地址時(shí)，行地址的低7位(RA6~RA0)從每個(gè)矩陣中選擇一行，列地址的低7位(CA6~CA0)從每個(gè)矩陣中選擇一列，每個(gè)矩陣中被選擇的行和被選擇的列交匯處的單元被選中，最后由4選1的I／0門從4個(gè)矩陣的被選單元中選定一個(gè)(由RA7和CA7控制)，進(jìn)行讀或?qū)?。DRAM2164的讀周期存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)RAS*有效，開始傳送行地址隨后，列地址選通信號(hào)CAS*有效，傳送列地址，CAS*相當(dāng)于片選信號(hào)讀寫信號(hào)WE*讀有效數(shù)據(jù)從DOUT引腳輸出TRC:RAS有效到數(shù)據(jù)讀取時(shí)間TRAS:RAS保持時(shí)間TRCD:RAS與CAS信號(hào)間隔時(shí)間TASR:行地址領(lǐng)先于RAS的時(shí)間TRAH:行地址在RAS后的保持時(shí)間TCAH:列地址在CAS后的保持時(shí)間……DRAM2164的寫周期TWCSTDS列地址行地址地址

TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)RAS*有效，開始傳送行地址隨后，列地址選通信號(hào)CAS*有效，傳送列地址讀寫信號(hào)WE*寫有效數(shù)據(jù)從DIN引腳進(jìn)入存儲(chǔ)單元DRAM2164的讀－修改－寫周期TWCSTDS列地址地址

TWRTCAHTASCTASRTRAHTCASTRCDTRCTRASTDHDINWECASRASTRACDRAM2164的刷新TRCTCRPTRAS高阻TASRTRAH行地址地址DINCASRAS采用“僅行地址有效”方法刷新行地址選通RAS*有效，傳送行地址列地址選通CAS*無效，沒有列地址芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新沒有數(shù)據(jù)輸入輸出存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新DRAM必須每隔固定時(shí)間就刷新5.3只讀存儲(chǔ)器ROM結(jié)構(gòu)及工作原理一．ROM的分類按照數(shù)據(jù)寫入方式特點(diǎn)不同，ROM可分為以下幾種：（2）一次性可編程ROM（PROM）。出廠時(shí)，存儲(chǔ)內(nèi)容全為1（或全為0），用戶可根據(jù)自己的需要編程，但只能編程一次。（1）固定ROM。廠家把數(shù)據(jù)寫入存儲(chǔ)器中，用戶無法進(jìn)行任何修改。（3）光可擦除可編程ROM（EPROM）。采用浮柵技術(shù)生產(chǎn)的可編程存儲(chǔ)器。其內(nèi)容可通過紫外線照射而被擦除，可多次編程。（4）電可擦除可編程ROM（E2PROM）。也是采用浮柵技術(shù)生產(chǎn)的可編程ROM，但是構(gòu)成其存儲(chǔ)單元的是隧道MOS管，是用電擦除，并且擦除的速度要快的多（一般為毫秒數(shù)量級(jí)）。E2PROM的電擦除過程就是改寫過程，它具有ROM的非易失性，又具備類似RAM的功能，可以隨時(shí)改寫（可重復(fù)擦寫1萬次以上）。（5）快閃存儲(chǔ)器（FlashMemory）。也是采用浮柵型MOS管，存儲(chǔ)器中數(shù)據(jù)的擦除和寫入是分開進(jìn)行的，數(shù)據(jù)寫入方式與EPROM相同，一般一只芯片可以擦除/寫入10萬次以上。1. ROM的內(nèi)部結(jié)構(gòu)由地址譯碼器和存儲(chǔ)矩陣組成。二．ROM的結(jié)構(gòu)及工作原理（1）掩膜式只讀存儲(chǔ)器MROM的內(nèi)容是由生產(chǎn)廠家按用戶要求在芯片的生產(chǎn)過程中寫入的，寫入后不能修改。

單元D3D2D1D001001110102010131111掩膜ROM的內(nèi)容（2）EPROM（可擦除可編程ROM）頂部開有一個(gè)圓形的石英窗口，用于紫外線透過擦除原有信息一般使用專門的編程器（燒寫器）進(jìn)行編程，編程后，應(yīng)該貼上不透光封條出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息1，編程就是將某些單元寫入信息0EPROM基本存儲(chǔ)電路EPROM芯片2716存儲(chǔ)容量為2K×824個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線DO7～DO0片選/編程CE*/PGM讀寫OE*編程電壓VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片2764存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE*編程PGM*讀寫OE*編程電壓VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖（3）EEPROM（電可擦除可編程ROM）用加電方法，進(jìn)行在線（無需拔下，直接在電路中）擦寫（擦除和編程一次完成）有字節(jié)擦寫、塊擦寫和整片擦寫方法并行EEPROM：多位同時(shí)進(jìn)行串行EEPROM：只有一位數(shù)據(jù)線EEPROM芯片2817A存儲(chǔ)容量為2K×828個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*狀態(tài)輸出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM芯片2864A存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615（4）FlashROM：閃存Flash：閃存與EEPROM的區(qū)別：容量大與RAM的區(qū)別：壽命較短，編程較慢發(fā)展速度驚人，目前單片容量已達(dá)幾Gb廣泛應(yīng)用于計(jì)算機(jī)技術(shù)的各個(gè)領(lǐng)域

5.4半導(dǎo)體存儲(chǔ)器與CPU的接口技術(shù)在將RAM與CPU連接時(shí)，主要連接以下三個(gè)部分的信號(hào)線：數(shù)據(jù)線地址線讀寫控制線注意：?。?！ 這是本章的重點(diǎn)內(nèi)容 SRAM、EPROM與CPU的連接 譯碼方法同樣適合I/O端口5.4.1RAM與CPU的連接存儲(chǔ)芯片與CPU總線的連接，還要考慮以下方面的問題：CPU的總線負(fù)載能力CPU的總線驅(qū)動(dòng)能力有限，因此應(yīng)考慮CPU能否帶動(dòng)總線上包括存儲(chǔ)器在內(nèi)的連接器件。必要時(shí)就要加上緩沖器。存儲(chǔ)芯片與CPU總線時(shí)序的配合CPU能否與存儲(chǔ)器的存取速度相配合。如果不能滿足，可以考慮更換芯片，或在總線周期中插入等待狀態(tài)TW存儲(chǔ)器的地址分配和片選存儲(chǔ)芯片與數(shù)據(jù)線的連接假設(shè)CPU是8位字長(zhǎng)的8080，8位數(shù)據(jù)總線，16根地址線若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足8根：一次不能從一個(gè)芯片中訪問到8位數(shù)據(jù)利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位這個(gè)擴(kuò)充方式簡(jiǎn)稱“位擴(kuò)充”（1）位擴(kuò)充存儲(chǔ)芯片的字(單元)數(shù)滿足要求而位數(shù)不夠

，需要對(duì)每個(gè)存儲(chǔ)單元的位數(shù)進(jìn)行擴(kuò)展。

2114（1）A9～A0I/O4～I(xiàn)/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I(xiàn)/O1CECE2114容量1K*4，2片擴(kuò)展為1K*8位擴(kuò)展：將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。位擴(kuò)展特點(diǎn)：存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。而如果總的單元容量不足則需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量，用存儲(chǔ)芯片的片選端對(duì)多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址；這種擴(kuò)充簡(jiǎn)稱為“地址擴(kuò)充”或“字?jǐn)U充”（2）字?jǐn)U充P150字?jǐn)U展：芯片的位數(shù)滿足要求而字(單元)數(shù)不夠，需要對(duì)存儲(chǔ)單元數(shù)進(jìn)行擴(kuò)展。擴(kuò)展原則：將每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。Y00≥1ABBCG1G2AG2BY7Y6Y5Y4Y3Y2Y11A15A14A13A12A11A10～A0IO/MRDD7～D0A10～A0A10～A0A10～A0CSO7～O0O7～O0O7～O0PD/PGMPD/PGMPD/PGMCSCSEPROM12716EPROM22716EPROM3271674LS138圖6.18EPROM與CPU的連接將每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。(3)字位同時(shí)擴(kuò)展存儲(chǔ)芯片的位數(shù)和字?jǐn)?shù)都不滿足要求，需要對(duì)位數(shù)和字?jǐn)?shù)同時(shí)進(jìn)行擴(kuò)展。

擴(kuò)展的方法：先進(jìn)行位擴(kuò)展，即組成一個(gè)滿足位數(shù)要求的存儲(chǔ)芯片組，再用這個(gè)芯片組進(jìn)行字?jǐn)U展，以構(gòu)成一個(gè)既滿足位數(shù)又滿足字?jǐn)?shù)的存儲(chǔ)器。擴(kuò)展存儲(chǔ)器所需存儲(chǔ)芯片的數(shù)量計(jì)算：若用一個(gè)容量為mK×n位的存儲(chǔ)芯片構(gòu)成容量為MK×N位（假設(shè)M＞m，N＞n，即需字位同時(shí)擴(kuò)展）的存儲(chǔ)器，則這個(gè)存儲(chǔ)器所需要的存儲(chǔ)芯片數(shù)為(M／m)×(N／n)。特例：對(duì)于位擴(kuò)展：因?yàn)椋琈＝m，N＞n，則所需芯片數(shù)為N／n；對(duì)于字?jǐn)U展：因?yàn)?，N＝n，M＞m，則所需芯片數(shù)為M／m。&A14A15A12A11A10A9～A0D7～D4WEIO/MY00ABBCG1G2AG2BY7Y6Y5Y4Y3Y2Y1174LS138圖RAM2114與CPU的連接A13I/O4～I(xiàn)/O1A9～A0RAM22114CSWEI/O4～I(xiàn)/O1A9～A0RAM32114CSWEI/O4～I(xiàn)/O1A9～A0RAM42114CSWEI/O4～I(xiàn)/O1A9～A0RAM12114CSWEA9～A0I/O4～I(xiàn)/O1RAM22114CSWEA9～A0I/O4～I(xiàn)/O1RAM32114CSWEA9～A0I/O4～I(xiàn)/O1RAM42114CSWEA9～A0I/O4～I(xiàn)/O1RAM12114CSWED3～D02114靜態(tài)RAM芯片構(gòu)成4K×8位存儲(chǔ)器，地址為2000H～2FFFH實(shí)際上就是與三總線中相關(guān)信號(hào)的連接。1）存儲(chǔ)器與CPU控制總線的連接在控制總線中，與存儲(chǔ)器相連的信號(hào)為數(shù)不多，如8086/8088最小方式下的M/IO(8088為IO/M)、RD和WR最大方式下的MRDC、MWTC、IORC和IOWC等，連接非常方便，有時(shí)這些控制線(如M/IO)也與地址線一同參與地址譯碼，生成片選信號(hào)。擴(kuò)展的存儲(chǔ)器與CPU的連接2）存儲(chǔ)器與CPU數(shù)據(jù)總線的連接CPU數(shù)據(jù)總線不相同，連接不一樣。8086CPU的16數(shù)據(jù)總線，其高8位數(shù)據(jù)線D15-D8接存儲(chǔ)器的奇地址體低8位數(shù)據(jù)線D7-D0接存儲(chǔ)器的偶地址體，

根據(jù)BHE(選擇奇地址庫)和A0(選擇偶地址庫)的不同狀態(tài)組合決定對(duì)存儲(chǔ)器做字操作還是字節(jié)操作8位機(jī)和8088CPU的數(shù)據(jù)總線有8根，存儲(chǔ)器為單一存儲(chǔ)體組織，沒有高低位庫之分，故數(shù)據(jù)線的連接較簡(jiǎn)單。低位地址線直接和存儲(chǔ)芯片的地址信號(hào)連接作為片內(nèi)地址譯碼高位地址線主要用來產(chǎn)生選片信號(hào)（稱為片間地址譯碼），以決定每個(gè)存儲(chǔ)芯片在整個(gè)存儲(chǔ)單元中的地址范圍，避免各芯片地址空間的重疊。3）存儲(chǔ)器與CPU地址總線的連接地址線A9～A0存儲(chǔ)芯片存儲(chǔ)單元片內(nèi)譯碼（單元選）000H001H002H…3FDH3FEH3FFH00…0000…0100…10…11…0111…1011…11（16進(jìn)制表示）A9～A0片內(nèi)10位地址譯碼10位地址的變化：全0-全1片內(nèi)譯碼的地址片內(nèi)的單元選由CPU送出的N條低位地址線完成的，地址線直接接到所有存儲(chǔ)芯片的地址輸入端，而片選信號(hào)則通過高位地址得到。實(shí)現(xiàn)片選譯碼（片間地址譯碼）的方法可分為三種：全譯碼法和部分譯碼法、線選法。存儲(chǔ)芯片片選端的譯碼CPU要實(shí)現(xiàn)對(duì)存儲(chǔ)單元的訪問１、首先要選擇存儲(chǔ)芯片，即進(jìn)行片選；2、從選中的芯片中依地址碼選擇出相應(yīng)的存儲(chǔ)單元，以進(jìn)行數(shù)據(jù)的存取，這稱為單元選或字選。（1）線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）雖構(gòu)成簡(jiǎn)單，但地址空間嚴(yán)重浪費(fèi)必然會(huì)出現(xiàn)地址重復(fù)一個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECEA19～A15A14A13A12～A0一個(gè)可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFH切記：A14A13＝00的情況不能出現(xiàn)00000H～01FFFH的地址不可使用（2）譯碼的幾種方法：①全譯碼：所有的地址線全用上，無地址重疊。②部分譯碼：部分高位地址沒有用，存在地址重疊。（1）全譯碼所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼）采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)，但譯碼電路可能比較復(fù)雜、連線也較多全譯碼法1、所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址2、低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼）3、高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼）4、每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)5、譯碼電路可能比較復(fù)雜、連線也較多（2）部分譯碼只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用地址可簡(jiǎn)化譯碼電路的設(shè)計(jì)但系統(tǒng)的部分地址空間將被浪費(fèi)部分譯碼示例A15~A11A10A9~A0可用地址1234××××00××××01××××10××××11全0~全1全0~全1全0~全1全0~全10000H～03FFH0400H～07FFH0800H～0BFFH0C00H～0FFFH部分譯碼法：每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用地址A15~A11A10A9~A0可用地址1234××××00××××01××××10××××11全0~全1全0~全1全0~全1全0~全1×000H～03FFH×400H～07FFH×800H～0BFFH×C00H～0FFFH74LS139引腳圖12345678161514131211VCC1G2A2B1A1BGND74LS1391092G2Y32Y21Y02Y01Y31Y21Y12Y1常用的譯碼：74LS139（雙2-4譯碼器）74LS138（3-8譯碼器）等。①74LS139譯碼器74LS139有兩個(gè)2-4譯碼器。其中：G為使能信號(hào)（即選片信號(hào)），低電平有效。A、B為譯碼輸入信號(hào)，控制譯碼輸入的有效性。1G1A1B2