西安電子科技大學(xué)微機(jī)原理第5章

第5章PC系統(tǒng)總線2/5/20231第5章PC系統(tǒng)總線5.1系統(tǒng)總線5.28086系統(tǒng)總線結(jié)構(gòu)和時(shí)序5.3ISA和EISA總線5.4PCI總線5.5USB總線5.6PCIExpress總線2/5/202325.1系統(tǒng)總線總線是一組信號(hào)線的集合，它是系統(tǒng)與系統(tǒng)之間或系統(tǒng)內(nèi)部各電氣部件之間，進(jìn)行通信傳輸所必需的所有信號(hào)線的總和PC機(jī)的各種操作，就是計(jì)算機(jī)內(nèi)部定向的信息流和數(shù)據(jù)流在總線中流動(dòng)的結(jié)果2/5/202335.1.1概述數(shù)據(jù)傳輸信號(hào)線，包括地址線、數(shù)據(jù)線及讀/寫(xiě)控制信號(hào)線等；中斷控制信號(hào)線，包括中斷請(qǐng)求線、中斷響應(yīng)線等；總線仲裁信號(hào)線，包括總線請(qǐng)求線、總線許可線等；其它信號(hào)線，包括系統(tǒng)時(shí)鐘線、復(fù)位線、電源線、地線等。2/5/202345.1.2總線的分類總線有多種分類方法2/5/202351.按總線所在位置分類CPU內(nèi)部總線。就是連接CPU內(nèi)部各功能單元的信息通路。部件內(nèi)總線。用于插件板內(nèi)各芯片之間互連的總線，又稱為片級(jí)總線。系統(tǒng)總線或PC機(jī)總線。用于PC機(jī)各模塊之間的通信，是PC機(jī)的重要組成部分。如ISA、EISA和PCI等。外部總線。又稱通信總線，它是PC機(jī)與PC機(jī)、PC機(jī)與其他設(shè)備之間的連線。2/5/202362.按信息傳送形式分類并行總線。計(jì)算機(jī)中的信息一般都是由多位二進(jìn)制數(shù)碼表示，在傳輸這些信息時(shí)，用多根線同時(shí)傳送所有二進(jìn)制位串行總線。是一種與并行總線不同的總線類型，它是以多位二進(jìn)制信息共用一根線進(jìn)行信息傳輸?shù)姆绞焦ぷ?/5/202373.按總線連接方式分類I/O設(shè)備需通過(guò)適配器實(shí)現(xiàn)高速CPU與低速I/O設(shè)備之間在工作速度上的匹配和同步，并完成計(jì)算機(jī)與I/O設(shè)備之間的所有數(shù)據(jù)傳輸和控制。適配器通常稱為接口。大多數(shù)總線都是以相同的方式構(gòu)成的，其不同之處在于總線中數(shù)據(jù)線和地址線的數(shù)目，以及控制總線的多少及其功能。總線的排列位置與其他各類部件的連接方式對(duì)計(jì)算機(jī)系統(tǒng)的性能來(lái)說(shuō)，將起著十分重要的作用。根據(jù)連接方式的不同，單機(jī)系統(tǒng)采用的總線結(jié)構(gòu)有3種基本類型：?jiǎn)慰偩€結(jié)構(gòu)、雙總線結(jié)構(gòu)和三總線結(jié)構(gòu)。2/5/202381）單總線結(jié)構(gòu)圖5-1單總線結(jié)構(gòu)單總線結(jié)構(gòu)提高了CPU的工作效率，而且外設(shè)連接靈活，易于擴(kuò)充2/5/202392）雙總線結(jié)構(gòu)圖5-2雙總線結(jié)構(gòu)在CPU和存儲(chǔ)器之間專門(mén)設(shè)置了一組高速存儲(chǔ)總線，使存儲(chǔ)器可通過(guò)系統(tǒng)總線與I/O設(shè)備之間實(shí)現(xiàn)DMA操作，是以增加硬件為代價(jià)的2/5/2023103）三總線結(jié)構(gòu)圖5-3三總線結(jié)構(gòu)使整個(gè)系統(tǒng)的效率大大提高，這是以增加更多的硬件為代價(jià)換來(lái)的2/5/2023114.按總線功能或信號(hào)類型分類地址總線（AddressBus）。由單方向的多根信號(hào)線組成，用于CPU向存儲(chǔ)器、外設(shè)傳輸?shù)刂沸畔?，線寬決定了系統(tǒng)的尋址能力；數(shù)據(jù)總線（DataBus）。由雙方向的多根信號(hào)線組成，用于CPU從存儲(chǔ)器、外設(shè)讀入數(shù)據(jù)，也可以由CPU向存儲(chǔ)器、外設(shè)發(fā)送數(shù)據(jù)，線寬表示總線數(shù)據(jù)傳送能力；控制總線（ControlBus）。由雙方向的多根信號(hào)線組成，用于CPU向存儲(chǔ)器、外設(shè)發(fā)送控制命令和從存儲(chǔ)器、外設(shè)讀入反饋信息，其決定了總線功能的強(qiáng)弱和適應(yīng)能力。2/5/2023125.1.3總線性能指標(biāo)及總線接口電路

1.總線性能指標(biāo)總線的主要功能是實(shí)現(xiàn)模塊之間的通信實(shí)現(xiàn)一個(gè)總線信息的傳送過(guò)程可分解為請(qǐng)求總線、總線裁決、尋找目的地址、信息傳送及錯(cuò)誤檢測(cè)等幾個(gè)步驟進(jìn)行其中信息傳送是影響總線通信暢通的關(guān)鍵因素，也是衡量總線性能的關(guān)鍵指標(biāo)2/5/202313（1）總線定時(shí)協(xié)議以便使信息從源端發(fā)送和從目的端接收能同步同步總線定時(shí)。在這種定時(shí)規(guī)則下，由公共時(shí)鐘對(duì)信息傳送進(jìn)行控制。公共時(shí)鐘聯(lián)接到所有模塊，使所有信息發(fā)送操作都在公共時(shí)鐘控制的固定時(shí)間發(fā)生，而不依賴于信息發(fā)送的源端和信息接收的目的端；異步總線定時(shí)。在這種定時(shí)規(guī)則下，每一個(gè)信息傳送操作都由信息發(fā)送源(或信息接收的目的端)的特定跳變確定；半同步總線定時(shí)。在這種定時(shí)規(guī)則下，信息傳送操作之間的時(shí)間間隔可以以公共時(shí)鐘周期的整數(shù)倍來(lái)變化，如ISA總線。2/5/202314(2)總線頻寬總線頻寬是指總線本身所能達(dá)到的最高信息傳輸率，以兆字節(jié)/秒(MB/s)為單位來(lái)表示總線驅(qū)動(dòng)器及接收器的性能優(yōu)劣，在信息傳送中將引入不同的時(shí)滯；總線布線的長(zhǎng)度將引起信息在總線上傳輸?shù)臅r(shí)延。長(zhǎng)度越長(zhǎng)，時(shí)延也越大；連接在總線上的模塊數(shù)要與總線的負(fù)載能力匹配。若不匹配，便會(huì)引起信號(hào)畸變，連接在總線上的模塊數(shù)越多，信號(hào)產(chǎn)生的畸變?cè)酱蟆＠纾篒SA、EISA總線標(biāo)準(zhǔn)規(guī)定的總線時(shí)鐘（BCLK）頻率為6MHz～8.33MHz,它們的最大頻寬分別為16.66MB/s和33.32MB/s。2/5/202315(3)總線傳輸率總線傳輸率是指系統(tǒng)在一定工作方式下總線所能達(dá)到的傳輸率例如，若EISA總線時(shí)鐘為8.33MHz,當(dāng)它進(jìn)行8位存儲(chǔ)器存取時(shí)，一個(gè)存儲(chǔ)器存取周期最快為3個(gè)BCLK(總線時(shí)鐘)，則其總線傳輸率為2.78MB/s。當(dāng)EISA總線進(jìn)行32位突發(fā)(Burst)存取時(shí)，每一個(gè)存取周期只需要一個(gè)BCLK，則其總線傳輸率為33MB/s（這也是EISA總線的最大傳輸率)。2/5/2023162.總線接口電路總線接口電路用來(lái)實(shí)現(xiàn)信號(hào)間的組合及驅(qū)動(dòng)，以滿足總線信號(hào)線的功能及定時(shí)要求總線以突發(fā)方式傳送數(shù)據(jù)信息，只有第一次傳送時(shí)需要發(fā)送地址信息，以后的地址信號(hào)是自動(dòng)線性增量的，即數(shù)據(jù)是成塊連續(xù)傳送，每傳送一個(gè)數(shù)據(jù)僅要一個(gè)總線時(shí)鐘。只有在這種情況下，總線才能達(dá)到最大傳輸率組成系統(tǒng)時(shí)，不是每種CPU、每個(gè)模塊都能工作在突發(fā)方式下，如果互相傳送信息的兩個(gè)模塊中只有一個(gè)模塊有突發(fā)傳送信息功能，則總線不能實(shí)現(xiàn)突發(fā)傳送方式。只有兩個(gè)模塊同時(shí)具有突發(fā)傳送功能時(shí)，總線才能實(shí)現(xiàn)突發(fā)傳送方式2/5/2023175.1.4總線通信控制PC機(jī)內(nèi)部各個(gè)模塊之間以及PC機(jī)與I/O設(shè)備之間通過(guò)總線進(jìn)行信息交換時(shí)，必然存在著時(shí)間上的配合和動(dòng)作的協(xié)調(diào)問(wèn)題，否則系統(tǒng)的工作將出現(xiàn)混亂總線的通信控制方式一般分為同步方式和異步方式2/5/2023181.同步方式同步方式是指系統(tǒng)采用一個(gè)統(tǒng)一的時(shí)鐘信號(hào)來(lái)協(xié)調(diào)發(fā)送和接收雙方的傳送定時(shí)關(guān)系時(shí)鐘產(chǎn)生相等的時(shí)間間隔，每個(gè)時(shí)間間隔構(gòu)成一個(gè)總線周期PC機(jī)中的PCI總線就是同步方式總線。同步方式的優(yōu)點(diǎn)在于電路設(shè)計(jì)比較簡(jiǎn)單，完成一次傳輸?shù)臅r(shí)間很短，適合于高速設(shè)備的數(shù)據(jù)傳輸同步方式的缺點(diǎn)在于不能滿足高速設(shè)備和低速設(shè)備在同一系統(tǒng)中使用，其系統(tǒng)傳輸速度由最慢設(shè)備來(lái)決定總線周期和時(shí)鐘頻率，使整個(gè)系統(tǒng)性能下降2/5/2023192.異步方式異步方式也稱為應(yīng)答方式。在這種方式下，沒(méi)有公用的時(shí)鐘，也沒(méi)有固定的時(shí)間間隔，完全依靠傳送雙方相互制約的“握手”信號(hào)來(lái)實(shí)現(xiàn)定時(shí)控制具有很強(qiáng)的靈活性，對(duì)提高整個(gè)計(jì)算機(jī)系統(tǒng)的工作效率是有很大的好處異步控制能保證兩個(gè)工作速度相差很大的部件或設(shè)備間可靠地進(jìn)行信息的交換，自動(dòng)完成時(shí)間的配合控制較同步方式復(fù)雜，時(shí)間較同步方式要長(zhǎng)，成本也會(huì)高一些2/5/2023205.1.5總線管理總線是由多個(gè)部件和設(shè)備所共享的，為了正確地實(shí)現(xiàn)它們之間的通信，必須有一個(gè)總線控制機(jī)構(gòu)，對(duì)總線的使用進(jìn)行合理的分配和管理2/5/2023211.總線判優(yōu)和仲裁為了保證同一時(shí)刻只有一個(gè)申請(qǐng)者使用總線，總線控制機(jī)構(gòu)中設(shè)置有總線判優(yōu)和仲裁控制邏輯按照一定的優(yōu)先次序來(lái)決定哪個(gè)部件或設(shè)備首先使用總線，只有獲得總線使用權(quán)的部件或設(shè)備，才能開(kāi)始數(shù)據(jù)傳送總線判優(yōu)按其仲裁控制機(jī)構(gòu)的設(shè)置集中式控制。總線控制邏輯集中在一處（如在CPU中）分布式控制?？偩€控制邏輯分散在連接于總線上的各個(gè)部件或設(shè)備中PC機(jī)為集中式控制2/5/2023222.總線控制權(quán)總線在任一時(shí)刻只為某兩個(gè)部件或設(shè)備所占用獲得總線控制權(quán)的部件或設(shè)備稱為主設(shè)備，主設(shè)備一旦獲得總線控制權(quán)后，就立即開(kāi)始向另一個(gè)部件或設(shè)備進(jìn)行一次信息傳送。這后一個(gè)部件或設(shè)備稱為從設(shè)備，它是與主設(shè)備進(jìn)行信息交換的對(duì)象。這種以主設(shè)備為參考點(diǎn)，向從設(shè)備發(fā)送信息或接收從設(shè)備送來(lái)信息的工作關(guān)系，稱為主從關(guān)系主設(shè)備負(fù)責(zé)控制和支配總線，向從設(shè)備發(fā)出命令來(lái)指定數(shù)據(jù)傳送方式與數(shù)據(jù)傳送地址信息內(nèi)存總是從設(shè)備，不會(huì)主動(dòng)提出要與誰(shuí)交換信息的要求通常，總線控制權(quán)的轉(zhuǎn)讓發(fā)生在總線進(jìn)行一次數(shù)據(jù)傳送的結(jié)束時(shí)刻2/5/2023235.28086系統(tǒng)總線結(jié)構(gòu)和時(shí)序圖5-48086CPU引腳圖2/5/2023248086微處理器有兩種工作方式最小方式。用于由單微處理器組成的小系統(tǒng)，在這種方式中，由8086CPU直接產(chǎn)生小系統(tǒng)所需要的全部控制信號(hào)；最大方式。用于實(shí)現(xiàn)多處理器系統(tǒng)，在這種方式中，8086CPU不直接提供用于存儲(chǔ)器或I/O的讀寫(xiě)命令等控制信號(hào)，而是將當(dāng)前要執(zhí)行的傳送操作類型編碼為3個(gè)狀態(tài)位輸出，由總線控制器8288對(duì)狀態(tài)信息進(jìn)行譯碼產(chǎn)生相應(yīng)控制信號(hào)。其余控制引腳提供最大方式系統(tǒng)所需的其它信息。2/5/202325總線周期CPU和總線控制邏輯中信號(hào)的時(shí)序是由系統(tǒng)時(shí)鐘信號(hào)控制的8086CPU通過(guò)總線對(duì)存儲(chǔ)器或I/O接口進(jìn)行一次訪問(wèn)所需的時(shí)間稱為一個(gè)總線周期，基本的總線周期包括4個(gè)時(shí)鐘周期2/5/2023265.2.1兩種工作方式公用引腳定義引腳1和引腳20(GND)為接地端；引腳40(VCC)為電源輸入端，采用的電源電壓為+5V±10%；引腳19(CLK)為時(shí)鐘信號(hào)輸入端。時(shí)鐘信號(hào)占空比為33%時(shí)是最佳狀態(tài)。最高頻率對(duì)8086為5MHz，對(duì)8086—2為8MHz，對(duì)8086—1為10MHz；其余36個(gè)引腳按其功能來(lái)分，屬地址/數(shù)據(jù)總線的有20條引腳，屬控制總線的有16條引腳。2/5/2023271.地址/數(shù)據(jù)總線AD15～AD0（輸入/輸出，三態(tài)）為分時(shí)復(fù)用地址/數(shù)據(jù)總線A19/S6,A18/S5,A17/S4和A16/S3（輸出，三態(tài)）為分時(shí)復(fù)用的地址/狀態(tài)信號(hào)線2/5/202328表5.1S4和S3的功能S4S3當(dāng)前正在使用的段寄存器00ES01SS10CS（或I/O，中斷響應(yīng)）11DS2/5/2023292.控制總線控制總線有16條引腳其中引腳24～31這8條引腳在兩種工作方式下定義的功能有所不同兩種工作方式下公用的8條控制引腳2/5/202330

1）（輸入）工作方式控制線接+5V時(shí)，CPU處于最小工作方式；接地時(shí)，CPU處于最大工作方式。2/5/202331

2）（輸出，三態(tài)）讀信號(hào)，低電平有效。信號(hào)有效時(shí)表示CPU正在執(zhí)行從存儲(chǔ)器或I/O端口輸入的操作2/5/202332

3）NMI（輸入）非可屏蔽中斷請(qǐng)求輸入信號(hào)，上升沿有效當(dāng)該引腳輸入一個(gè)由低變高的信號(hào)時(shí)，CPU在執(zhí)行完現(xiàn)行指令后，立即進(jìn)行中斷處理CPU對(duì)該中斷請(qǐng)求信號(hào)的響應(yīng)不受標(biāo)志寄存器中斷允許標(biāo)志位IF狀態(tài)的影響2/5/2023334）INTR（輸入）可屏蔽中斷請(qǐng)求輸入信號(hào)，高電平有效，表示外部有中斷請(qǐng)求CPU在每條指令的最后一個(gè)時(shí)鐘周期對(duì)INTR進(jìn)行測(cè)試，以便決定現(xiàn)行指令執(zhí)行完后是否響應(yīng)中斷CPU對(duì)可屏蔽中斷的響應(yīng)受中斷允許標(biāo)志位IF狀態(tài)的影響2/5/2023345）RESET（輸入）系統(tǒng)復(fù)位信號(hào)，高電平有效(至少保持4個(gè)時(shí)鐘周期)RESET信號(hào)有效時(shí)，CPU清除IP、DS、ES、SS、標(biāo)志寄存器和指令隊(duì)列為0及置CS為0FFFFH信號(hào)結(jié)束后，CPU從存儲(chǔ)器的0FFFF0H地址開(kāi)始讀取和執(zhí)行指令系統(tǒng)加電或操作員在鍵盤(pán)上進(jìn)行“RESET”操作時(shí)產(chǎn)生RESET信號(hào)2/5/2023356）READY（輸入）準(zhǔn)備好信號(hào)，來(lái)自存儲(chǔ)器或I/O接口的應(yīng)答信號(hào)，高電平有效CPU在T3狀態(tài)的開(kāi)始檢查READY信號(hào)，當(dāng)READY信號(hào)有效時(shí)，表示存儲(chǔ)器或I/O端口準(zhǔn)備就緒，CPU及其總線控制邏輯可以在下一個(gè)時(shí)鐘周期后完成總線周期若READY信號(hào)為低電平，表示存儲(chǔ)器或I/O端口沒(méi)有準(zhǔn)備就緒，CPU可自動(dòng)插入一個(gè)或幾個(gè)等待周期(在每個(gè)等待周期的開(kāi)始，同樣對(duì)READY信號(hào)進(jìn)行檢查)，直到READY信號(hào)有效為止2/5/202336

7）（輸入）測(cè)試信號(hào)，低電平有效CPU執(zhí)行WAIT指令的操作時(shí)，每隔5個(gè)時(shí)鐘周期對(duì)輸入端進(jìn)行一次測(cè)試高電平，CPU繼續(xù)處于等待狀態(tài)低電平，CPU才開(kāi)始執(zhí)行下一條指令2/5/202337

8）（輸出，三態(tài)）是一個(gè)分時(shí)復(fù)用引腳。在總線周期的T1狀態(tài)輸出，在總線周期的其它T狀態(tài)輸出S7

2/5/202338表5.2和A0的不同組合狀態(tài)操作

A0使用的數(shù)據(jù)引腳讀或?qū)懪嫉刂返囊粋€(gè)字00AD15～AD0讀或?qū)懪嫉刂返囊粋€(gè)字節(jié)10AD7～AD0讀或?qū)懫娴刂返囊粋€(gè)字節(jié)01AD15～AD8讀或?qū)懫娴刂返囊粋€(gè)字0110AD15～AD8（第1個(gè)總線周期放數(shù)據(jù)低字節(jié)）AD7～AD0（第2個(gè)總線周期放數(shù)據(jù)高字節(jié)）2/5/2023395.2.2最小方式下引腳定義和系統(tǒng)總線結(jié)構(gòu)引腳接+5V時(shí)，CPU處于最小工作方式，引腳24～31這8條控制引腳的功能定義2/5/2023401）（輸出）是處理器發(fā)向中斷控制器的中斷響應(yīng)信號(hào)在相鄰的兩個(gè)總線周期中輸出兩個(gè)負(fù)脈沖2/5/2023412)ALE（輸出）地址鎖存允許信號(hào)，高電平有效當(dāng)ALE信號(hào)有效時(shí)，表示地址線上的地址信息有效利用它的下降沿把地址信號(hào)和信號(hào)鎖存在8282地址鎖存器中2/5/2023423)（輸出，三態(tài)）數(shù)據(jù)允許信號(hào)，低電平有效該信號(hào)有效時(shí)，表示CPU準(zhǔn)備好接收和發(fā)送數(shù)據(jù)如果系統(tǒng)中數(shù)據(jù)線接有雙向收發(fā)器8286，該信號(hào)作為8286的選通信號(hào)2/5/2023434)（輸出，三態(tài)）數(shù)據(jù)收/發(fā)信號(hào)，表示CPU是接收數(shù)據(jù)（低電平），還是發(fā)送數(shù)據(jù)（高電平）用于控制雙向收發(fā)器8286的傳送方向。2/5/2023445)（輸出，三態(tài)）該信號(hào)用于區(qū)分是訪問(wèn)存儲(chǔ)器（高電平），還是訪問(wèn)I/O端口（低電平）2/5/2023456)（輸出，三態(tài)）寫(xiě)信號(hào)，低電平有效，表示CPU正在執(zhí)行向存儲(chǔ)器或I/O端口的輸出操作2/5/2023467)HOLD（輸入）HOLD是系統(tǒng)中其它總線主控設(shè)備向CPU請(qǐng)求總線使用權(quán)的總線申請(qǐng)信號(hào)，高電平有效CPU讓出總線控制權(quán)直到這個(gè)信號(hào)撤消后才恢復(fù)對(duì)總線的控制權(quán)2/5/2023478)HLDA（輸出）HLDA是CPU對(duì)系統(tǒng)中其它總線主控設(shè)備請(qǐng)求總線使用權(quán)的應(yīng)答信號(hào)，高電平有效當(dāng)CPU讓出總線使用權(quán)時(shí)，就發(fā)出這個(gè)信號(hào)，并使微處理器所有具有三態(tài)的引腳處于高阻狀態(tài)，與外部隔離2/5/202348表5.3、和的組合決定傳送類型傳送類型001讀I/O端口010寫(xiě)I/O端口101讀存儲(chǔ)器110寫(xiě)存儲(chǔ)器2/5/2023492.最小方式總線結(jié)構(gòu)圖5-58086最小方式系統(tǒng)總線結(jié)構(gòu)2/5/2023508282地址鎖存器與8086CPU連接圖5-68282地址鎖存器與8086CPU連接2/5/2023518286數(shù)據(jù)收發(fā)器與8088CPU連接圖5-78286數(shù)據(jù)收發(fā)器與8088CPU連接2/5/202352表5.4和T信號(hào)的控制作用T傳送方向01A→B(正向)00A←B（反向）1×高阻2/5/2023535.2.3最大方式下引腳定義和系統(tǒng)總線結(jié)構(gòu)

1.最大方式下引腳定義引腳接低電平時(shí)，CPU處于最大工作方式8086的最大工作方式就是專門(mén)為實(shí)現(xiàn)多處理器系統(tǒng)而設(shè)計(jì)的IBMPC系列機(jī)系統(tǒng)中的微處理器工作于最大工作方式，系統(tǒng)中配置了一個(gè)作為協(xié)處理器的數(shù)字?jǐn)?shù)據(jù)處理器80878086CPU不直接提供用于存儲(chǔ)器或I/O的讀寫(xiě)命令等控制信號(hào)，而是將當(dāng)前要執(zhí)行的傳送操作類型編碼為3個(gè)狀態(tài)位輸出，由總線控制器8288對(duì)狀態(tài)信息進(jìn)行譯碼產(chǎn)生相應(yīng)控制信號(hào)2/5/2023541）QS1、QS0（輸出）指令隊(duì)列狀態(tài)輸出線用來(lái)提供8086內(nèi)部指令隊(duì)列的狀態(tài)2/5/202355表5.5指令隊(duì)列狀態(tài)位的編碼QS1QS0指令隊(duì)列狀態(tài)00無(wú)操作，隊(duì)列中指令未被取出01從隊(duì)列中取出當(dāng)前指令的第一個(gè)字節(jié)10隊(duì)列空11從隊(duì)列中取出當(dāng)前指令的后續(xù)字節(jié)2/5/2023562）、和（輸出，三態(tài)）狀態(tài)信號(hào)輸出線，這3位狀態(tài)的組合表示CPU當(dāng)前總線周期的操作類型8288總線控制器接收這3位狀態(tài)信息，產(chǎn)生訪問(wèn)存儲(chǔ)器和I/O端口的控制信號(hào)和對(duì)8282、8286的控制信號(hào)2/5/202357表5.6、和組合規(guī)定的狀態(tài)、、、、操作狀態(tài)8288產(chǎn)生的信號(hào)000中斷響應(yīng)001讀I/O端口010寫(xiě)I/O端口011暫停無(wú)100取指令101讀存儲(chǔ)器110寫(xiě)存儲(chǔ)器111保留無(wú)2/5/2023583)（輸出，三態(tài)）總線鎖定信號(hào)，低電平有效CPU輸出此信號(hào)表示不允許總線上的主控設(shè)備占用總線該信號(hào)由指令前綴LOCK使其有效，并維持到下一條指令執(zhí)行完畢為止2/5/2023594）和（輸入/輸出）這兩條引腳都是雙向的，低電平有效，用于輸入總線請(qǐng)求信號(hào)和輸出總線授權(quán)信號(hào)優(yōu)先級(jí)高于這兩根引腳主要用于不同處理器之間連接控制用2/5/202360

2.最大方式總線結(jié)構(gòu)圖5-88086最大方式系統(tǒng)總線結(jié)構(gòu)2/5/202361Intel8288結(jié)構(gòu)圖圖5-9Intel8288結(jié)構(gòu)圖2/5/2023625.2.38086系統(tǒng)總線時(shí)序微處理器是在統(tǒng)一的時(shí)鐘信號(hào)CLK控制下，按節(jié)拍進(jìn)行工作的8086的時(shí)鐘頻率為5MHz，故時(shí)鐘周期為200nsCPU每執(zhí)行一條指令，至少要通過(guò)總線對(duì)存儲(chǔ)器訪問(wèn)一次（取指令）8086CPU通過(guò)總線對(duì)外部（存儲(chǔ)器或I/O接口）進(jìn)行一次訪問(wèn)所需的時(shí)間稱為一個(gè)總線周期一個(gè)總線周期至少包括4個(gè)時(shí)鐘周期即T1,T2,T3和T42/5/202363典型的8086CPU總線操作時(shí)序2/5/202364總線操作時(shí)序

存儲(chǔ)器讀或I/O讀操作；存儲(chǔ)器寫(xiě)或I/O寫(xiě)操作；中斷響應(yīng)操作；總線請(qǐng)求及響應(yīng)操作；CPU正在進(jìn)行內(nèi)部操作、并不進(jìn)行實(shí)際對(duì)外操作的空閑狀態(tài)Ti。2/5/202365總線操作的微處理器時(shí)序三級(jí)：指令周期→總線周期→時(shí)鐘周期任何指令的取指階段都需要存儲(chǔ)器讀總線周期，讀取的內(nèi)容是指令代碼；任何一條以存儲(chǔ)單元為源操作數(shù)的指令都將引起存儲(chǔ)器讀總線周期，任何一條以存儲(chǔ)單元為目的操作數(shù)的指令都將引起存儲(chǔ)器寫(xiě)總線周期；只有執(zhí)行IN指令才出現(xiàn)I/O讀總線周期，執(zhí)行OUT指令才出現(xiàn)I/O寫(xiě)總線周期；CPU響應(yīng)可屏蔽中斷時(shí)生成中斷響應(yīng)總線周期。2/5/202366CPU總線周期采用同步時(shí)序各部件都以系統(tǒng)時(shí)鐘信號(hào)為基準(zhǔn)；當(dāng)相互不能配合時(shí)，快速部件（CPU）插入等待狀態(tài)等待慢速部件（I/O和存儲(chǔ)器）。CPU與外設(shè)接口常采用異步時(shí)序，它們通過(guò)應(yīng)答聯(lián)絡(luò)信號(hào)實(shí)現(xiàn)同步操作。2/5/2023678086CPU最小方式結(jié)構(gòu)2/5/2023681.最小方式系統(tǒng)總線周期時(shí)序

（1）讀總線周期2/5/202369具有等待周期的讀總線周期2/5/202370READY信號(hào)作用利用READY信號(hào)產(chǎn)生電路產(chǎn)生READY信號(hào)并經(jīng)8284同步后加到CPU的READY線上，使CPU在T3和T4之間插入一個(gè)或幾個(gè)TW狀態(tài)，來(lái)解決CPU與存儲(chǔ)器或外設(shè)之間的時(shí)間配合2/5/202371（2）寫(xiě)總線周期2/5/202372（3）中斷響應(yīng)周期2/5/202373（3）總線請(qǐng)求和總線授予時(shí)序2/5/2023742.最大方式系統(tǒng)總線周期時(shí)序

（1）讀總線周期和寫(xiě)總線周期2/5/2023758086最大方式系統(tǒng)寫(xiě)總線周期時(shí)序2/5/202376（2）中斷響應(yīng)周期在最大方式系統(tǒng)中，由8288輸出在中斷響應(yīng)周期中，除了從第1個(gè)總線周期的T2到第2個(gè)總線周期的T2在引腳上輸出低電平信號(hào)外，其它均與最小方式系統(tǒng)中的中斷響應(yīng)時(shí)序相同2/5/202377（3）總線請(qǐng)求和總線授予時(shí)序最大方式下，和都是總線使用權(quán)的請(qǐng)求/授予信號(hào)，且均為雙向和低電平有效請(qǐng)求、授予和釋放的過(guò)程由3個(gè)脈沖組成的脈沖串完成優(yōu)先級(jí)高于2/5/2023785.3ISA和EISA總線

5.3.1ISA總線ISA（IndustryStandardArchitecture）總線又稱PC-AT總線，是在IBMPC/XT總線基礎(chǔ)上發(fā)展起來(lái)的IBMPC/XT總線是一個(gè)8位的開(kāi)放結(jié)構(gòu)總線，總線連接器具有62個(gè)引腳具有16位數(shù)據(jù)線、24位地址線、中斷線、支持16位DMA通道的信號(hào)線、等待狀態(tài)發(fā)生信號(hào)線及±5V、±12V電源線等。工作頻率為8MHz，傳輸率最高為8MB/s2/5/202379ISA總線結(jié)構(gòu)圖2/5/2023801.地址線SA0～SA19：可鎖存的地址信號(hào)LA17～LA23

：非鎖存地址信號(hào)SA0～SA19加上LA17～LA23可實(shí)現(xiàn)16MB空間尋址（其中SA17～SA19和LA17～LA19是重復(fù)的）2/5/2023812.數(shù)據(jù)線SD0～SD15：16位數(shù)據(jù)線，其中SD0～SD7為低8位數(shù)據(jù)線，SD8～SD15為高8位數(shù)據(jù)線2/5/202382

3.控制線AEN：地址允許信號(hào)，輸出線，高電平有效。BALE：允許地址鎖存，輸出線，這一信號(hào)由總線控制器8288提供，作為CPU地址的有效標(biāo)志。：I/O讀命令，輸出線，低電平有效，用來(lái)把選中的I/O設(shè)備的數(shù)據(jù)讀到數(shù)據(jù)總線上。：I/O寫(xiě)命令，輸出線，低電平有效，用來(lái)把數(shù)據(jù)總線上的數(shù)據(jù)寫(xiě)入被選中的I/O端口。和：存儲(chǔ)器讀/寫(xiě)命令，低電平有效，用于對(duì)A0～A19這20位地址尋址的1MB內(nèi)存的讀/寫(xiě)操作。2/5/2023833.控制線（續(xù)）和：低電平有效，存儲(chǔ)器讀/寫(xiě)命令，用于對(duì)24位地址線全部存儲(chǔ)空間的讀/寫(xiě)操作。和：它們是存儲(chǔ)器16位片選信號(hào)和I/O16位片選信號(hào)，分別指明當(dāng)前數(shù)據(jù)傳送是16位存儲(chǔ)器周期和I/O周期。SBHE：總線高字節(jié)允許信號(hào)，該信號(hào)有效時(shí)，表示數(shù)據(jù)總線上傳送的是高位字節(jié)數(shù)據(jù)。IRQ3～I(xiàn)RQ7和IRQ10～I(xiàn)RQ15：用于作為來(lái)自外部設(shè)備的中斷請(qǐng)求輸入線，分別連到主片8259A和從片8259A中斷控制器的輸入端。DRQ0～DRQ3和DRQ5～DRQ7：來(lái)自外部設(shè)備的DMA請(qǐng)求輸入線，高電平有效，分別連到主片8237A和從片8237ADMA控制器輸入端。2/5/2023843.控制線（續(xù)）～和～：DMA應(yīng)答信號(hào)，低電平有效。T/C：DMA終止/計(jì)數(shù)結(jié)束，輸出線。：輸入信號(hào)，低電平有效。RESET：系統(tǒng)復(fù)位信號(hào)，輸出線，高電平有效。2/5/2023853.控制線（續(xù)）：I/O通道檢測(cè)，輸出線，低電平有效。I/OCHRDY：通道就緒，輸入線，高電平表示“就緒”。該信號(hào)線可供低速I/O設(shè)備或存儲(chǔ)器請(qǐng)求延長(zhǎng)總線周期之用。：零等待狀態(tài)信號(hào)，輸入線。2/5/2023865.3.2EISA總線1989年，COMPAQ、AST、HP等9家大公司聯(lián)合推出另一個(gè)32位總線標(biāo)準(zhǔn)——EISA(ExtendedIndustryStandardArchitecture)EISA是一種開(kāi)放的總線標(biāo)準(zhǔn)，它比MCA（MicroChannelArchitecture）的進(jìn)步在于可以與ISA兼容EISA的總線支持32位地址，可尋址4GB，具有32位數(shù)據(jù)總線，時(shí)鐘頻率為8.33MHz，最大傳輸率可達(dá)33MB/s。EISA總線采用開(kāi)放式結(jié)構(gòu)，與ISA兼容?，F(xiàn)有的ISA總線擴(kuò)展卡可以直接用于EISA總線MCA和EISA總線都是一種具有主從特點(diǎn)的多處理器總線，并支持高速緩存技術(shù)可在一個(gè)主CPU控制下，實(shí)現(xiàn)多從處理器協(xié)調(diào)并行處理的功能。具有總線仲裁功能EISA是一種智能化總線，支持突發(fā)方式傳輸2/5/2023875.3.3使用EISA總線的PC機(jī)2/5/2023885.4PCI總線1991年下半年，Intel公司首先提出了PCI概念，并聯(lián)合IBM、Compaq、AST、HP和DEC等100多家公司成立了PCI集團(tuán)，其全稱為PeripheralComponentInterconnectSpecialInterestGroup（外圍部件互聯(lián)專業(yè)組），簡(jiǎn)稱PCISIGOPCI是一種先進(jìn)的局部總線，一成為局部總線的新標(biāo)準(zhǔn)2/5/2023895.4.1PCI總線特點(diǎn)PCI總線的時(shí)鐘與CPU時(shí)鐘無(wú)關(guān)，頻率為33MHz總線寬度為32位，可擴(kuò)展到64位，其帶寬為132MB/s～264MB/s2/5/202390PCI總線特點(diǎn)

（1）高性能

PCI總線支持無(wú)限讀寫(xiě)突發(fā)方式PCI總線支持并發(fā)工作，使其總線上的外設(shè)可與CPU并發(fā)工作2/5/202391（2）兼容性及擴(kuò)展性好PCI總線可以與ISA、EISA等總線兼容，其性能指標(biāo)與CPU及時(shí)鐘無(wú)關(guān)2/5/202392（3）主控設(shè)備控制數(shù)據(jù)交換PCI總線標(biāo)準(zhǔn)中，任何一次數(shù)據(jù)交換都由主控設(shè)備發(fā)起通常，總線控制器就是主控設(shè)備2/5/202393(4)自動(dòng)配置PCI總線的插卡可以自動(dòng)配置2/5/202394(5)嚴(yán)格的規(guī)范PCI總線標(biāo)準(zhǔn)對(duì)協(xié)議、時(shí)序、負(fù)載、電性能和機(jī)械性能指標(biāo)等均有嚴(yán)格規(guī)定2/5/202395(6)低價(jià)格PCI總線接插件尺寸及插卡和主板尺寸均較小2/5/202396(7)具有良好的發(fā)展前途PCI總線標(biāo)準(zhǔn)在制定時(shí)就考慮到長(zhǎng)期應(yīng)用的問(wèn)題可插到工作在5V的主板上，也可插到工作在3.3V的主板上通用卡既可在32位系統(tǒng)工作，也可在64位系統(tǒng)工作2/5/2023972.PCI總線結(jié)構(gòu)圖5-17PCI系統(tǒng)結(jié)構(gòu)示意圖2/5/202398多PCI總線結(jié)構(gòu)2/5/202399

PCCHIPSM520(VX)主板的原理框圖2/5/20231005.4.2PCI信號(hào)定義PCI總線支持32位和64位接口卡，64位卡有94個(gè)接插點(diǎn)，32位卡僅有接插點(diǎn)1～62微機(jī)系統(tǒng)采用98+22邊緣接插件2/5/2023101信號(hào)類型所用符號(hào)說(shuō)明IN：?jiǎn)蜗驑?biāo)準(zhǔn)輸入OUT：?jiǎn)蜗驑?biāo)準(zhǔn)輸出T/S：雙向三態(tài)輸入/輸出S/T/S：持續(xù)的且低電平有效的三態(tài)輸入/輸出O/D：表示漏極開(kāi)路。允許多個(gè)設(shè)備以線或形式共享該信號(hào)2/5/20231021.系統(tǒng)信號(hào)CLK，IN:系統(tǒng)時(shí)鐘信號(hào)。為所有處理提供定時(shí)，在時(shí)鐘的上升沿采樣總線上各信號(hào)線的信號(hào)。CLK的頻率稱為PCI總線的工作頻率，為33MHz。，IN:復(fù)位信號(hào)。用來(lái)使PCI所有的特殊寄存器、定序器和信號(hào)恢復(fù)初始狀態(tài)。2/5/20231032.地址與數(shù)據(jù)信號(hào)AD[31:0]，T/S：地址和數(shù)據(jù)多路復(fù)用的PCI引腳。一個(gè)PCI總線傳輸事務(wù)包含了一個(gè)地址信號(hào)期和接著的一個(gè)(或多個(gè))數(shù)據(jù)期。PCI總線支持猝發(fā)讀寫(xiě)功能

[3:0]，T/S：總線命令和字節(jié)使能信號(hào)。在地址期,[3:0]定義總線命令；在數(shù)據(jù)期,[3:0]用作字節(jié)使能PAR，T/S：奇偶校驗(yàn)信號(hào)。它通過(guò)AD[31:0]和[3:0]進(jìn)行奇偶校驗(yàn)2/5/20231043.接口控制信號(hào)，S/T/S:當(dāng)一個(gè)主控設(shè)備請(qǐng)求總線時(shí)，采樣、，若均為無(wú)效電平，并且同一時(shí)鐘的上升沿為有效電平，就認(rèn)定以獲得總線控制權(quán)。，S/T/S:主設(shè)備準(zhǔn)備好信號(hào)。當(dāng)與同時(shí)有效時(shí),數(shù)據(jù)能完整傳輸。在寫(xiě)周期,指出數(shù)據(jù)已在AD[31:0]上；在讀周期,指示主控器準(zhǔn)備接收數(shù)據(jù)。，S/T/S:從設(shè)備準(zhǔn)備好信號(hào)。預(yù)示從設(shè)備準(zhǔn)備完成當(dāng)前的數(shù)據(jù)傳輸。在讀周期,指示數(shù)據(jù)變量已在AD[31:0]中；在寫(xiě)周期,指示從設(shè)備準(zhǔn)備好接收數(shù)據(jù)。2/5/20231053.接口控制信號(hào)（續(xù)），S/T/S:從設(shè)備要求主設(shè)備停止當(dāng)前數(shù)據(jù)傳送。，S/T/S:鎖定信號(hào)。用于鎖定目標(biāo)存儲(chǔ)器地址。IDSEL，IN:初始化設(shè)備選擇。在參數(shù)配置讀寫(xiě)傳輸期間,用作設(shè)備配置寄存器的片選信號(hào)。，S/T/S:設(shè)備選擇信號(hào)。該信號(hào)有效時(shí),表明總線上某設(shè)備被選中。2/5/2023106

4.仲裁接口信號(hào)，T/S:總線占用請(qǐng)求信號(hào)。任何主控器都有它自己的信號(hào)。，T/S:總線占用允許信號(hào),指明總線占用請(qǐng)求已被響應(yīng)。任何主設(shè)備都有自己的2/5/20231075.錯(cuò)誤報(bào)告接口信號(hào)，S/T/S：數(shù)據(jù)奇偶校驗(yàn)錯(cuò)誤報(bào)告信號(hào)O/D：系統(tǒng)錯(cuò)誤報(bào)告信號(hào)2/5/20231086.中斷接口信號(hào)PCI有4條中斷線，分別是、、、，電平觸發(fā)，多功能設(shè)備可以任意選擇一個(gè)或多個(gè)中斷線，單功能設(shè)備只能用2/5/20231097.64位總線擴(kuò)展信號(hào)AD[63:32]，T/S：擴(kuò)展的32位地址和數(shù)據(jù)多路復(fù)用線

[7:4]，T/S：總線命令和字節(jié)使能多路復(fù)用擴(kuò)展信號(hào)線，S/T/S，64位傳輸請(qǐng)求信號(hào)，S/T/S：64位傳輸允許信號(hào)PAR64，T/S：奇偶雙字節(jié)校驗(yàn)2/5/20231105.4.3PCI插槽和總線命令2/5/20231112.PCI總線命令

[3:0]命令類型說(shuō)明

[3:0]命令類型說(shuō)明0000中斷響應(yīng)1000保留0001特殊周期1001保留0010I/O讀（從I/O端口地址中讀數(shù)據(jù)）1010配置讀0011I/O寫(xiě)（向I/O端口地址中寫(xiě)數(shù)據(jù)）1011配置寫(xiě)0100保留1100存儲(chǔ)器多行讀0101保留1101雙地址周期0110存儲(chǔ)器讀（從內(nèi)存空間映像中讀數(shù)據(jù)）1110存儲(chǔ)器行讀0111存儲(chǔ)器寫(xiě)（向內(nèi)存空間映像中寫(xiě)數(shù)據(jù)）1111存儲(chǔ)器寫(xiě)并無(wú)效2/5/20231125.4.4PCI總線數(shù)據(jù)傳輸過(guò)程圖5-22PCI總線一個(gè)典型的讀操作時(shí)序2/5/2023113PCI總線一個(gè)典型的寫(xiě)操作時(shí)序圖5-23PCI總線一個(gè)典型的寫(xiě)操作時(shí)序2/5/20231145.4.5PCI總線仲裁2/5/20231155.4.6PCI總線配置

1．PCI設(shè)備的配置空間在系統(tǒng)啟動(dòng)的時(shí)候由BIOS代碼執(zhí)行設(shè)備配置。一旦即插即用OS（如Windows2000）啟動(dòng)后，控制就傳遞給OS，OS接管設(shè)備管理定義一個(gè)PCI總線配置空間的目的在于提供一套適當(dāng)?shù)呐渲么胧怪畬?shí)現(xiàn)完全的設(shè)備再定位而無(wú)需用戶干預(yù)安裝、配置和引導(dǎo)，并由與設(shè)備無(wú)關(guān)的軟件進(jìn)行系統(tǒng)地址映射2/5/20231162．配置空間頭區(qū)域及功能2/5/2023117一組供映射時(shí)使用的基址寄存器2/5/2023118基地址設(shè)置過(guò)程2/5/20231195.5USB總線USB（通用串行總線，UniversalSerialBUS）是一種新的外部串行總線標(biāo)準(zhǔn)1994年底由Intel、Compaq、IBM和Microsoft等多家公司聯(lián)合提出的從1994年11月11日發(fā)表了USBV0.7版本以后，USB版本經(jīng)歷了多年的發(fā)展，到現(xiàn)在已經(jīng)發(fā)展為2.0和3.0版本，成為目前PC機(jī)的標(biāo)準(zhǔn)擴(kuò)展接口2/5/20231205.5.1概述USB是一個(gè)外部總線標(biāo)準(zhǔn)，用于規(guī)范PC與外部設(shè)備的連接和通訊USB接口支持設(shè)備的即插即用和熱插拔功能USB用一個(gè)4針插頭作為標(biāo)準(zhǔn)插頭，采用菊花鏈形式可以把所有的外設(shè)連接起來(lái)，最多可以連接127個(gè)外部設(shè)備2/5/2023121菊花鏈連接方式2/5/2023122USB的版本第一代：USB1.0/1.1的最大傳輸速率為12Mbps。1996年推出。第二代：USB2.0的最大傳輸速率高達(dá)480Mbps。USB1.0/1.1與USB2.0的接口是相互兼容的。第三代：USB3.0最大傳輸速率5Gbps,向下兼容USB1.0/1.1/2.0。2/5/20231235.5.2USB系統(tǒng)組成

1.硬件組成USB主控制器/根集線器。主控制器負(fù)責(zé)將并行數(shù)據(jù)轉(zhuǎn)換成串行，并將數(shù)據(jù)傳給根集線器USB集線器（USBHub）。完成USB設(shè)備的添加（擴(kuò)展）、刪除和電源管理等USB設(shè)備。Hub設(shè)備和功能設(shè)備（外設(shè)），外設(shè)含一定數(shù)量獨(dú)立的寄存器端口（端點(diǎn)）2/5/20231242.軟件組成USB設(shè)備驅(qū)動(dòng)程序USB驅(qū)動(dòng)程序?？梢岳壴诓僮飨到y(tǒng)中，也可以是以可裝載的驅(qū)動(dòng)程序形式加入到操作系統(tǒng)中USB主控制器驅(qū)動(dòng)程序2/5/20231253.USB拓?fù)浣Y(jié)構(gòu)2/5/20231265.5.3USB系統(tǒng)的接口信號(hào)和電氣特性

1.USB接口信號(hào)2/5/2023127表5.8USB常用信號(hào)電平（高速設(shè)備，低速設(shè)備電平相反）總線狀態(tài)信號(hào)電平發(fā)送端接受器端差分“1”D+>2.8V并且D-<0.3V(D+)-(D-)>200mV并且D+>2.0V差分“0”D->2.8V并且D+<0.3V(D-)-(D+)>200mV并且D->2.0V單端點(diǎn)0(SE0)D+和D-<0.3VD+和D-<0.8V數(shù)據(jù)J狀態(tài)差分“1”（不是邏輯1）差分“1”數(shù)據(jù)K狀態(tài)差分“0”（不是邏輯0）差分“0”恢復(fù)狀態(tài)數(shù)據(jù)K狀態(tài)數(shù)據(jù)K狀態(tài)閑置狀態(tài)N.A.D+>2.7V并且D-<0.8V2/5/20231282.電氣特性對(duì)地電源電壓為4.75～5.25V，設(shè)備吸入的最大電流值為500mA。第一次被主機(jī)檢測(cè)到時(shí)，設(shè)備吸入的電流＜100mAUSB設(shè)備有兩種供電方式，自給方式（設(shè)備自帶電源）和總線供給方式。USBHub采用自給方式2/5/20231293.NRZI編碼不需獨(dú)立的時(shí)鐘信號(hào)和數(shù)據(jù)一起發(fā)送，電平跳變代表“0”，沒(méi)有電平跳變代表“1”圖5-31位填充和NRZI編碼2/5/20231305.5.4USB數(shù)據(jù)流類型和傳輸類型

1.USB數(shù)據(jù)流類型USB數(shù)據(jù)流類型有四種：控制信號(hào)流、塊數(shù)據(jù)流、中斷數(shù)據(jù)流、實(shí)時(shí)數(shù)據(jù)流2/5/20231312.傳輸類型控制傳輸：雙向，用于配置設(shè)備或特殊用途，發(fā)生錯(cuò)誤需重傳批傳輸：?jiǎn)?雙向，用于大批數(shù)據(jù)傳輸，要求準(zhǔn)確，出錯(cuò)重傳中斷傳輸：?jiǎn)蜗蛉胫鳈C(jī)，用于隨機(jī)少量傳送等時(shí)傳輸：?jiǎn)?雙向，用于連續(xù)實(shí)時(shí)的數(shù)據(jù)傳輸，時(shí)間性強(qiáng)，但出錯(cuò)無(wú)需重傳2/5/2023132

3.USB交換的包格式2/5/2023133包的一般格式2/5/20231345.5.5USB2.0的補(bǔ)充——OTG技術(shù)USBOn-The-Go(OTG)是對(duì)USB2.0規(guī)范的有益的擴(kuò)充。這類設(shè)備既可以作為USB設(shè)備與PC機(jī)相連，又可以作為USB主機(jī)連接其它USB設(shè)備，直接進(jìn)行設(shè)備與設(shè)備之間的點(diǎn)對(duì)點(diǎn)(peartopear)通信。USBOn-The-Go在USB規(guī)范基礎(chǔ)上增加以下幾點(diǎn)：雙重功能。設(shè)備既可用作主機(jī)也可用作外設(shè)；主機(jī)交流協(xié)議HNP用于轉(zhuǎn)換USB主機(jī)和外設(shè)功能；對(duì)話請(qǐng)求協(xié)議；除小功率和大功率之外增加了微功率選擇；超小連接器。2/5/2023135連接器的不同定義設(shè)備接口2/5/2023136兩個(gè)OTGRTR(主/從雙角色)設(shè)備相連，用主機(jī)交流協(xié)議(HNP)A設(shè)