五、嵌入式硬件平臺(tái)設(shè)計(jì)

提綱13245硬件系統(tǒng)的調(diào)試67第五講嵌入式硬件平臺(tái)設(shè)計(jì)嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)S3C44B0X概述印刷電路板的設(shè)計(jì)系統(tǒng)的硬件選型及電路設(shè)計(jì)1嵌入式系統(tǒng)的軟硬件框架嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)嵌入式微處理器SDRAMROMI/OA/DD/A人機(jī)交互接口通用接口實(shí)時(shí)操作系統(tǒng)(RTOS)圖形用戶(hù)接口BSP/HAL板極支持包/硬件抽象層文件系統(tǒng)應(yīng)用程序嵌入式系統(tǒng)硬件層OS層驅(qū)動(dòng)層應(yīng)用層軟件硬件串口、并口、USB、以太網(wǎng)等LED、LCD、觸摸屏、鼠標(biāo)、鍵盤(pán)等Linux、uCLinux、uC/OS-II等2嵌入式系統(tǒng)的開(kāi)發(fā)步驟嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)3嵌入式系統(tǒng)的開(kāi)發(fā)步驟系統(tǒng)需求分析：確定設(shè)計(jì)任務(wù)和目標(biāo)，并提煉出設(shè)計(jì)規(guī)格說(shuō)明書(shū)，作為正式設(shè)計(jì)指導(dǎo)和驗(yàn)收的標(biāo)準(zhǔn)。系統(tǒng)的需求一般分功能性需求和非功能性需求兩方面。功能性需求是系統(tǒng)的基本功能，如輸入輸出信號(hào)、操作方式等；非功能需求包括系統(tǒng)性能、成本、功耗、體積、重量等因素。嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)體系結(jié)構(gòu)設(shè)計(jì)：描述系統(tǒng)如何實(shí)現(xiàn)所述的功能和非功能需求，包括對(duì)硬件、軟件和執(zhí)行裝置的功能劃分以及系統(tǒng)的軟件、硬件選型等。一個(gè)好的體系結(jié)構(gòu)是設(shè)計(jì)成功與否的關(guān)鍵。4嵌入式系統(tǒng)的開(kāi)發(fā)步驟嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)硬件/軟件協(xié)同設(shè)計(jì)：基于體系結(jié)構(gòu)，對(duì)系統(tǒng)的軟件、硬件進(jìn)行詳細(xì)設(shè)計(jì)。為了縮短產(chǎn)品開(kāi)發(fā)周期，設(shè)計(jì)往往是并行的。系統(tǒng)集成：把系統(tǒng)的軟件、硬件和執(zhí)行裝置集成在一起，進(jìn)行調(diào)試，發(fā)現(xiàn)并改進(jìn)單元設(shè)計(jì)過(guò)程中的錯(cuò)誤。系統(tǒng)測(cè)試：對(duì)設(shè)計(jì)好的系統(tǒng)進(jìn)行測(cè)試，看其是否滿(mǎn)足規(guī)格說(shuō)明書(shū)中給定的功能要求。5某JX44B0系統(tǒng)的硬件組成嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)本講將以某公司生產(chǎn)的JX44B0教學(xué)系統(tǒng)為原型，詳細(xì)分析系統(tǒng)的硬件設(shè)計(jì)步驟、實(shí)現(xiàn)細(xì)節(jié)以及調(diào)試技巧等。6提綱13245硬件系統(tǒng)的調(diào)試67第五講章嵌入式硬件平臺(tái)設(shè)計(jì)嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)S3C44B0X概述印刷電路板的設(shè)計(jì)系統(tǒng)的硬件選型及電路設(shè)計(jì)7S3C44B0X內(nèi)部結(jié)構(gòu)圖S3C44B0X概述8S3C44B0X片上資源S3C44B0X概述ARM7TDMI核、工作頻率66MHz；8KBCache，外部存儲(chǔ)器控制器；LCD控制器；4個(gè)DMA通道；2通道UART、1個(gè)多主I2C總線(xiàn)控制器、1個(gè)IIS總線(xiàn)控制器；5通道PWM定時(shí)器及一個(gè)內(nèi)部定時(shí)器；71個(gè)通用I/O口；8個(gè)外部中斷源；8通道10位ADC；實(shí)時(shí)時(shí)鐘（RTC）等。9S3C44B0X特性S3C44B0X概述內(nèi)核:2.5V，

I/O:3.0V到3.6V最高為66MHz160LQFP/160FBGA10S3C44B0X存儲(chǔ)系統(tǒng)的特征支持?jǐn)?shù)據(jù)存儲(chǔ)的大/小端選擇(通過(guò)外部引腳和程序進(jìn)行選擇)地址空間：具有8個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體可達(dá)32Mb，總共可達(dá)256MB。對(duì)所有存儲(chǔ)體的訪(fǎng)問(wèn)大小均可進(jìn)行改變（8位／16位／32位）8個(gè)存儲(chǔ)體中，Bank0－Bank5可支持ROM、SRAM；Bank6、Bank7可支持ROM、SRAM和FP／EDO／SDRAM等。S3C44B0X概述11S3C44B0X的引腳分布圖S3C44B0X概述12S3C44B0X的引腳信號(hào)描述－總線(xiàn)控制信號(hào)S3C44B0X概述13S3C44B0X的引腳信號(hào)描述－DRAM/SDRAM/SRAMS3C44B0X概述輸入14S3C44B0X的引腳信號(hào)描述－LCD控制信號(hào)S3C44B0X概述15S3C44B0X的引腳信號(hào)描述－TIMER/PWM控制信號(hào)S3C44B0X概述16S3C44B0X的引腳信號(hào)描述－中斷控制信號(hào)S3C44B0X概述17S3C44B0X的引腳信號(hào)描述－DMA控制信號(hào)S3C44B0X概述18S3C44B0X的引腳信號(hào)描述－UART控制信號(hào)S3C44B0X概述19S3C44B0X的引腳信號(hào)描述－IIC-BUS控制信號(hào)S3C44B0X概述20S3C44B0X的引腳信號(hào)描述－IIS-BUS控制信號(hào)S3C44B0X概述21S3C44B0X的引腳信號(hào)描述－SIO控制信號(hào)S3C44B0X概述22S3C44B0X的引腳信號(hào)描述－ADCS3C44B0X概述23S3C44B0X的引腳信號(hào)描述－GPIOS3C44B0X概述24S3C44B0X的引腳信號(hào)描述－復(fù)位和時(shí)鐘信號(hào)S3C44B0X概述25S3C44B0X的引腳信號(hào)描述－JTAG測(cè)試邏輯S3C44B0X概述26S3C44B0X的引腳信號(hào)描述－電源S3C44B0X概述27S3C44B0X的存儲(chǔ)器映射S3C44B0X概述SROM為ROM或SRAM特殊功能寄存器28提綱13245硬件系統(tǒng)的調(diào)試67第五講章嵌入式硬件平臺(tái)設(shè)計(jì)嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)S3C44B0X概述印刷電路板的設(shè)計(jì)系統(tǒng)的硬件選型及電路設(shè)計(jì)29S3C44B0X芯片及引腳分析系統(tǒng)的硬件選型及電路設(shè)計(jì)S3C44B0X共有160只引腳，采用QFP封裝具有大量的電源和接地引腳，以及地址總線(xiàn)、數(shù)據(jù)總線(xiàn)和通用I/O口，以及其他的專(zhuān)用模塊如UART、IIC等接口在硬件系統(tǒng)的設(shè)計(jì)中，應(yīng)當(dāng)注意芯片引腳的類(lèi)型，S3C44B0X的引腳主要分為三類(lèi)，即：輸入（I）、輸出（O）、輸入/輸出（I/O）輸出類(lèi)型的引腳主要用于S3C44B0X對(duì)外設(shè)的控制或通信，由S3C44B0X主動(dòng)發(fā)出，這些引腳的連接不會(huì)對(duì)S3C44B0X自身的運(yùn)行有太大的影響輸入/輸出類(lèi)型的引腳主要是S3C44B0X與外設(shè)的雙向數(shù)據(jù)傳輸通道30電源電路設(shè)計(jì)－DC-DC轉(zhuǎn)換芯片系統(tǒng)的硬件選型及電路設(shè)計(jì)有很多DC-DC轉(zhuǎn)換器可完成到3.3V的轉(zhuǎn)換，如LinearTechnology的LT108X系列。常見(jiàn)的型號(hào)和對(duì)應(yīng)的電流輸出如下：

LT1083 7.5A LT1084 5A LT1085 3A LT1086 1.5A有很多DC-DC轉(zhuǎn)換器可完成到2.5V的轉(zhuǎn)換，常用的如LinearTechnology的LT1761。31電源電路設(shè)計(jì)－3.3V系統(tǒng)的硬件選型及電路設(shè)計(jì)需要使用3.3V的直流穩(wěn)壓電源，系統(tǒng)電源電路如下圖所示：DC7.5V2A直流電源整流、定向撥動(dòng)開(kāi)關(guān)DC-DC轉(zhuǎn)換芯片LT1086濾波電路32電源電路設(shè)計(jì)－2.5V系統(tǒng)的硬件選型及電路設(shè)計(jì)需要使用2.5V的直流穩(wěn)壓電源，系統(tǒng)電源電路如下圖所示：濾波電路DC3.3V33晶振電路設(shè)計(jì)系統(tǒng)的硬件選型及電路設(shè)計(jì)晶振電路用于向CPU及其他電路提供工作時(shí)鐘。在該系統(tǒng)中，S3C44B0X使用無(wú)源晶振，晶振的接法如下圖所示：系統(tǒng)時(shí)鐘PLL的濾波電容(700pF左右)系統(tǒng)時(shí)鐘晶體電路的輸入信號(hào)系統(tǒng)時(shí)鐘晶體電路的輸出信號(hào)34晶振電路設(shè)計(jì)系統(tǒng)的硬件選型及電路設(shè)計(jì)根據(jù)S3C44B0X的最高工作頻率以及PLL電路的工作方式，選擇10MHz的無(wú)源晶振，10MHz的晶振頻率經(jīng)過(guò)S3C44B0X片內(nèi)的PLL電路倍頻后，最高可以達(dá)到66MHz。片內(nèi)的PLL電路兼有倍頻和信號(hào)提純的功能，因此，系統(tǒng)可以以較低的外部時(shí)鐘信號(hào)獲得較高的工作頻率，以降低因高速開(kāi)關(guān)時(shí)鐘所造成的高頻噪聲。35復(fù)位電路設(shè)計(jì)系統(tǒng)的硬件選型及電路設(shè)計(jì)采用IMP706看門(mén)狗芯片低電平復(fù)位JP2短接后，必須定時(shí)（<1.6S）喂狗，否則將引起系統(tǒng)復(fù)位在規(guī)定時(shí)間內(nèi)沒(méi)有喂狗，將輸出低電平復(fù)位及看門(mén)狗功能是否有效，如果短接則有效復(fù)位按鍵，JP2短接時(shí)才有效36JTAG接口電路設(shè)計(jì)－接口簡(jiǎn)介系統(tǒng)的硬件選型及電路設(shè)計(jì)JTAG(JointTestActionGroup，聯(lián)合測(cè)試行動(dòng)小組)是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議，主要用于芯片內(nèi)部測(cè)試及對(duì)系統(tǒng)進(jìn)行仿真、調(diào)試。JTAG技術(shù)是一種嵌入式調(diào)試技術(shù)，它在芯片內(nèi)部封裝了專(zhuān)門(mén)的測(cè)試電路TAP（TestAccessPort，測(cè)試訪(fǎng)問(wèn)口），通過(guò)專(zhuān)用的JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。目前大多數(shù)比較復(fù)雜的器件都支持JTAG協(xié)議，如ARM、DSP、FPGA器件等。標(biāo)準(zhǔn)的JTAG接口是4線(xiàn)：TMS、TCK、TDI、TDO，分別為測(cè)試模式選擇、測(cè)試時(shí)鐘、測(cè)試數(shù)據(jù)輸入和測(cè)試數(shù)據(jù)輸出。JTAG測(cè)試允許多個(gè)器件通過(guò)JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試。JTAG接口還常用于實(shí)現(xiàn)ISP（In-SystemProgrammable在系統(tǒng)編程）功能，如對(duì)FLASH器件進(jìn)行編程等。通過(guò)JTAG接口，可對(duì)芯片內(nèi)部的所有部件進(jìn)行訪(fǎng)問(wèn)，因而是開(kāi)發(fā)調(diào)試嵌入式系統(tǒng)的一種簡(jiǎn)潔高效的手段。目前JTAG接口的連接有兩種標(biāo)準(zhǔn)，即14針接口和20針接口。37JTAG接口電路設(shè)計(jì)－14針接口及定義系統(tǒng)的硬件選型及電路設(shè)計(jì)38JTAG接口電路設(shè)計(jì)－20針接口及定義系統(tǒng)的硬件選型及電路設(shè)計(jì)39JTAG接口電路設(shè)計(jì)－接口電路系統(tǒng)的硬件選型及電路設(shè)計(jì)必須接上拉14針接口40S3C44B0X最小系統(tǒng)系統(tǒng)的硬件選型及電路設(shè)計(jì)S3C44B0X+電源電路+晶振電路+復(fù)位電路+JTAG接口電路可構(gòu)成真正意義上的最小系統(tǒng)程序可運(yùn)行于S3C44B0X內(nèi)部的8KBRAM中程序大小有限，掉電后無(wú)法保存，只能通過(guò)JTAG接口調(diào)試程序41SDRAM接口電路設(shè)計(jì)－SDRAM簡(jiǎn)介系統(tǒng)的硬件選型及電路設(shè)計(jì)與Flash存儲(chǔ)器相比，SDRAM沒(méi)有掉電保持?jǐn)?shù)據(jù)的特性，但其存取速度大大高于Flash存儲(chǔ)器，且具有讀/寫(xiě)的屬性，因此，SDRAM在系統(tǒng)中主要用作程序的運(yùn)行空間，數(shù)據(jù)及堆棧區(qū)。當(dāng)系統(tǒng)啟動(dòng)時(shí)，CPU首先從復(fù)位地址0x0處讀取啟動(dòng)代碼，在完成系統(tǒng)的初始化后，程序代碼一般應(yīng)調(diào)入SDRAM中運(yùn)行，以提高系統(tǒng)的運(yùn)行速度，同時(shí)，系統(tǒng)及用戶(hù)堆棧、運(yùn)行數(shù)據(jù)也都放在SDRAM中。SDRAM具有單位空間存儲(chǔ)容量大和價(jià)格便宜的優(yōu)點(diǎn)，已廣泛應(yīng)用在各種嵌入式系統(tǒng)中。SDRAM的存儲(chǔ)單元可以理解為一個(gè)電容，總是傾向于放電，為避免數(shù)據(jù)丟失，必須定時(shí)刷新（充電）。因此，要在系統(tǒng)中使用SDRAM，就要求微處理器具有刷新控制邏輯，或在系統(tǒng)中另外加入刷新控制邏輯電路。S3C44B0X在片內(nèi)具有獨(dú)立的SDRAM刷新控制邏輯，可方便地與SDRAM接口。42SDRAM接口電路設(shè)計(jì)－SDRAM選型系統(tǒng)的硬件選型及電路設(shè)計(jì)目前常用的SDRAM為8位/16位的數(shù)據(jù)寬度，工作電壓一般為3.3V。主要的生產(chǎn)廠商為HYUNDAI、Winbond等。他們生產(chǎn)的同型器件一般具有相同的電氣特性和封裝形式，可通用。本系統(tǒng)中使用Winbond的W986416DH。W986416DH存儲(chǔ)容量為4組×16M位（8M字節(jié)），工作電壓為3.3V，常見(jiàn)封裝為54腳TSOP，兼容LVTTL接口，支持自動(dòng)刷新（Auto-Refresh）和自刷新（Self-Refresh），16位數(shù)據(jù)寬度。43SDRAM接口電路設(shè)計(jì)－W986416DH引腳分布系統(tǒng)的硬件選型及電路設(shè)計(jì)44SDRAM接口電路設(shè)計(jì)－W986416DH引腳信號(hào)描述系統(tǒng)的硬件選型及電路設(shè)計(jì)45SDRAM接口電路設(shè)計(jì)－SDRAM接口電路系統(tǒng)的硬件選型及電路設(shè)計(jì)46SDRAM接口電路設(shè)計(jì)－電路說(shuō)明系統(tǒng)的硬件選型及電路設(shè)計(jì)一片W986416DH構(gòu)建16位的SDRAM存儲(chǔ)器系統(tǒng),將其配置到Bank6，即將S3C44B0X的nGCS6接至兩片W986416DH的/CS端。此時(shí)SDRAM地址為0x0c000000-0x0c7fffff。W986416DH的CLK端接S3C44B0X的SCLK端；W986416DH的CKE端接S3C44B0X的SCKE端；W986416DH的/RAS、/CAS、/WE端分別接S3C44B0X的nSDRAS端、nSDCAS端、nSDWE端；W986416DH的A12～A0接S3C44B0X的地址總線(xiàn)ADDR<13>～ADDR<1>；W986416DH的BA1、BA0接S3C44B0X的地址總線(xiàn)ADDR<22>、ADDR<21>；W986416DH的數(shù)據(jù)總線(xiàn)接S3C44B0X的數(shù)據(jù)總線(xiàn)的低16位XDATA<15>～XDATA<0>；47FLASH接口電路設(shè)計(jì)－FLASH簡(jiǎn)介系統(tǒng)的硬件選型及電路設(shè)計(jì)Flash存儲(chǔ)器是一種可在系統(tǒng)（In-System）進(jìn)行電擦寫(xiě)，掉電后信息不丟失的存儲(chǔ)器。它具有低功耗、大容量、擦寫(xiě)速度快、可整片或分扇區(qū)在系統(tǒng)編程（燒寫(xiě)）、擦除等特點(diǎn)，并且可由內(nèi)部嵌入的算法完成對(duì)芯片的操作，因而在各種嵌入式系統(tǒng)中得到了廣泛的應(yīng)用。作為一種非易失性存儲(chǔ)器，F(xiàn)lash在系統(tǒng)中通常用于存放程序代碼、常量表以及一些在系統(tǒng)掉電后需要保存的用戶(hù)數(shù)據(jù)等。48FLASH接口電路設(shè)計(jì)－FLASH選型系統(tǒng)的硬件選型及電路設(shè)計(jì)常用的Flash為8位或16位的數(shù)據(jù)寬度，編程電壓為單3.3V。主要的生產(chǎn)廠商為INTEL、ATMEL、AMD、HYUNDAI等。本系統(tǒng)中使用INTEL的TE28F320B。TE28F320B存儲(chǔ)容量為32M位（4M字節(jié)），工作電壓為2.7V～3.6V，采用48腳TSOP封裝或48腳FBGA封裝，16位數(shù)據(jù)寬度。TE28F320B僅需單3V電壓即可完成在系統(tǒng)的編程與擦除操作，通過(guò)對(duì)其內(nèi)部的命令寄存器寫(xiě)入標(biāo)準(zhǔn)的命令序列，可對(duì)Flash進(jìn)行編程（燒寫(xiě)）、整片擦除、按扇區(qū)擦除以及其他操作。49FLASH接口電路設(shè)計(jì)－TE28F320B引腳分布系統(tǒng)的硬件選型及電路設(shè)計(jì)50FLASH接口電路設(shè)計(jì)－TE28F320B引腳信號(hào)描述系統(tǒng)的硬件選型及電路設(shè)計(jì)51FLASH接口電路設(shè)計(jì)－FLASH接口電路系統(tǒng)的硬件選型及電路設(shè)計(jì)52FLASH接口電路設(shè)計(jì)－電路說(shuō)明系統(tǒng)的硬件選型及電路設(shè)計(jì)地址總線(xiàn)[A21～A1]與S3C44B0的地址總線(xiàn)[ADDR20～ADDR0]相連；16位數(shù)據(jù)總線(xiàn)[DQ15~DQ0]與S3C44B0的低16位數(shù)據(jù)總線(xiàn)[XDATA15~XDATA0]相連。注意此時(shí)應(yīng)將S3C44B0X的OM[1:0]置為‘01’，選擇Bank0為16位工作方式。一片TE28F320B構(gòu)建16位的FLASH存儲(chǔ)器系統(tǒng)，將其配置到Bank0，即將S3C44B0X的nGCS0接至兩片TE28F320B的CE端。此時(shí)FLASH地址為0x00000000-0x004fffff。53關(guān)于BOOTROMBank0：系統(tǒng)的啟動(dòng)ROM（FlashRom）。在系統(tǒng)復(fù)位的時(shí)候，處理器的PC（程序計(jì)數(shù)器）指針指向0x0地址。在Bank0的起始地址的程序，就是系統(tǒng)的初始化程序。此程序的主要任務(wù)是：1、管理處理器的中斷服務(wù)程序處理器的中斷是從0x0地址開(kāi)始，引導(dǎo)ROM負(fù)責(zé)把這一部分的中斷映射到另一個(gè)區(qū)域，以便系統(tǒng)處理。具體的做法，可以參考44binit.s里面的代碼。（這部分代碼是三星主頁(yè)可以提供，它把系統(tǒng)的中斷，映射到了不同的指針?biāo)赶虻牡刂房臻g（主要就是系統(tǒng)RAM的空間）。系統(tǒng)的硬件選型及電路設(shè)計(jì)542、初始化硬件平臺(tái)，配置其他的BankS3C44B0X的Bank0是通過(guò)外部的一個(gè)管腳提供的上拉、下拉電阻來(lái)配置的。主要包括：數(shù)據(jù)位數(shù)（8位、16位、32位），數(shù)據(jù)格式（大端、小端）。而其他的Bank的配置，以及讀寫(xiě)周期等信息是靠Bank0內(nèi)部的代碼配置相應(yīng)的寄存器來(lái)實(shí)現(xiàn)的。同時(shí)，系統(tǒng)的引導(dǎo)Rom也負(fù)責(zé)配置系統(tǒng)的其他的一些寄存器，比如，系統(tǒng)的PLL（鎖頻環(huán)）配置，系統(tǒng)的IO口等一些端口功能的配置等等。系統(tǒng)的硬件選型及電路設(shè)計(jì)553、系統(tǒng)自動(dòng)檢測(cè)引導(dǎo)Rom負(fù)責(zé)檢測(cè)系統(tǒng)的啟動(dòng)所必須的外設(shè)是否正常。主要是系統(tǒng)的SDRAM的檢測(cè)。4、系統(tǒng)的軟件設(shè)置，更新系統(tǒng)（system.bin）用戶(hù)可以在系統(tǒng)啟動(dòng)的時(shí)候，按任意鍵，進(jìn)入系統(tǒng)的軟件設(shè)置狀態(tài)。通過(guò)引導(dǎo)Rom設(shè)置或者查看系統(tǒng)的一些軟件信息。包括：通過(guò)開(kāi)啟USB端口；更新系統(tǒng)文件system.bin；LCD顯示測(cè)試；演示程序的裝載測(cè)試；鍵盤(pán)測(cè)試；觸摸屏的坐標(biāo)校準(zhǔn)；觸摸屏測(cè)試；以太網(wǎng)地址的設(shè)置等。系統(tǒng)的硬件選型及電路設(shè)計(jì)56I/O子系統(tǒng)的層次模型系統(tǒng)的硬件選型及電路設(shè)計(jì)I/O子系統(tǒng)：I/O設(shè)備、相關(guān)的設(shè)備驅(qū)動(dòng)程序和I/O子系統(tǒng)組成嵌入式I/O子系統(tǒng)。I/O子系統(tǒng)的目標(biāo)是對(duì)RTOS和應(yīng)用程序員隱藏設(shè)備特定的信息，并且對(duì)系統(tǒng)的外圍I/O設(shè)備提供一個(gè)統(tǒng)一的訪(fǎng)問(wèn)方法。57從不同角度看I/O系統(tǒng)從系統(tǒng)軟件開(kāi)發(fā)者角度看，I/O操作意味著與設(shè)備的通信、對(duì)設(shè)備編程初始化和請(qǐng)示執(zhí)行設(shè)備與系統(tǒng)之間的實(shí)際數(shù)據(jù)傳輸以及操作完成后通知請(qǐng)求者。系統(tǒng)軟件工程師必須理解設(shè)備的物理特性，如寄存器的定義和設(shè)備的訪(fǎng)問(wèn)方法。從RTOS的角度看，I/O操作意味著對(duì)I/O請(qǐng)求定位正確的設(shè)備，對(duì)設(shè)備定位正確的設(shè)備驅(qū)動(dòng)程序，并解決對(duì)設(shè)備驅(qū)動(dòng)程序的請(qǐng)求。有時(shí)要求RTOS保證對(duì)設(shè)備的同步訪(fǎng)問(wèn)。RTOS必須進(jìn)行抽象，對(duì)應(yīng)用程序員隱含設(shè)備的特性。從應(yīng)用程序員角度看，目標(biāo)是找到一個(gè)簡(jiǎn)單、統(tǒng)一和精練的方法與系統(tǒng)中出現(xiàn)的所有類(lèi)型的設(shè)備。系統(tǒng)的硬件選型及電路設(shè)計(jì)58系統(tǒng)的硬件選型及電路設(shè)計(jì)I/O接口的編址方式——端口映射

1）I/O接口獨(dú)立編址——端口映射方式這種編址方式是將存儲(chǔ)器地址空間和I/O接口地址空間分開(kāi)設(shè)置，互不影響。設(shè)有專(zhuān)門(mén)的輸入指令（IN）和輸出指令（OUT）來(lái)完成I/O操作。主要優(yōu)點(diǎn)：內(nèi)存地址空間與I/O接口地址空間分開(kāi)，互不影響，譯碼電路較簡(jiǎn)單，并設(shè)有專(zhuān)門(mén)的I/O指令，所以編程序易于區(qū)分，且執(zhí)行時(shí)間短，快速性好。缺點(diǎn)：只用I/O指令訪(fǎng)問(wèn)I/O端口，功能有限且要采用專(zhuān)用I/O周期和專(zhuān)用I/O控制線(xiàn)，使微處理器復(fù)雜化。59I/O接口的編址方式——內(nèi)存映射

1）2）I/O接口與存儲(chǔ)器統(tǒng)一編址方式——內(nèi)存映射這種編址方式不區(qū)分存儲(chǔ)器地址空間和I/O接口地址空間，把所有的I/O接口的端口都當(dāng)作是存儲(chǔ)器的一個(gè)單元對(duì)待，每個(gè)接口芯片都安排一個(gè)或幾個(gè)與存儲(chǔ)器統(tǒng)一編號(hào)的地址號(hào)。也不設(shè)專(zhuān)門(mén)的輸入/輸出指令，所有傳送和訪(fǎng)問(wèn)存儲(chǔ)器的指令都可用來(lái)對(duì)I/O接口操作。主要優(yōu)點(diǎn)：訪(fǎng)問(wèn)內(nèi)存的指令都可用于I/O操作，數(shù)據(jù)處理功能強(qiáng)；同時(shí)I/O接口可與存儲(chǔ)器部分共用譯碼和控制電路。缺點(diǎn)：一是I/O接口要占用存儲(chǔ)器地址空間的一部分；二是因不用專(zhuān)門(mén)的I/O指令，程序中較難區(qū)分I/O操作。

系統(tǒng)的硬件選型及電路設(shè)計(jì)60DMAI/ODMAI/ODMA允許設(shè)備直接訪(fǎng)問(wèn)內(nèi)存而不用包含處理器，在數(shù)據(jù)傳輸操作開(kāi)始之前，處理器設(shè)置DMA控制器，在數(shù)據(jù)傳輸期間，讀寫(xiě)操作均不通過(guò)處理器。DMA傳輸速度取決于I/O設(shè)備的傳輸速度、內(nèi)存設(shè)備的速度和DMA控制器的速度。通過(guò)指定源地址、目的內(nèi)存地址和傳輸?shù)紻MA控制器長(zhǎng)度，處理器建立傳輸操作。系統(tǒng)的硬件選型及電路設(shè)計(jì)61系統(tǒng)的硬件選型及電路設(shè)計(jì)I/O接口設(shè)計(jì)

I/O接口電路也簡(jiǎn)稱(chēng)接口電路。它是主機(jī)和外圍設(shè)備之間交換信息的連接部件（電路）。它在主機(jī)和外圍設(shè)備之間的信息交換中起著橋梁和紐帶作用。設(shè)置接口電路的必要性：a)解決CPU和外圍設(shè)備之間的時(shí)序配合和通信聯(lián)絡(luò)問(wèn)題。b)解決CPU和外圍設(shè)備之間的數(shù)據(jù)格式轉(zhuǎn)換和匹配問(wèn)題。c)解決CPU的負(fù)載能力和外圍設(shè)備端口選擇問(wèn)題。62系統(tǒng)的硬件選型及電路設(shè)計(jì)S3C44B0X的I/O接口-GPIOARM系統(tǒng)完成I/O功能的標(biāo)準(zhǔn)方法是使用存儲(chǔ)器映射I/O。這種方法使用特定的存儲(chǔ)器地址。當(dāng)從這些地址加載或向這些地址存儲(chǔ)時(shí)，它們提供I/O功能。典型情況下，從存儲(chǔ)器映射I/O地址加載用于輸入，而向存儲(chǔ)器映射I/O地址存儲(chǔ)用于輸出。S3C44B0X有71個(gè)多功能輸入\輸出管腳，構(gòu)成了7組I/O接口：兩個(gè)9位的輸入/輸出接口（E和F）兩個(gè)8位的輸入/輸出接口（D和G）一個(gè)16位的輸入/輸出接口（C）一個(gè)10位的輸出接口（A）一個(gè)11位的輸出接口（B）63S3C44B0X擴(kuò)展系統(tǒng)系統(tǒng)的硬件選型及電路設(shè)計(jì)S3C44B0X最小系統(tǒng)+SDRAM+FLASH電路可構(gòu)成一個(gè)完全的嵌入式系統(tǒng)可運(yùn)行于SDRAM中的程序，也可以運(yùn)行FLASH中的程序程序大小可以很大，如果將程序保存到FLASH中，掉電后不會(huì)丟失，因此，既可以通過(guò)JTAG接口調(diào)試程序，也可以將程序燒寫(xiě)到FLASH，然后運(yùn)行FLASH中的程序在此基礎(chǔ)上加入必要的接口及其他電路，就構(gòu)成了具體的S3C44B0X應(yīng)用系統(tǒng)64串口接口電路設(shè)計(jì)－串口簡(jiǎn)介系統(tǒng)的硬件選型及電路設(shè)計(jì)幾乎所有的微控制器、PC都提供串行接口，使用電子工業(yè)協(xié)會(huì)（EIA）推薦的RS-232-C標(biāo)準(zhǔn)，這是一種很常用的串行數(shù)據(jù)傳輸總線(xiàn)標(biāo)準(zhǔn)。早期它被應(yīng)用于計(jì)算機(jī)和終端通過(guò)電話(huà)線(xiàn)和MODEM進(jìn)行遠(yuǎn)距離的數(shù)據(jù)傳輸，隨著微型計(jì)算機(jī)和微控制器的發(fā)展，不僅遠(yuǎn)距離，近距離也采用該通信方式。在近距離通信系統(tǒng)中，不再使用電話(huà)線(xiàn)和MODEM，而直接進(jìn)行端到端的連接。RS-232-C標(biāo)準(zhǔn)采用的接口是9芯或25芯的D型插頭，以常用的9芯D型插頭為例，各引腳定義如下所示：65串口接口電路設(shè)計(jì)－串口芯片選型系統(tǒng)的硬件選型及電路設(shè)計(jì)要完成最基本的串行通信功能，實(shí)際上只需要RXD、TXD和GND即可，但由于RS-232-C標(biāo)準(zhǔn)所定義的高、低電平信號(hào)與S3C44B0X系統(tǒng)的TTL電路所定義的高、低電平信號(hào)完全不同。TTL的標(biāo)準(zhǔn)邏輯“1”對(duì)應(yīng)2V～3.3V電平，標(biāo)準(zhǔn)邏輯“0”對(duì)應(yīng)0V～0.4V電平，而RS-232-C標(biāo)準(zhǔn)采用負(fù)邏輯方式，標(biāo)準(zhǔn)邏輯“1”對(duì)應(yīng)-5V～-15V電平，標(biāo)準(zhǔn)邏輯“0”對(duì)應(yīng)+5V～+15V電平，顯然，兩者間要進(jìn)行通信必須經(jīng)過(guò)信號(hào)電平的轉(zhuǎn)換。目前常使用的電平轉(zhuǎn)換電路為Sipex公司的SP3232E。66串口接口電路設(shè)計(jì)－SP3232E引腳分布系統(tǒng)的硬件選型及電路設(shè)計(jì)67串口接口電路設(shè)計(jì)－串口接口電路系統(tǒng)的硬件選型及電路設(shè)計(jì)RS232電平TTL電平68IIC接口電路設(shè)計(jì)－IIC簡(jiǎn)介系統(tǒng)的硬件選型及電路設(shè)計(jì)IIC總線(xiàn)是一種用于IC器件之間連接的二線(xiàn)制總線(xiàn)。它通過(guò)SDA（串行數(shù)據(jù)線(xiàn)）及SCL（串行時(shí)鐘線(xiàn)）兩線(xiàn)在連接到總線(xiàn)上的器件之間傳送信息，并根據(jù)地址識(shí)別每個(gè)器件：不管是微控制器、存儲(chǔ)器、LCD驅(qū)動(dòng)器還是鍵盤(pán)接口。帶有IIC總線(xiàn)接口的器件可十分方便地用來(lái)將一個(gè)或多個(gè)微控制器及外圍器件構(gòu)成系統(tǒng)。盡管這種總線(xiàn)結(jié)構(gòu)沒(méi)有并行總線(xiàn)那樣大的吞吐能力，但由于連接線(xiàn)和連接引腳少，因此其構(gòu)成的系統(tǒng)價(jià)格低，器件間總線(xiàn)簡(jiǎn)單，結(jié)構(gòu)緊湊，而且在總線(xiàn)上增加器件不影響系統(tǒng)的正常工作，系統(tǒng)修改和可擴(kuò)展性好。即使有不同時(shí)鐘速度的器件連接到總線(xiàn)上，也能很方便地確定總線(xiàn)的時(shí)鐘，因此在嵌入式系統(tǒng)中得到了廣泛的應(yīng)用。S3C44B0X內(nèi)含一個(gè)IIC總線(xiàn)主控器，可方便地與各種帶有IIC接口的器件相連。在本實(shí)驗(yàn)系統(tǒng)中，外擴(kuò)一片KS24C08作為IIC存儲(chǔ)器。KS24C08提供1K字節(jié)的EEPROM存儲(chǔ)空間，可用于存放少量在系統(tǒng)掉電時(shí)需要保存的數(shù)據(jù)。69IIC接口電路設(shè)計(jì)－IIC接口電路系統(tǒng)的硬件選型及電路設(shè)計(jì)70提綱13245硬件系統(tǒng)的調(diào)試67第五講章嵌入式硬件平臺(tái)設(shè)計(jì)嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì)S3C44B0X概述印刷電路板的設(shè)計(jì)系統(tǒng)的硬件選型及電路設(shè)計(jì)71電源質(zhì)量與分配印刷電路板的設(shè)計(jì)電源濾波為提高系統(tǒng)的電源質(zhì)量，消除低頻噪聲對(duì)系統(tǒng)的影響，一般應(yīng)在電源進(jìn)入印刷電路板的位置和靠近各器件的電源引腳處加上濾波器，以消除電源的噪聲，常用的方法是在這些位置加上幾十到幾百微法的電容。同時(shí)，在系統(tǒng)中除了要注意低頻噪聲的影響，還要注意元器件工作時(shí)產(chǎn)生的高頻噪聲，一般的方法是在器件的電源和地之間加上0.1