復(fù)合邏輯門電路

本邏輯運(yùn)算基考綱鏈接掌握邏輯代數(shù)的基本邏輯運(yùn)算和基本定律2.會化簡邏輯函數(shù)2.能夠進(jìn)行邏輯函數(shù)表達(dá)式和邏輯圖之間的轉(zhuǎn)換過渡頁目錄第四節(jié)基本邏輯運(yùn)算二、邏輯代數(shù)的基本運(yùn)算及規(guī)則三、邏輯函數(shù)的公式化簡法四、邏輯函數(shù)的表示方法一、基本概念一、基本概念1、邏輯代數(shù)：又稱布爾代數(shù)，是數(shù)字電路的分析工具一、基本概念

第四節(jié)基本邏輯運(yùn)算2、邏輯關(guān)系：原因和結(jié)果之間的關(guān)系3、邏輯變量：原因——自變量；由原因產(chǎn)生的結(jié)果——因變量5、邏輯代數(shù)與普通代數(shù)的區(qū)別普通代數(shù)，數(shù)值任取；邏輯代數(shù)，只有0、1兩個值可取，且0、1只是代表兩種對立狀態(tài)

過渡頁目錄第三節(jié)基本邏輯運(yùn)算二、邏輯代數(shù)的基本運(yùn)算及規(guī)則三、邏輯函數(shù)的公式法化簡四、邏輯函數(shù)的表示方法一、基本概念二、邏輯代數(shù)的基本運(yùn)算及規(guī)則二、邏輯函數(shù)的基本運(yùn)算及規(guī)則1、基本運(yùn)算規(guī)則（1）基本運(yùn)算基本運(yùn)算與（AND）非（NOT）或（OR）借助各邏輯運(yùn)算的邏輯功能來理解三種運(yùn)算規(guī)則1.3.2邏輯代數(shù)的公式、定理和規(guī)則1、邏輯代數(shù)的公式和定理（1）常量之間的關(guān)系（2）基本公式分別令A(yù)=0及A=1代入這些公式，即可證明它們的正確性。（3）基本定理利用真值表很容易證明這些公式的正確性。如證明A·B=B·A：二、復(fù)合邏輯門電路2、與非門（1）邏輯組成：在與門后接一非門，構(gòu)成與非門。（2）真值表（4）邏輯表達(dá)式（3）邏輯功能全1輸出0；有0輸出1（5）邏輯符號F1AB&二、復(fù)合邏輯門電路3、或非門（1）邏輯組成：在非門后接一非門，構(gòu)成或非門。（2）真值表（4）邏輯表達(dá)式（3）邏輯功能有1輸出0；全0輸出1（5）邏輯符號ABF≥11二、復(fù)合邏輯門電路4、異或門（1）邏輯組成：兩個非門、兩個與門、一個或門，構(gòu)成異或門。（2）真值表（4）邏輯表達(dá)式（3）邏輯功能全1和全0輸出0；（5）邏輯符號ABF&1≥11&二、復(fù)合邏輯門電路5、與或非門（1）邏輯組成：兩個與門、一個或門、一個非門，構(gòu)成異或門。（2）真值表（4）邏輯表達(dá)式（3）邏輯功能全1和全0輸出0；（5）邏輯符號ACBDF過渡頁目錄第三節(jié)復(fù)合邏輯門電路二、復(fù)合門電路三、集成TTL門電路四、CMOS門電路一、晶體管邏輯門電路三、集成TTL門電路三、集成TTL門電路1、普通集成TTL門電路定位標(biāo)志注意：每個集成電路內(nèi)部的各個邏輯單元互相獨(dú)立可以單獨(dú)使用，但電源和接地線是公共的三、集成TTL門電路

與門

非門或非門2、其他常用集成TTL門電路三、集成TTL門電路3、OC門問題：普通TTL與非門為什么不能實(shí)現(xiàn)線與OC門的主要功能（1）實(shí)現(xiàn)與非功能：如圖所示。三、集成TTL門電路（2）實(shí)現(xiàn)線非功能：如圖所示。

G1、G2任一導(dǎo)通，Y=0；G1、G2全截止，Y=1。三、集成TTL門電路4、三態(tài)輸出門（TSL門）定義：具有三種輸出狀態(tài)——高電平、低電平、高電阻稱為三態(tài)門電路。組成：比普通門電路，多一個控制端EN或EN或稱使能端。三態(tài)門的邏輯符號（a）＝0有效

（b）EN＝1有效三、集成TTL門電路5、TTL門電路的使用注意事項(xiàng)1、電源電壓及電源干擾的消除(1)對電源電壓的要求：滿足（55%）V或（510%）V(2)消除電源干擾：電源輸入端接10-100F電容至地，對低頻濾波；電路中每隔6-8個門接0.01-0.1F電容至地，對高頻濾波2、輸出端的連接

(1)普通TTL門輸出端不允許直接并聯(lián)使用。(2)三態(tài)門的輸出端可并聯(lián)使用，但同一時刻只能有一個門工作，其他門輸出處于高阻狀態(tài)。(3)OC門輸出端可并聯(lián)使用，但公共輸出端和電源VCC之間應(yīng)接負(fù)載電阻RL。(4)輸出端不允許直接接電源VCC或直接接地。3、多余輸入端的處理

與門和與非門的多余輸入端接邏輯1。即可以直接接5V的電源，或通過1～10k電阻接電源。過渡頁目錄第三節(jié)復(fù)合邏輯門電路二、復(fù)合邏輯門電路三、集成TTL門電路四、CMOS門電路一、晶體管邏輯門電路四、CMOS門電路四、

COMS門電路

第三節(jié)基本邏輯門電路1、分類MOS門PMOS門CMOS門NMOS門【CMOS反相器】當(dāng)輸入A高電平1時，輸出Y為低電平0；反之，當(dāng)輸入A為低電平0時，輸出Y為高電平。其邏輯表達(dá)