模電與數(shù)電課件

數(shù)字電路DigitalCircuits數(shù)字電路如果用模擬電路來表示Π到14位小數(shù)3.14159265358979，則幾乎是不可能的，因?yàn)橹圃旃?、溫度、電源電壓、宇宙射線和其它電路的噪聲都會(huì)影響它。邏輯信號(hào)和門電路一個(gè)邏輯值，0或1，通常稱為一個(gè)二進(jìn)制數(shù)字或bit，如果需要表示多于兩個(gè)值的時(shí)候，則可以用多個(gè)二進(jìn)位來表示，例有n個(gè)二進(jìn)位就能表示2n個(gè)值。物理現(xiàn)象中的兩個(gè)狀態(tài)都可以分別表示0或1。在CMOS和TTL電子邏輯線路中，有時(shí)用”低”或“高”來代替0或1。用LOW表示0，HIGH表示1，這種情況稱為正邏輯(positivelogic);相反用LOW表示1，而HIGH表示0，這種情況稱為負(fù)邏輯(negativelogic)。邏輯信號(hào)和門電路Ⅰ狀態(tài)狀態(tài)技術(shù)01技術(shù)01氣動(dòng)邏輯低壓高壓PROM熔絲燒斷熔絲不燒繼電器邏輯斷開閉合磁泡存儲(chǔ)器無磁泡有磁泡CMOS0~1.5V3.5~5V磁盤/帶磁化”N”磁化”S”TTL0~0.8V2~5V聚合存儲(chǔ)器分子A態(tài)分子B態(tài)光纖光暗光亮光盤無凹坑*有凹坑*動(dòng)態(tài)存儲(chǔ)器電容放電電容充電可擦寫光盤液晶態(tài)非晶態(tài)可擦存儲(chǔ)器電子俘獲電子釋放

在邏輯電路中，往往會(huì)忽略線路的電氣性質(zhì)，而只考慮輸入和輸出間的邏輯關(guān)系。就把邏輯線路看成一個(gè)”黑箱”(不關(guān)心線路的具體構(gòu)成)。邏輯信號(hào)和門電路Ⅱ一個(gè)邏輯電路中，它的輸出僅僅取決于當(dāng)前的輸入，這種電路稱為組合電路(combinationalcircuit)。一個(gè)邏輯電路它的輸入端的個(gè)數(shù)總是有限的，輸入的取值要么是0，要么是1，而且輸出的取值也是要么是0，要么是1，所以就可以把輸入所有可能取值的組合，及其相應(yīng)的輸出取值都列成一張表，這張表稱為真值表(truthtable)。例表3-2。XYZF00000011010001101000101011011111邏輯信號(hào)和門電路Ⅲ最基本的門電路有三種：與(AND)、或(OR)和非(NOT)。AND門：輸出為1，當(dāng)且僅當(dāng)所有輸入都為1。OR門：輸出為1，當(dāng)且僅當(dāng)有一個(gè)或多個(gè)為1。NOT門：也稱反相器(inverter)，輸出值和輸入值相反。XYXORY000011101111XYXANDY000010100111XNOTX0110邏輯信號(hào)和門電路Ⅳ反相器用這樣的符號(hào)表示，其表示反相的是那個(gè)小圈(inversionbubble)小圈加到與門上，此門將成為與非門(NAND)；小圈加到或門上，此門將成為或非門(NOR)；XYXNANDY001011101110XYXNORY001010100110NAND門：輸出為0，當(dāng)且僅當(dāng)所有的輸入為1。NOR門：輸出為0，當(dāng)且僅當(dāng)有一個(gè)或多個(gè)輸入為1。邏輯信號(hào)和門電路Ⅴ圖3-4是真值表3-2的相應(yīng)的線路。該線路的邏輯表達(dá)式：F=X·Y+X’·Y’·Z真值表、線路圖和邏輯表達(dá)式表示的是同一個(gè)線路。圖3-5是上述線路的時(shí)間圖，表示了輸入信號(hào)X、Y和Z，與相應(yīng)的輸出信號(hào)F之間的時(shí)間上的關(guān)系。當(dāng)X=1且Y=1時(shí)，F(xiàn)=1；或者當(dāng)X=0且Y=0且Z=1時(shí)，F(xiàn)=1。但F=1的時(shí)間比X=1且Y=1的時(shí)間要稍微晚一些，這說明線路本身有延遲。其余F=1的情況也是如此。當(dāng)不是X=1且Y=1或X=0且Y=0且Z=1，則F=0。邏輯家族邏輯線路在30年代是用繼電器，40年代用電子管，50年代用晶體管，60年代開始用集成電路。集成電路分兩大類：一類是雙極型的TTL電路(transistor-transistorlogic)；另一類是場(chǎng)效應(yīng)的MOS電路(metal_oxidesemiconductorfield-effecttransistor)，目前MOS電路中主要是指CMOS(complementaryMOS)。CMOS邏輯ⅠCMOS的邏輯電平典型的CMOS邏輯線路的電源是5V。邏輯0(LOW)是0~1.5V；邏輯1(HIGH)是3.5~5V。而且不希望信號(hào)出現(xiàn)在1.5~3.5V的范圍內(nèi)，除非信號(hào)在轉(zhuǎn)換的過程中經(jīng)過這個(gè)區(qū)域。參看圖3-6。MOS晶體管一個(gè)MOS晶體管可以等效為一個(gè)壓控電阻，如圖3-7，在邏輯電路中，這個(gè)電阻要么很大(晶體管截止)；要么很小(晶體管導(dǎo)通)。這里有兩種類型的MOS晶體管，n-溝道(n-channel)和p-溝道(p-channel)CMOS邏輯Ⅱ左圖是圖3-8，它表示NMOS的線路符號(hào)。正常情況下，Vgs是正的(≧0)，隨著Vgs的增加，漏源之間的等效電阻Rds隨之變小。當(dāng)Vgs=0時(shí)，Rds非常大，至少1MΩ；當(dāng)Vgs增加時(shí)，Rds可以變得非常小，例如變成10Ω。左圖是圖3-9，它表示PMOS的線路符號(hào)。正常情況下，Vgs是負(fù)的(≦0)，隨著Vgs的減少，漏源之間的等效電阻Rds隨之變小。當(dāng)Vgs=0時(shí)，Rds非常大，至少1MΩ，因此流過漏源間的電流只有1μA，該電流稱為泄漏電流；當(dāng)Vgs變負(fù)減少時(shí)，Rds可以變得非常小，例如變成10Ω。CMOS反相器線路ⅠNMOS和PMOS可以組合在一起形成CMOS邏輯。最簡(jiǎn)單的CMOS線路是反相器，只要一個(gè)NMOS管和一個(gè)PMOS管，如左圖(圖3-10)。它的電源是VDD，典型的范圍是2~6V，為了和TTL線路兼容，一般取5V。輸入電壓為0.0V時(shí)，NMOS管截止(它的Vgs=0V)；但對(duì)于PMOS，它的Vgs=－5V，因此PMOS管通導(dǎo)，它的等效電阻非常小，電源電壓是5V，于是輸出電壓為5V。輸入電壓為5.0V時(shí)，NMOS管通導(dǎo)(它的Vgs=+5V)；但對(duì)于PMOS，它的Vgs=0V，因此PMOS管截止。由于NMOS的等效電阻是非常小的(輸出端和地之間)，于是輸出電壓是0V。VINQ1Q2VOUT0.0(L)offON5.0(H)5.0(H)ONoff0.0(L)CMOS反相器線路Ⅱ另一種解釋CMOS反相器工作原理的方法是用開關(guān)的方式，參看圖3-11。圖(a)說明當(dāng)輸入電壓為低電平時(shí)，NMOS為開路，PMOS為短路，輸出電壓為電源電壓；圖(b)說明當(dāng)輸入電壓為高電平時(shí)，NMOS為短路，PMOS為開路，輸出電壓為地電平。左圖(圖3-12)是CMOS反相器的開關(guān)表示法。Q1是NMOS當(dāng)一個(gè)HIGH電壓加到它的柵極時(shí)，Q1通導(dǎo)，電流從漏極流向源極，它表示了正特性；Q2是相反的特性，當(dāng)一個(gè)LOW電壓加到它的柵極時(shí)，Q2通導(dǎo)，為了表示這種相反的特性，因此在它的柵極上加一個(gè)inversionbubble(小圈)。CMOS的與非和或非門ⅠCMOS可以構(gòu)成與非門和或非門。一個(gè)k-輸入的門要用k個(gè)NOMS管和k個(gè)PMOS管。圖3-13表示一個(gè)2輸入的NAND門，當(dāng)輸入中有一個(gè)是LOW，PMOS的Q2或Q4通導(dǎo)，使VDD和Z之間是低阻抗；而NMOS的Q1或Q3截止，使Z和地之間是高阻抗。因而輸出電壓為HIGH。當(dāng)輸入都是HIGH時(shí)，PMOS的Q2和Q4都截止，使VDD和Z之間是高阻抗；而NMOS的Q1和Q3都通導(dǎo)，使Z和地之間是低阻抗。因而輸出電壓為L(zhǎng)OW。圖3-14是用開關(guān)方式來解釋2輸入的NAND門，結(jié)論和用阻抗的解釋是一樣的。ABQ1Q2Q3Q4ZLLoffONoffONHLHoffONONoffHHLONoffoffONHHHONoffONoffLCMOS的與非和或非門Ⅱ圖3-15表示一個(gè)2輸入的NOR門，當(dāng)輸入都是LOW，PMOS的Q2和Q4都通導(dǎo)，使VDD和Z之間是低阻抗；而NMOS的Q1和Q3都截止，使Z和地之間是高阻抗。因而輸出電壓為HIGH。當(dāng)輸入中有一個(gè)是HIGH時(shí)，PMOS的Q2或Q4截止，使VDD和Z之間是高阻抗；而NMOS的Q1或Q3通導(dǎo)，使Z和地之間是低阻抗。因而輸出電壓為L(zhǎng)OW。ABQ1Q2Q3Q4ZLLoffONoffONHLHoffONONoffLHLONoffoffONLHHONoffONoffL圖3-16是3輸入的NAND門及它的功能表。扇入(Fanin)門電路允許的輸入端的數(shù)目，稱為該門電路的扇入系數(shù)。典型門電路的扇入系數(shù)對(duì)NOR為4，對(duì)NAND為6。門電路輸入端的增加，會(huì)使串聯(lián)的MOS管的總的等效電阻增加，會(huì)使輸出電壓偏離電源電壓或地電平。為了構(gòu)成一個(gè)8輸入的NAND門，可以像圖3-17那樣，用兩個(gè)4輸入的NAND門，一個(gè)2輸入的NOR門和一個(gè)反相器組合成一個(gè)8輸入的NAND門。它的延遲比8輸入NAND門要小。同相門在CMOS線路中，最簡(jiǎn)單門的是反相器，其次是與非門和或非門。這個(gè)”非”功能是”免費(fèi)”的，為了去掉這個(gè)”非”功能，要增加另一個(gè)非門。CMOS的同相緩沖器，與門和或門都是在相應(yīng)的反相器，與非門和或非門的輸出端再增加一個(gè)反相器。圖3-18是同相緩沖器，圖3-19是2輸入的與門AQ1Q2Q3Q4ZLoffONONoffLHONoffoffONHABQ1Q2Q3Q4Q5Q6ZLLoffONoffONONoffLLHoffONONoffONoffLHLONoffoffONONoffLHHONoffONoffoffONHCMOS的與-或-非門和或-與-非門CMOS電路較容易實(shí)現(xiàn)兩級(jí)邏輯功能。如在圖3-20中，是兩路-2輸入的與-或-非門電路。它的功能表在圖3-20(b)中，它的邏輯圖在圖3-21中。在圖3-22中，是兩路-2輸入的或-與-非門電路。它的功能表在圖3-22(b)中，它的邏輯圖在圖3-23中。與-或-非門(AOI)和或-與-非門(OAI)的結(jié)構(gòu)和NAND或NOR是一樣的，用一級(jí)的延遲完成兩級(jí)邏輯操作，但設(shè)計(jì)人員一般不直接使用AOI或OAI來設(shè)計(jì)線路，而HDL綜合工具能把AND/OR邏輯轉(zhuǎn)換成AOI門。CMOS電路的電氣特性Ⅰ概況邏輯電壓電平：LOW信號(hào)和HIGH信號(hào)都規(guī)定有一定的范圍，輸入信號(hào)在此范圍內(nèi)，CMOS線路才能產(chǎn)生正確的輸出，才能和其他CMOS電路兼容，才能和例如TTL線路互連。直流噪音邊界：開門電平Von：使輸出電平達(dá)到最高低電平的輸入高電平；關(guān)門電平Voff：使輸出電平達(dá)到最低高電平的輸入低電平。扇出(fanout)：一個(gè)門的輸出端所能連接的下一級(jí)門輸入端的個(gè)數(shù)。速度：它取決于從LOW變成HIGH及從HIGH變成LOW的時(shí)間。它和線路本身的結(jié)構(gòu)有關(guān)，也與負(fù)載有關(guān)。速度和兩個(gè)概念有關(guān)，躍遷時(shí)間及傳輸延遲(參看圖3-5)。CMOS電路的電氣特性Ⅱ功耗：CMOS的功耗和若干因素有關(guān)，例如它的結(jié)構(gòu)，輸入信號(hào)，它的負(fù)載以及LOW與HIGH之間的變化頻度。噪音：宇宙射線附近機(jī)床的磁場(chǎng)電源的擾動(dòng)邏輯線路本身的開關(guān)動(dòng)作靜電放電：您觸摸了CMOS芯片。漏極開路輸出：某些CMOS輸出忽略p-channel管的通導(dǎo)的等效小電阻。三態(tài)輸出：某些CMOS有三個(gè)狀態(tài)，LOW、HIGH和高阻抗。三態(tài)門的輸出端允許接在一起(一般的CMOS線路不允許輸出端連接在一起)，用以構(gòu)成總線(Bus)。數(shù)據(jù)一覽表和詳細(xì)說明表3-3是CMOS中54/74HC00系列的4