一級(jí)結(jié)構(gòu)工程師職業(yè)資格考試輔導(dǎo)資料數(shù)字電子電路

數(shù)字電子電路邏輯基礎(chǔ)：會(huì)用邏輯代數(shù)進(jìn)行邏輯電路的分析和化簡(jiǎn)門電路：與、或、非門、及組合邏輯電路的邏輯功能、TTL門電路的特點(diǎn)。組合邏輯電路：組合邏輯電路的分析和設(shè)計(jì)方法。時(shí)序邏輯電路：R-S、J-K、D觸發(fā)器的工作原理、典型時(shí)序邏輯電路的功能及應(yīng)用方法。應(yīng)用：計(jì)數(shù)器、寄存器2023/2/618.6.1、基本門電路1、門電路的基本概念

“與”、“或”、“非”是三種基本的邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。與非：條件A、B、C都具備，則F不發(fā)生。&ABCF2023/2/62或非：條件A、B、C任一具備，則F不發(fā)生。1ABCF異或：條件A、B有一個(gè)具備，另一個(gè)不具備則F發(fā)生。=1ABF2023/2/632023/2/642、組合邏輯電路的分析◆由邏輯圖寫出輸出端的邏輯表達(dá)式◆運(yùn)用邏輯代數(shù)化簡(jiǎn)或變換◆列邏輯狀態(tài)表◆分析邏輯功能已知邏輯電路確定邏輯功能分析步驟：2023/2/65(1).二極管“與”門電路

(a)電路(b)工作原理輸入A、B、C全為高電平“1”，輸出Y為“1”。輸入A、B、C不全為“1”，輸出Y

為“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表0V3V2023/2/66(c)邏輯關(guān)系：“與”邏輯即：有“0”出“0”，

全“1”出“1”Y=ABC邏輯表達(dá)式：

邏輯符號(hào)：&ABYC00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表2023/2/67(2).二極管“或”門電路

(a)電路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表3V3V-U12VRDADCABYDBC(b)工作原理輸入A、B、C全為低電平“0”，輸出Y為“0”。輸入A、B、C有一個(gè)為“1”，輸出Y

為“1”。2023/2/68(c)邏輯關(guān)系：“或”邏輯即：有“1”出“1”，

全“0”出“0”Y=A+B+C邏輯表達(dá)式：邏輯符號(hào)：ABYC>100000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表2023/2/69(3).晶體管“非”門電路+UCC-UBBARKRBRCYT

1

0截止飽和(b)邏輯表達(dá)式：Y=A“0”10“1”

(a)電路“0”“1”AY“非”門邏輯狀態(tài)表邏輯符號(hào)1AY2023/2/610(4).復(fù)合門電路有“0”出“1”，全“1”出“0”“與”門&ABCY&ABC“與非”門00010011101111011001011101011110ABYC“與非”門邏輯狀態(tài)表Y=ABC邏輯表達(dá)式：1Y“非”門2023/2/6111.電路如圖所示，試寫出輸出F與輸入A，B，C間的邏輯式。并畫出邏輯圖。

４.答案例1：

2023/2/612例2：分析下圖的邏輯功能

(1)寫出邏輯表達(dá)式Y(jié)=Y2Y3=AABBABY1AB&&&&YY3Y2=12023/2/613

(3)列邏輯狀態(tài)表Y=AB+AB=AB邏輯式

(4)分析邏輯功能輸入相同輸出為“0”，輸入相異輸出為“1”，稱為“異或”邏輯關(guān)系。這種電路稱“異或”門。

=1ABY邏輯符號(hào)ABY0011001110012023/2/614例3：分析下圖的邏輯功能。

&2&3&4AMB1F=101被封鎖112023/2/615&2&3&4AMB1F=010被封鎖1選通電路2023/2/6162.邏輯圖和輸入A，B的波形如圖所示，分析當(dāng)輸出F為“1”的時(shí)刻應(yīng)是(

)。(a)

t1

(b)

t2

(c)

t3

例4：

2023/2/617第18頁(yè)例5：

2023/2/6188.5.2、觸發(fā)器.觸發(fā)器輸出有兩種可能的狀態(tài)：

0、1；.觸發(fā)器是有記憶功能的部件。輸出狀態(tài)不僅與當(dāng)時(shí)的輸入有關(guān)，還與原來的輸出狀態(tài)有關(guān)；.按功能分類： R-S觸發(fā)器、D型觸發(fā)器、JK觸發(fā)器……2023/2/619基本觸發(fā)器功能表&a&b基本RS觸發(fā)器反饋兩個(gè)輸入端兩個(gè)輸出端2023/2/620１、可控RS觸發(fā)器&c&d&a&bCP時(shí)鐘信號(hào)直接置0或置12023/2/621簡(jiǎn)化的功能表Qn+1---下一狀態(tài)（CP過后）Qn---原狀態(tài)RSQn+100Qn01110011不確定RDSDRSCQ邏輯符號(hào)2023/2/622RDSDDCQ功能表邏輯符號(hào)CPDQ例：畫出D觸發(fā)器的輸出波形。２、D觸發(fā)器2023/2/623３、JK觸發(fā)器R2S2CF從R1S1CF主CPKJ邏輯符號(hào)RDSDCQKJ功能表2023/2/6244.邏輯電路如圖所示，分析C，S，R的波形，當(dāng)初始狀態(tài)為“0”時(shí)，t1瞬間輸出Q為(

a

)。(a)

“0”

(b)

“1”

(c)

不定RSQn+100Qn01110011不確定例6：

2023/2/6255.邏輯電路如圖所示，分析圖中C，J，K的波形。當(dāng)初始狀態(tài)為“0”時(shí)，輸出Q是“1”的瞬間為（

）。(a)t1

(b)t2

(c)t3例72023/2/626*寄存器

寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個(gè)觸發(fā)器只能存放一位二進(jìn)制數(shù)，存放n

位二進(jìn)制時(shí)，要n個(gè)觸發(fā)器。按功能分?jǐn)?shù)碼寄存器移位寄存器2023/2/627寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出FF3FF1FF0d0d1d2d3Q0Q1Q2Q3FF2dQ0Q1Q2Q3FF3FF1FF0FF2d0d1d2d3Q3FF3FF1FF0FF2Q3dFF3FF1FF0FF22023/2/628③.雙向移位寄存器：既能左移也能右移。DQ2DQ1DQ0>1&11>1&>1&.RDCPS左移輸入待輸數(shù)據(jù)由低位至高位依次輸入待輸數(shù)據(jù)由高位至低位依次輸入101右移輸入移位控制端000000&&&&&&0102023/2/629*計(jì)數(shù)器計(jì)數(shù)器是數(shù)字電路和計(jì)算機(jī)中廣泛應(yīng)用的一種邏輯部件，可累計(jì)輸入脈沖的個(gè)數(shù)，可用于定時(shí)、分頻、時(shí)序控制等。分類加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器

(按計(jì)數(shù)功能)異步計(jì)數(shù)器同步計(jì)數(shù)器(按計(jì)數(shù)脈沖引入方式)

二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器

N

進(jìn)制計(jì)數(shù)器(按計(jì)數(shù)制)2023/2/630二進(jìn)制計(jì)數(shù)器按二進(jìn)制的規(guī)律累計(jì)脈沖個(gè)數(shù)，它也是構(gòu)成其它進(jìn)制計(jì)數(shù)器的基礎(chǔ)。要構(gòu)成n位二進(jìn)制計(jì)數(shù)器，需用n個(gè)具有計(jì)數(shù)功