計(jì)算機(jī)組成原理試題及答案(考試資料)-2022年整理

優(yōu)質(zhì)資料word版本——下載后可編輯優(yōu)質(zhì)資料word版本——下載后可編輯11/11優(yōu)質(zhì)資料word版本——下載后可編輯組成1一、選擇題（每小題選出一個(gè)最合適的答案，每小題2分，共20分）1、若十進(jìn)制數(shù)為37.25，則相應(yīng)的二進(jìn)制數(shù)是（）。（A）100110.01（B）110101.01（C）100101.1（D）100101.012、若[x]反=1.1011，則x=（A）-0.0101（B）-0.0100（C）0.1011（D）-0.10113、某機(jī)器字長16位，含一位數(shù)符，用補(bǔ)碼表示，則定點(diǎn)小數(shù)所能表示的最小正數(shù)是（）。（A）2-15（B）216（C）2-1（D）1-2-154、若采用雙符號位補(bǔ)碼運(yùn)算，運(yùn)算結(jié)果的符號位為10，則（）。（A）產(chǎn)生了負(fù)溢出（下溢）（B）產(chǎn)生了正溢出（上溢）（C）運(yùn)算結(jié)果正確，為負(fù)數(shù)（D）運(yùn)算結(jié)果正確，為正數(shù)5、在用比較法進(jìn)行補(bǔ)碼一位乘法時(shí)，若相鄰兩位乘數(shù)yiyi+1為01時(shí)，完成的操作是（）。（A）無（B）原部分積+[X]補(bǔ)，右移一位（C）原部分積+[-X]補(bǔ)，右移一位（D）原部分積+[Y]補(bǔ)，右移一位6、堆棧指針SP的內(nèi)容是（）。（A）棧頂?shù)刂罚˙）棧底地址（C）棧頂內(nèi)容（D）棧底內(nèi)容7、在寄存器間接尋址方式中，操作數(shù)是從（）。（A）主存儲(chǔ)器中讀出（B）寄存器中讀出（C）磁盤中讀出（D）CPU中讀出8、在微程序控制器中，一條機(jī)器指令的功能通常由（）。（A）一條微指令實(shí)現(xiàn)（B）一段微程序?qū)崿F(xiàn)（C）一個(gè)指令碼實(shí)現(xiàn)（D）一個(gè)條件碼實(shí)現(xiàn)9、在串行傳輸時(shí)，被傳輸?shù)臄?shù)據(jù)（）（A） 在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行串行到并行的變換（B） 在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行并行到串行的變換（C） 發(fā)送設(shè)備進(jìn)行串行到并行的變換，在接受設(shè)備中都是進(jìn)行并行到串行的變換（D） 發(fā)送設(shè)備進(jìn)行并行到串行的變換，在接受設(shè)備中都是進(jìn)行串行到并行的變換10、系統(tǒng)總線是指（）。（A） 運(yùn)算器、控制器和寄存器之間的信息傳送線（B） 運(yùn)算器、寄存器和主存之間的信息傳送線（C） 運(yùn)算器、寄存器和外圍設(shè)備之間的信息傳送線（D） CPU、主存和外圍設(shè)備之間的信息傳送線二、名詞解釋（每小題4分，共20分）1． 全相聯(lián)映像2． 指令系統(tǒng)3． 指令周期、CPU周期4． 向量中斷5． 微指令三、改錯(cuò)題（在下列各小題的表述中均有錯(cuò)誤，請改正。每小題3分，共12分）1、在中央處理器中，運(yùn)算器可以向控制器發(fā)出命令進(jìn)行運(yùn)算操作。2、在單處理機(jī)總線中，相對CPU而言，地址線和數(shù)據(jù)線一般都為雙向信號線3、多重中斷方式，是指CPU同時(shí)處理多個(gè)中斷請求4、在“半互鎖”異步通信方式中，“請求”信號的撤消取決于“回答”信號的來到，而“請求”信號的撤消又導(dǎo)致“回答”信號的撤消四、簡答題（每小題5分，共15分）1、某機(jī)指令字長12位，每個(gè)地址段3位，試提出一種字段分配方案，使該機(jī)指令系統(tǒng)能有6條三地址指令和8條二地址指令。2、分別用NRZ-1、PE及FE制記錄方式記錄數(shù)據(jù)序列11001，畫出寫電流波形。3、簡述通道控制方式和DMA方式的異同。五、計(jì)算題（10分）用補(bǔ)碼加減交替一位除法進(jìn)行6÷2運(yùn)算，要求寫出運(yùn)算過程和運(yùn)算結(jié)果六、設(shè)計(jì)題（第一小題12分，第二小題11分，共23分）1、 CPU結(jié)構(gòu)如下圖所示，其中有一個(gè)累加寄存器AC、一個(gè)狀態(tài)條件寄存器和其他4個(gè)寄存器，各部件之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（1） 標(biāo)明4個(gè)寄存器的名稱。（2） 簡述指令從主存取出送到控制器的數(shù)據(jù)通路。（3） 簡述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存取訪問的數(shù)據(jù)通路2、 用2K4位/片的RAM存儲(chǔ)器芯片設(shè)計(jì)一個(gè)8KB的存儲(chǔ)器，設(shè)CPU的地址總線為A12~A0（低），數(shù)據(jù)總線為D7~D0（低），由線控制讀寫。（1） 該存儲(chǔ)器需要多少片2K4位/片的存儲(chǔ)器芯片。（2） 請?jiān)O(shè)計(jì)并畫出該存儲(chǔ)器的邏輯圖。組成1一、選擇題（每小題選出一個(gè)最合適的答案，每小題2分，共20分）1、D2、B3、A4、A5、B6、A7、B8、B9、D10、D二、名詞解釋（每小題4分，共20分）6． 全相聯(lián)映像：就是讓主存中的任何一個(gè)塊均可以映像裝入到Cache中任何一個(gè)塊的位置上。7． 指令系統(tǒng)：是指一臺(tái)計(jì)算機(jī)的所有指令的集合。8． 指令周期：是指從取指令、分析取數(shù)到執(zhí)行完該指令所需的全部時(shí)間。CPU周期：也叫機(jī)器周期，通常把一個(gè)指令周期劃分為若干個(gè)機(jī)器周期，每個(gè)機(jī)器周期完成一個(gè)基本操作。9． 向量中斷：是指那些中斷服務(wù)程序的入口地址是由中斷事件自己提供的中斷。10． 微指令：是指控制存儲(chǔ)器中的一個(gè)單元的內(nèi)容，即控制字，是若干個(gè)微命令的集合。三、改錯(cuò)題（在下列各小題的表述中均有錯(cuò)誤，請改正。每小題3分，共12分）1、在中央處理器中，運(yùn)算器可以向控制器發(fā)出命令進(jìn)行運(yùn)算操作。改為：在中央處理器中，控制器可以向運(yùn)算器發(fā)出命令進(jìn)行運(yùn)算操作。2、在單處理機(jī)總線中，相對CPU而言，地址線和數(shù)據(jù)線一般都為雙向信號線改為：在單處理機(jī)總線中，相對CPU而言，地址線為單向信號和數(shù)據(jù)線一般都為雙向信號線3、多重中斷方式，是指CPU同時(shí)處理多個(gè)中斷請求改為：多重中斷是指具有中斷嵌套的功能，CPU在響應(yīng)較低級別的中斷請求時(shí)，如果有更高級別的中斷請求，CPU轉(zhuǎn)去響應(yīng)更高級別中斷請求。4、在“半互鎖”異步通信方式中，“請求”信號的撤消取決于“回答”信號的來到，而“請求”信號的撤消又導(dǎo)致“回答”信號的撤消改為：在“半互鎖”異步通信方式中，“請求”信號的撤消取決于“回答”信號的來到，而“回答”信號的撤消由從設(shè)備自己決定。四、簡答題（每小題5分，共15分）1．000XXXYYYZZZ。。。101 XXXYYYZZZ110 000YYYZZZ。。。110 111YYYZZZ2．3．相同點(diǎn)：都是能在不需要CPU干預(yù)下實(shí)現(xiàn)外設(shè)和內(nèi)存間的數(shù)據(jù)交換（2分）不同點(diǎn)：1）DMA控制器是通過專門設(shè)計(jì)的硬件控制邏輯來實(shí)現(xiàn)對數(shù)據(jù)傳遞的控制，而通道具有自己的指令和程序，是一個(gè)有特殊功能的處理器2）DMA僅能控制一臺(tái)或幾臺(tái)同類設(shè)備，而通道能控制多臺(tái)同類或不同類設(shè)備五、計(jì)算題（10分）解題要領(lǐng)：首先要轉(zhuǎn)化為，然后進(jìn)行列算式計(jì)算。沒有轉(zhuǎn)化，但會(huì)列算式，且最后結(jié)果正確給7分。六、設(shè)計(jì)題（第一小題12分，第二小題11分，共23分）1（1）a為MDR,b為IR,c為MAR,d為PC(2)取指令的數(shù)據(jù)通路：PC→MAR