飛卡單片機(jī)與嵌入式系統(tǒng)實(shí)踐演示文稿

飛卡單片機(jī)與嵌入式系統(tǒng)實(shí)踐演示文稿第一頁，共二十頁。優(yōu)選飛卡單片機(jī)與嵌入式系統(tǒng)實(shí)踐第二頁，共二十頁。目錄7.1HCS08單片機(jī)時鐘系統(tǒng)7.2ICG的操作寄存器7.3時鐘模塊工作模式7.4時鐘系統(tǒng)配置與應(yīng)用7.5項目實(shí)踐項目1ICG功能基礎(chǔ)實(shí)踐項目2LED閃爍調(diào)速控制3第三頁，共二十頁。7.1HCS08單片機(jī)時鐘系統(tǒng)

時鐘系統(tǒng)是微控制器工作的基礎(chǔ)，MCU的所有操作均在一定的時鐘節(jié)拍下統(tǒng)一而協(xié)調(diào)地運(yùn)行。因此，在設(shè)計嵌入式應(yīng)用系統(tǒng)電路時要注意時鐘系統(tǒng)的工作質(zhì)量和穩(wěn)定性。HCS08單片機(jī)具有性能優(yōu)異的內(nèi)部時鐘發(fā)生裝置，能在較低的外部時鐘下實(shí)現(xiàn)較高的內(nèi)部時鐘頻率，從而降低了系統(tǒng)的高頻噪聲和電路設(shè)計的復(fù)雜度，提升了系統(tǒng)性能。4第四頁，共二十頁。7.1HCS08單片機(jī)時鐘系統(tǒng)

7.1.1系統(tǒng)時鐘分配

HCS08微控制器的時鐘系統(tǒng)主要由S08內(nèi)部時鐘發(fā)生器（ICG)、系統(tǒng)時鐘控制（SYSTEMCONTROLLOGIC）和總線時鐘（BUSCLK）等部分組成。5第五頁，共二十頁。7.1HCS08單片機(jī)時鐘系統(tǒng)

7.1.2ICG組成結(jié)構(gòu)

內(nèi)部時鐘發(fā)生器ICG模塊采用鎖頻環(huán)技術(shù)FLL和內(nèi)部倍頻技術(shù)等，可在無需任何外界時鐘發(fā)生器的情況下，通過軟件設(shè)置實(shí)現(xiàn)高達(dá)20MHz的內(nèi)部總線時鐘頻率。ICG由4個子模塊構(gòu)成：振蕩器模塊、內(nèi)部參考時鐘發(fā)生器、鎖頻環(huán)(FLL)和時鐘選擇模塊。6第六頁，共二十頁。7.1HCS08單片機(jī)時鐘系統(tǒng)

7.1.2ICG組成結(jié)構(gòu)(1)振蕩器模塊用于外接晶體振蕩器，可通過軟件選擇兩種晶體振蕩器頻率范圍：32～100kHz低頻范圍或1～16MHz高頻范圍，以獲得最佳的啟動和穩(wěn)定性能。(2)內(nèi)部參考時鐘發(fā)生器由兩個可控時鐘源組成：一個產(chǎn)生大約8MHz的ICGLCLK時鐘，可作為背景調(diào)試控制器的局部時鐘；另一個內(nèi)部時鐘參考源ICGIRCLK的典型值為243kHz，可作為FLL模的參考輸入。7第七頁，共二十頁。7.1HCS08單片機(jī)時鐘系統(tǒng)

7.1.2ICG組成結(jié)構(gòu)(3)鎖頻環(huán)

FLL鎖頻環(huán)用于倍頻內(nèi)部或者外部時鐘源，得到一個非常高且穩(wěn)定的頻率輸出，結(jié)構(gòu)如下圖所示。FLL由3個主要模塊組成：時鐘參考選擇、數(shù)控振蕩器和用于比較其他兩個模塊輸出的數(shù)字環(huán)路濾波器。8第八頁，共二十頁。7.1HCS08單片機(jī)時鐘系統(tǒng)

7.1.2ICG組成結(jié)構(gòu)(4)時鐘選擇模塊該模塊用于選擇不同的時鐘源連接到系統(tǒng)時鐘樹上，ICGDCLK是FLL輸出的倍頻時鐘，ICGERCLK是晶體或外部時鐘源參考時鐘頻率，F(xiàn)FE是一控制信號，用于控制系統(tǒng)固定時鐘，ICGLCLK是背景調(diào)試控制器(BDC)的時鐘源。

ICG模塊的輸出時鐘有四個時鐘：ICGOUT、FFE、ICGLCLK和ICGERCLK。ICG的主輸出為ICGOUT，它用于生成CPU和系統(tǒng)總線的時鐘信號。FFE是ICG內(nèi)部產(chǎn)生的一個控制信號，用于選定固定時鐘XCLK的頒率fXCLK。ICGLCLK，大約8MHz的內(nèi)部自供時鐘源ICGLCLK來加快BDC通信。ICGERCLK，外部參考時鐘ICGERCLK可被用于實(shí)時中斷時鐘源，也可用于ADC模塊時鐘ALTCLK的時鐘源。9第九頁，共二十頁。7.1HCS08單片機(jī)時鐘系統(tǒng)

7.1.3時鐘系統(tǒng)性能特性

對于飛思卡爾S08系列的CPU而言，由于時鐘頻率是總線時鐘頻率的2倍，最高總線頻率為20MHz，因而CPU速率可達(dá)40MHz。工作時MCU除了可以對外接的高頻時鐘2分頻得到總線時鐘外，內(nèi)部也可以通過ICG對外接的32～100kHz范圍的低頻時鐘或1～16MHz范圍的高頻時鐘進(jìn)行倍頻，得到高達(dá)20MHz的總線時鐘頻率。

利用外接低頻時鐘源獲得較高的內(nèi)部操作時鐘，是FreescaleMCU的特點(diǎn)和優(yōu)點(diǎn)之一，這樣可以大大降低系統(tǒng)的高頻噪聲，提高系統(tǒng)的EMC性能，增強(qiáng)系統(tǒng)的可靠性和穩(wěn)定性。ICG模塊提供了多種時鐘源選擇，允許用戶在成本、精度、電流驅(qū)動和性能等方面做出各種選擇10第十頁，共二十頁。7.2ICG的操作寄存器

ICG模塊具有兩個8位的控制寄存器(ICGC1、ICGC2)，兩個8位的狀態(tài)寄存器(ICGS1、ICGS2)，一個12位的濾波寄存器(ICGFLT)和一個8位的調(diào)整寄存器(ICGTRM)。用戶對ICG模塊的操作都是通過對這些寄存器的設(shè)定來實(shí)現(xiàn)的。（1）ICG控制寄存器1（ICGC1）11第十一頁，共二十頁。7.2ICG的操作寄存器

（2）ICG控制寄存器2（ICGC2）（3）ICG狀態(tài)寄存器1（ICGS1）（4）ICG狀態(tài)寄存器2（ICGS2）12第十二頁，共二十頁。7.2ICG的操作寄存器

（5）ICG濾波器寄存器（ICGFLTU、ICGFLTL）（6）ICG調(diào)整寄存器（ICGTRM）13第十三頁，共二十頁。7.3時鐘模塊工作模式

HCS08單片機(jī)的ICG模塊具有5種工作模式：關(guān)斷(OFF)模式、自時鐘(SCM，Self-ClockedModel)模式、啟用FLL且采用內(nèi)部時鐘源模式(FEI，F(xiàn)LLEngagedInternal)、旁路FLL且采用外部時鐘源模式(FBE，F(xiàn)LLBypassedExternal)和啟用FLL且采用外部時鐘源模式(FEE，F(xiàn)LLEngagedExternal)SCM和FEI兩種模式都不需要外接元件，MCU可以使用內(nèi)部時鐘源產(chǎn)生系統(tǒng)時鐘。14第十四頁，共二十頁。7.3時鐘模塊工作模式

7.3.1OFF模式當(dāng)執(zhí)行STOP指令后，CPU進(jìn)入STOP模式，內(nèi)部時鐘輸出ICGOUT關(guān)閉，ICG模塊將停止所有的時鐘活動進(jìn)入OFF模式。7.3.2自時鐘模式（SCM）

自時鐘模式(SCM)是MCU復(fù)位之后的默認(rèn)工作模式，在復(fù)位后立即進(jìn)入，此時ICGOUT的頻率通常約為8MHz左右，這樣無須用戶編程就可以快速、可靠地得到4MHz的總線頻率。15第十五頁，共二十頁。7.3時鐘模塊工作模式

7.3.3FLL內(nèi)部時鐘模式（FEI）在FEI模式下，MCU不需要外接晶振，而是使用內(nèi)部FLL對內(nèi)部243kHz的參考時鐘IRG進(jìn)行倍頻生成ICGOUT時鐘頻率，即fICGOUT=(fIRG／7)×64×N/R

式中，fICGOUT的典型值為243KHz；N為倍頻因子取值范圍從4到18，按2遞增；R為分頻因子，取值范圍從l到128，按2的冪級數(shù)遞增；N和R都是通過控制寄存器ICGC2中的MFD位和RFD位設(shè)定的。16第十六頁，共二十頁。7.3時鐘模塊工作模式

7.3.4FLL旁路外部時鐘模式（FBE）在FBE模式下，ICG內(nèi)部FLL被旁路，MCU不再使用倍頻電路，而僅僅對外部時鐘ICGERCLK進(jìn)行分頻生成系統(tǒng)時鐘，即fICGOUT=fEXT/R式中，R為分頻因子，取值范圍從1到128，按2的n次冪遞增，可通過控制寄存器ICGC2中的RFD位設(shè)定。

當(dāng)外接晶振時，晶振的頻率必須處于32～100kHz的低頻范圍（RANGE=0）或者1～16MHz的高頻范圍（RANGE=1），此時還應(yīng)該確保ICG1寄存器中的REFS被設(shè)置為1；當(dāng)使用外部時鐘源時，高、低頻率范圍被忽略，方波的頻率要被限定在40MHz以內(nèi)，并且要把ICG1寄存器中的REFS位設(shè)為0.17第十七頁，共二十頁。7.3時鐘模塊工作模式

7.3.5FLL外部時鐘模式（FEE）在FEE模式下，MCU使用內(nèi)部的FLL對外部參考時鐘ICGERCLK進(jìn)行倍頻生成系統(tǒng)時鐘，即

fICGOUT=fEXT×P×N/R式中，外接晶振頻率fEXT=32～100kHz低頻范圍時P=64，外接晶振頻率fEXT=2～10MHz高頻范圍時P=l；N為倍頻因子，取值范圍從4到18，按2遞增；R為分頻因子，取值范圍從l到128，按2的n次冪遞增；N和R都通過控制寄存器ICGC2中的MFD位和RFD位設(shè)定。FEE模式下外部時鐘源的最高頻率限定在10MHz以內(nèi)以免DCO時鐘溢出。FLL的倍頻因子最大為4，由于4×10MHz=40MHz，已經(jīng)等于DCO的限制值，所以外部參考時鐘源不能快于10MHz。18第十八頁，共二十頁。7.4時鐘系統(tǒng)配置與應(yīng)用

7.4.1時鐘選擇方法

在一些應(yīng)用中常常會涉及到使用準(zhǔn)確的參考時鐘，或采用最低功耗時鐘，甚至是一些低成本的時鐘系統(tǒng)，對此，HCS08單片機(jī)的ICG